專利名稱：時鐘樹調(diào)諧填補(bǔ)單元和填補(bǔ)單元調(diào)諧方法
技術(shù)領(lǐng)域：
本發(fā)明涉及諸如可以用于集成電路設(shè)計(jì)的時鐘樹調(diào)諧方法和工具。
背景技術(shù)：
在諸如圖l所示的在芯片IO上的數(shù)字電路的物理實(shí)施例中，需 要提供一個網(wǎng)絡(luò)12，用于向遍布于整個電路的時鐘控制的部件(例如 寄存器、觸發(fā)器、鎖存器和其它邏輯器件)或者時鐘控制的部件組14 分配時鐘信號的副本。執(zhí)行這種功能的網(wǎng)絡(luò)被稱為時鐘分配網(wǎng)或時鐘 樹。它之所以被稱為樹是因?yàn)樗慕Y(jié)構(gòu)具有多層分支的分層特性。
在具有許多元件的大規(guī)模電路中，時鐘樹的設(shè)計(jì)可能是整個電路 設(shè)計(jì)過程中的十分具有挑戰(zhàn)性的部分。例如，在具有700,000個可布 置的元件的芯片中，那些元件的10% (即，70，000個元件)可能需 要時鐘信號的副本。如何把時鐘信號送給這么多的元件本身就是一個 挑戰(zhàn)。而且，隨著器件尺寸的縮小，隨著集成電路芯片面積和部件數(shù) 目的增加，所分配的時鐘信號的質(zhì)量已經(jīng)成為限制電路性能的主要因 素之一。
在設(shè)計(jì)時鐘分配網(wǎng)絡(luò)過程中的一個挑戰(zhàn)是部分由于部件和互連 寄生電容和電阻，使得經(jīng)網(wǎng)絡(luò)分配的時鐘信號經(jīng)受不同的延時。因此， 被定位于所述電路的一個區(qū)域中的一組時鐘控制的部件可能收到時 鐘信號晚于電路中的別處的其它時鐘控制的部件。時鐘信號到達(dá)各部件的這些時間差異被稱為時鐘定時偏差，如果時鐘定時偏差過大，則 所述偏差可以使電路工作于不良狀態(tài)或者完全不工作。因此，許多設(shè) 計(jì)過程的目標(biāo)就是把這些定時偏差減小到零，或者，更實(shí)際地說，減 小到某個指定的最小目標(biāo)值以下。
在大規(guī)模專用集成電路(ASIC, Application Specific Integrated Circuit)的制造工藝中，時鐘樹的生成已經(jīng)成為一個主要的瓶頸。在 當(dāng)前的實(shí)踐中，工程師使用時鐘樹合成設(shè)計(jì)工具來初步設(shè)計(jì)時鐘樹。 在這個階段中，用緩沖器和大的反相器來初步執(zhí)行時鐘樹合成。在完 成初步設(shè)計(jì)之后，設(shè)計(jì)者通常借助于定時分析工具來測量所述樹上的 各位置中處于"最壞情況"的角落的偏差。不變的是，在時鐘樹的某些 數(shù)目的分支上，所述偏差是不能令人滿意的，并且定時分析工具識別 出這些分支。通常接著進(jìn)行在其中實(shí)施對布局、緩沖器、扇出等進(jìn)行 各種"調(diào)節(jié)，，或者調(diào)整的冗長和乏味的反復(fù)處理，并且再次測量結(jié)果偏 差。在使處于最壞情況的角落處的偏差變?yōu)闈M意之后，必須檢查位于 "最佳情況，，處的偏差，并且通常會接著進(jìn)行進(jìn)一步的反復(fù)。這種過程 必須一次又一次地頻繁重復(fù)，最后變?yōu)榉ξ逗土钊藧琅摹Ｔ跁r鐘樹 設(shè)計(jì)過程中可能會到達(dá)這樣一點(diǎn)，在該點(diǎn)時鐘樹必須被去除，并且設(shè) 計(jì)努力必須重新開始，這種情況并不罕見。
在設(shè)計(jì)過程中， 一個頻繁使用的選項(xiàng)就是在進(jìn)行布線之前測量所 謂的布線前定時。如果進(jìn)行這一步，則經(jīng)常進(jìn)行定時調(diào)整以減小任何 過分的定時偏差。正如布線后的定時調(diào)整過程需要反復(fù)進(jìn)行那樣，布 線前的定時調(diào)整過程也是如此。類似地，這個階段也消耗大量的時間。
隨著電路變得更大和更復(fù)雜，設(shè)計(jì)時鐘分配網(wǎng)絡(luò)所需的時間已經(jīng) 顯著地增加。確實(shí)，上述的時鐘樹跟蹤和錯誤過程可能使所述項(xiàng)目增 加一個月或以上，甚至最后結(jié)果有時仍然是次最佳的，從而使芯片性 能必須降級。

發(fā)明內(nèi)容
上述實(shí)施例有助于在大規(guī)模集成電路的物理設(shè)計(jì)階段，使用通過最小的試驗(yàn)和出錯來實(shí)現(xiàn)的部件和步驟來調(diào)諧時鐘樹，以便獲得十分 小的偏差或者預(yù)定的偏差。雖然芯片與芯片之間在工藝上發(fā)生變化， 但是仍然能夠保持所獲得的十分小的偏差或者預(yù)定的偏差。
一般來說，在本發(fā)明的一個方面中，提供一種存儲電子數(shù)據(jù)的數(shù) 字存儲介質(zhì)，時鐘樹設(shè)計(jì)工具使用上述電子數(shù)據(jù)來設(shè)計(jì)集成電路內(nèi)的
時鐘分配網(wǎng)絡(luò)。所述電子數(shù)據(jù)實(shí)現(xiàn)填補(bǔ)單元(shim cell)庫，其中， 所述庫中的每一個所述填補(bǔ)單元代表多個時鐘驅(qū)動單元的不同時鐘 驅(qū)動單元的物理實(shí)施例，并且其中，在時鐘分配網(wǎng)絡(luò)設(shè)計(jì)中，所述庫 中的所有填補(bǔ)單元都是可互換的，不需要對集成電路的布局或布線作 出任何改變以保持符合集成電路的設(shè)計(jì)要求。
其它各實(shí)施例包括下列特征中的一項(xiàng)或多項(xiàng)。填補(bǔ)單元庫內(nèi)的所 有填補(bǔ)單元具有處于相同物理位置的連接區(qū)，使得用一個填補(bǔ)單元來
替換另一個時不需要布線變化；具有相同的尺寸和形狀，使得用一個 填補(bǔ)單元來替換另一個時不需要改變?nèi)魏蜗噜彶考牟季郑痪哂邢嗤?的輸入電容；具有相同的輸出特性；在相同的負(fù)載條件下具有相同的 上升和下降時間；并且具有相同的虛擬金屬(dummy metal)布置，
以便對于與相鄰部件和布線中的信號耦合提供屏蔽。
一般來說，在本發(fā)明的另 一個方面中提供了 一種用于設(shè)計(jì)含有時 鐘分配網(wǎng)絡(luò)的集成電路的方法，所述方法包括提供含有多個填補(bǔ)單 元的填補(bǔ)單元庫，每一個填補(bǔ)單元代表多個時鐘驅(qū)動單元的不同時鐘 驅(qū)動單元的物理實(shí)施例，并且每一個填補(bǔ)單元具有不同的相關(guān)指定延 時；使用軟件設(shè)計(jì)工具來布局含有時鐘分配網(wǎng)絡(luò)的集成電路的初步設(shè) 計(jì)，其中，所述時鐘分配網(wǎng)絡(luò)的初步設(shè)計(jì)包括從所述填補(bǔ)單元庫選擇 的占位符(placeholder)填補(bǔ)單元；測量初步設(shè)計(jì)的定時偏差；以及 用從填補(bǔ)單元庫的多個填補(bǔ)單元中選出的一些來替換多個占位符填
補(bǔ)單元中的一些以調(diào)整集成電路的定時偏差，其中，填補(bǔ)單元庫中的 每一個填補(bǔ)單元都具有一組相關(guān)的特性，使填補(bǔ)單元中的任何一個被 另一個所替換，而除了測得的定時偏差以外，基本上不改變初步設(shè)計(jì) 的性能。一般來說，在又一個方面中，本發(fā)明提供一種用于設(shè)計(jì)含有時鐘 分配網(wǎng)絡(luò)并且滿足一組特定的設(shè)計(jì)要求的集成電路的方法，所述方法
包括提供含有多個填補(bǔ)單元的填補(bǔ)單元庫，每一個填補(bǔ)單元代表多 個時鐘驅(qū)動單元的不同時鐘驅(qū)動單元的物理實(shí)施例，并且每一個填補(bǔ)
單元具有不同的相關(guān)指定延時；使用軟件設(shè)計(jì)工具來布置和布線含有 時鐘分配網(wǎng)絡(luò)的集成電路的初步設(shè)計(jì)，其中，所述時鐘分配網(wǎng)絡(luò)的初 步設(shè)計(jì)包括從所述填補(bǔ)單元庫選擇的占位符填補(bǔ)單元，并且滿足一組 特定的設(shè)計(jì)要求；測量初步設(shè)計(jì)的定時偏差；以及用從填補(bǔ)單元庫選 擇的多個填補(bǔ)單元來替換選擇的多個占位符填補(bǔ)單元，以調(diào)整集成電 路的定時偏差，其中，填補(bǔ)單元庫的每一個填補(bǔ)單元具有一組相關(guān)的 特性，使填補(bǔ)單元中的任何一個可以被用來替換另一個，而不必改變 集成電路內(nèi)的任何其它部件的布線或布局以滿足集成電路的設(shè)計(jì)要 求。
一般來說，在本發(fā)明的再一個方面中，提供一種用于設(shè)計(jì)含有時 鐘分配網(wǎng)絡(luò)并且滿足一組特定的設(shè)計(jì)要求的集成電路的方法，所述方 法包括使用軟件設(shè)計(jì)工具來布置和布線含有時鐘分配網(wǎng)絡(luò)的集成電 路的初步設(shè)計(jì)，其中，所述時鐘分配網(wǎng)絡(luò)的初步設(shè)計(jì)包括被布置在所 述時鐘分配網(wǎng)絡(luò)內(nèi)的各個不同位置上的多個占位符填補(bǔ)單元，每一個 占位符填補(bǔ)單元的特征在于相應(yīng)的時鐘信號定時延遲，并且代表一個 準(zhǔn)備納入所述集成電路的相應(yīng)時鐘驅(qū)動單元；測量初步設(shè)計(jì)的定時偏 差；以及用具有不同的相關(guān)延時的不同單元來替換多個占位符填補(bǔ)單 元中的適當(dāng)一些，以便調(diào)整時鐘信號分配電路的相關(guān)部分的定時偏 差，其中，每一個不同的單元都具有一組相關(guān)的特性，使得它可以被 用來替換集成電路中的任何占位符單元，而不必改變集成電路內(nèi)的任 何其它部件的布線或布局以滿足集成電路的設(shè)計(jì)要求。
所述庫中的所述填補(bǔ)單元的重要優(yōu)點(diǎn)在于，在電路內(nèi)和設(shè)計(jì)中， 它們是完全可互換的，而不顯著地影響電路性能的各個方面一更重要 的是，通常不需要改變電路的布局或布線。
在下面的附圖和說明書中，將陳述本發(fā)明的一個或多個實(shí)施例的細(xì)節(jié)。通過附圖、說明書和權(quán)利要求書，將使本發(fā)明的其他特征、目 的和優(yōu)點(diǎn)變得更加明顯。


圖l是具有時鐘樹的代表性的集成電路芯片的示意圖。
圖2是正相時鐘驅(qū)動器的示意圖。 圖3是反相時鐘驅(qū)動器的示意圖。 圖4是雙反相器時鐘驅(qū)動器的示意圖。
具體實(shí)施例方式
在這里所敘述或說明的許多實(shí)施例所依據(jù)的一種概念就是由時 鐘樹合成工具用來設(shè)計(jì)和布局時鐘分配網(wǎng)絡(luò)的定制填補(bǔ)單元的庫。所 述庫中的每一個定制填補(bǔ)單元是用于或代表所述電路中的相應(yīng)結(jié)構(gòu)
的模型，并且所述結(jié)構(gòu)是將不同的相應(yīng)延時引入時鐘信號中的有源延 時元件。每一個填補(bǔ)單元都以對應(yīng)于它所代表的物理實(shí)施例(即，特 定的有源延時元件)所引入的延時為單位來命名。整個庫的可用延遲 時間跨越足夠大的范圍，以處理在設(shè)計(jì)過程中設(shè)計(jì)者可能遇到的時鐘 偏差范圍。而且，可用延時的全集被分為足夠精細(xì)的等級，以提供在 設(shè)計(jì)過程中設(shè)計(jì)者所需的細(xì)調(diào)程度。因此，通過用一個填補(bǔ)單元來替 換時鐘分配網(wǎng)絡(luò)中的另一個，電路設(shè)計(jì)者能夠按照在這個范圍內(nèi)的任 何數(shù)量來調(diào)整時鐘分配網(wǎng)絡(luò)的任何受影響的分支中的結(jié)果時鐘延遲。 此外，庫中的填補(bǔ)單元都共享一個特性，即，電路設(shè)計(jì)中所使用的任 何單元可以用來自該庫的任何其它填補(bǔ)單元來替換，而不需要對現(xiàn)有 的排列和布線作出任何進(jìn)一步的改變。這就是說，這些替換并不強(qiáng)迫 設(shè)計(jì)者用設(shè)計(jì)工具進(jìn)行進(jìn)一步的反復(fù)以應(yīng)對因替換而引起的電路中 的改變。這些替換對特定電路設(shè)計(jì)布局的性能的唯一影響就是時鐘偏 差。
實(shí)質(zhì)上，單元的庫等效于具有可調(diào)延時的單個填補(bǔ)單元。在設(shè)計(jì) 過程中，所述庫的代表性成員(例如，具有處于所有可用延時的中心附近的相關(guān)延時的單元)被智能地插入到時鐘分配網(wǎng)絡(luò)的各分支中作 為占位符。占位符可以是所述庫的單個代表性成員，或者是所述庫的 少量被選成員。
在用設(shè)計(jì)工具完成包括所有部件的布置和所有互連的布線的初 步設(shè)計(jì)之后，設(shè)計(jì)者測量電路中的時鐘偏差。如果那些測量表明需要 調(diào)整某些分支中的延時，則設(shè)計(jì)者簡單地用來自填補(bǔ)單元庫的適當(dāng)?shù)?br> 填補(bǔ)單元來替換那些分支內(nèi)的占位符單元，使測出的偏差變?yōu)?。
顯而易見，這樣一個時鐘驅(qū)動單元庫的可用性大大地簡化了滿足 特定電路要求的時鐘分配網(wǎng)絡(luò)的設(shè)計(jì)過程。所述庫使電路設(shè)計(jì)者能避 免以往曾經(jīng)需要的通常十分耗時的、有時十分昂貴的、并且經(jīng)常是無 效的反復(fù)過程。
由填補(bǔ)單元代表的基礎(chǔ)器件結(jié)構(gòu)被設(shè)計(jì)成滿足多種不同要求，因 此，它們在電路內(nèi)確實(shí)是完全可互換的，而不影響除時鐘延時以外的 電路性能。結(jié)構(gòu)的外部設(shè)計(jì)的某些重要特征包括單元的尺寸和形狀、 接觸位置以及使用虛擬金屬層用于屏蔽。下面將詳細(xì)地討論其中的每 一項(xiàng)。
在所述實(shí)施例中，實(shí)施特定庫中的填補(bǔ)單元的結(jié)構(gòu)全都具有相同 的物理尺寸和形狀。具有相同的物理尺寸和形狀意味著表示不同的填 補(bǔ)單元的結(jié)構(gòu)的外形尺寸(即，不同的單元在實(shí)際集成電路內(nèi)所占的 面積)是相同的。因此，如果以后用一個填補(bǔ)單元來替換另一個填補(bǔ) 單元以調(diào)整偏差，則在現(xiàn)有電路布局中，通常都有足夠的空間接納新
的填補(bǔ)單元；不需要移動其它任何元件來為替換的填補(bǔ)單元提供空 間。如果所述庫內(nèi)的各填補(bǔ)單元的尺寸和形狀不相同，則嘗試用一個 較大的填補(bǔ)單元來替換一個較小的填補(bǔ)單元意味著必須移動所述電 路中的其它元件以容納新的填補(bǔ)單元。這將導(dǎo)致必須改變所述電路的 布局，這就要求用設(shè)計(jì)工具來進(jìn)行進(jìn)一步的反復(fù)。
在本例中，結(jié)構(gòu)的尺寸和形狀簡單地指在布局中被"分配"給所述 填補(bǔ)單元的空間量。它表示不能被其它相鄰部件使用的空間。它不一 定僅指用于實(shí)施延時單元的反相器和電容性元件所需的物理空間量。人們可以想象這樣的情況，其中，只要需要考慮的后繼替換不要 求用較大的填補(bǔ)單元來替換較小的填補(bǔ)單元，那末相同的尺寸和形狀 的要求就可以放寬而不致在設(shè)計(jì)過程中產(chǎn)生問題。因此，例如，如果 占位符填補(bǔ)單元被設(shè)計(jì)成較大的單元，則另一個填補(bǔ)單元的后繼替換 不會由于沒有用于新單元的可用空間而產(chǎn)生問題。
除了相等的尺寸和形狀以外，單元結(jié)構(gòu)還從一個單元到下一個單 元它們的連接區(qū)位于相同位置。所述連接區(qū)是進(jìn)行電連接的區(qū)域，通 常使用自上而下的金屬。典型地，實(shí)現(xiàn)填補(bǔ)單元的結(jié)構(gòu)將包括金屬1、
金屬2和金屬3金屬化；而將所述單元連接到所述電路的金屬來自較
高層的金屬化。為了到達(dá)連接區(qū)， 一個后來形成(或較高層)的金屬
化層通過在單元上延伸的氧化物或電介質(zhì)層中所形成的適當(dāng)布置的
通路連接到連接區(qū)。為了滿足填補(bǔ)單元可完全互換的要求，所述庫中 的所有填補(bǔ)單元的連接區(qū)都位于相同的物理位置。因此，當(dāng)用一個單
元來替換另一個時，不需要重新定位與該單元建立連接所通過的通 路。
在所述的實(shí)施例中，所有填補(bǔ)單元還具有匹配的輸入特性。換句 話說，所有單元的輸入阻抗和電容都是相同的。因此，對于向填補(bǔ)單 元提供信號的上游電路來說，所有填補(bǔ)單元都產(chǎn)生等量的負(fù)載。如果 不是這樣的情況，并且如果當(dāng)更換填補(bǔ)單元時負(fù)載隨之發(fā)生改變，則 這可能改變上游電路的電氣性能，反過來又需要用設(shè)計(jì)工具進(jìn)行進(jìn)一 步的反復(fù)以校正這些改變。
類似地，所有填補(bǔ)單元都具有匹配的輸出阻抗(例如，對于給定 負(fù)載的上升/下降時間)。因此，如果在時鐘樹中用一個單元來替換另 一個，則除了引進(jìn)所預(yù)期的延時以外，它對時鐘樹的輸出將不產(chǎn)生影 響。
為了更進(jìn)一步地保證互換性，用適當(dāng)?shù)夭贾玫奶摂M金屬來屏蔽所 述填補(bǔ)單元，以將所述單元與所述電路中靠近該單元的其它金屬線中
的信號的影響相隔離。通過例如金屬3的金屬化來實(shí)現(xiàn)虛擬金屬。典 型地，虛擬金屬化將覆蓋大面積的填補(bǔ)單元結(jié)構(gòu)，并且用于屏蔽在所述單元內(nèi)的基礎(chǔ)電路防止電容耦合到與靠近所述單元或者在所述單 元之上的線路中的信號。它還用于向相鄰電路提供相同的寄生電容。
可以使用SPICE仿真來確定虛擬金屬的尺寸和位置。 總而言之，上述庫內(nèi)的填補(bǔ)單元具有下列特性 (1)它們跨越足夠?qū)挿秶难訒r增量，以調(diào)節(jié)定時中的預(yù)期偏
差；
(2 )它們形成一個足夠精細(xì)分級的集合；
(3 )它們相互之間不改變物理尺寸和/或形狀；
(4 )它們相互之間不改變電氣連接區(qū)的位置；
(5 )它們不改變與相鄰電路元件之間的寄生電容；
(6 ) 它們相互之間不改變輸入電容；
(7) 它們相互之間不改變輸出上升/下降時間；
(8) 它們以易于對測量的偏差的單位來命名；以及
(9) 它們包括屏蔽元件，以最小化串話并且提高精度。 可以構(gòu)成一個足夠?qū)捄妥銐蚓?xì)的分級的填補(bǔ)單元集的一個實(shí)
例是填補(bǔ)單元庫，它包括以10ps的最壞情況單位分隔的101個單元。 使用最壞情況單位，即，代表過程的慢一慢角(show-slow corner), 是因?yàn)橥ǔ０凑者@些單位來測量偏差。所述庫跨越1納秒的最壞情況 的范圍。"中心"單元用0皮秒的延時來標(biāo)記，并且^^用作用于首次通 過的時鐘樹布局的占位符。50個具有較大延時的單元將具有正的延時 標(biāo)記，并且50個具有較小延時的單元將具有負(fù)的延時標(biāo)記。
當(dāng)然，只要可用的填補(bǔ)單元的集合適當(dāng)?shù)馗采w在設(shè)計(jì)過程中觀察 到的定時偏差范圍，就不需要均等地分隔延時。也不需要選擇處于所 述范圍中心的單元作為占位符單元。這里，重要的要求是在占位符單 元的每一側(cè)都有足夠的空間來調(diào)整偏差，以容納在設(shè)計(jì)過程中人們希 望看到的偏差。實(shí)際上，比較好的做法是選擇一個稍為靠近人們希望 遇到的最小偏差的占位符單元，由此給出在高端進(jìn)行控制的較大范 圍。
在大多數(shù)的設(shè)計(jì)情形中，希望所述庫中的各單元以相同于電路中的其它器件的方式來跟蹤工藝變化。事實(shí)上，如果使用相同于用于制 造電路中的其它器件的工藝和設(shè)計(jì)規(guī)則來制造用于實(shí)現(xiàn)所述單元的 基礎(chǔ)器件，則填補(bǔ)單元將自然地趨向于跟蹤工藝的變化。
但是為了實(shí)現(xiàn)真正的工藝跟蹤，在每一個工藝角(process corner)，針對所述填補(bǔ)單元將在電路中看到的實(shí)際負(fù)載，選定的填 補(bǔ)單元必須分開地和獨(dú)立地滿足所預(yù)期的插入延時。最少存在兩個工 藝角，被稱為"最壞情況"(意味著最慢)和"最佳情況"(意味著最快)。 在十分重要的應(yīng)用中，還可以考慮和檢查其它角。因此，填補(bǔ)單元的 集合應(yīng)當(dāng)是多維的，即，多個工藝角上特征化的多個填補(bǔ)單元。
此外，為了最小化填補(bǔ)單元的插入延時，選擇一個特定的填補(bǔ)單 元以實(shí)現(xiàn)期望的偏差偏移將是負(fù)載類型的函數(shù)。例如，在有源負(fù)載 (即，門負(fù)載)和無源負(fù)載(即，金屬負(fù)載)之間存在差異。因此， 為了構(gòu)建一個更加完整的填補(bǔ)單元庫，還可以納入填補(bǔ)單元組，每一 組代表一個特定的期望延時。在一個組中，每一個填補(bǔ)單元將和一種 不同類型的負(fù)載和負(fù)載條件有關(guān)。
然而，納入一個盡可能地偏離工藝、電壓和溫度(PVT)的函數(shù) 的單元的庫也是人們所希望的。通過使用已知的技術(shù)，包括適當(dāng)?shù)剡x 擇晶體管溝道長度、溝道寬度和其它器件參數(shù)，甚至包括所述器件在 硅中相對于其它器件的取向，能容易地設(shè)計(jì)這樣的單元。通過使各溝 道變得更寬，例如，由于制造過程中的分辨率變化的溝道邊沿的精細(xì) 位置的變化將對溝道寬度產(chǎn)生較小的相對影響。
在各填補(bǔ)單元中進(jìn)行區(qū)分的另一種可能的有用方法就是借助于
驅(qū)動強(qiáng)度。這就是說，在某些設(shè)計(jì)情況下，具有用于不同的所需或期 望驅(qū)動強(qiáng)度的不同填補(bǔ)單元集合可能是有用的。因此，可以根據(jù)它將 被置入的電路的特定點(diǎn)上所需的驅(qū)動，從適當(dāng)?shù)募现羞x擇用于替換 的填補(bǔ)單元。
因此，上述實(shí)施例的一個更加復(fù)雜的型式將包括多個庫，每一個
整集合。在這些庫當(dāng)中，、將有一個或多個用于單元設(shè)計(jì)的庫:它們很好地跟蹤工藝，使得當(dāng)其它元件的特性改變時，它們的特性也以類似
的方式改變，并且一個或多個用于單元設(shè)計(jì)的庫作為PVT的函數(shù)盡 可能小地偏離。
當(dāng)然，只要選項(xiàng)的范圍對設(shè)計(jì)者來說有效地可用，如何去組織各 填補(bǔ)單元就不是特別重要。因此，取代為每一組條件使用獨(dú)立的庫， 人們可以改為使用在其中存在多組填補(bǔ)單元的單獨(dú)的庫，每一組用于 相關(guān)的延時增量。并且在每一組內(nèi)，將存在用于不同負(fù)載的填補(bǔ)單元， 等等。無論哪一個方案都可以被用來表示基礎(chǔ)的填補(bǔ)單元的多維特 性。
然而，在實(shí)踐中，即使使用僅包括一個填補(bǔ)單元集的單個庫的更 簡單方案將是相對于先前已存在的重大改進(jìn)。而且，所述方案具有這 樣的優(yōu)點(diǎn)，即，填補(bǔ)單元的總數(shù)將是更加可管理的，并且可以容易地 以預(yù)計(jì)算庫的形式來提供。以后，如果需要更多的角落或提高的精度， 則可以由時鐘樹工具自由地產(chǎn)生填補(bǔ)單元，在這種情況下，可能的填 補(bǔ)單元的總數(shù)可以任意大。
在所述實(shí)施例中，實(shí)現(xiàn)填補(bǔ)單元的時鐘驅(qū)動單元20示于圖2。 與諸如電容器的無源元件相反，它是一個有源器件，并且包括4個反 相器，即， 一個輸入反相器24、兩個內(nèi)部反相器26和28以及一個輸 出反相器30，它們?nèi)即?lián)連接。它還包括用于實(shí)現(xiàn)電容器32的內(nèi) 部元件，其調(diào)整可以被用來幫助設(shè)定與所迷單元有關(guān)的延時增量。輸 入反相器建立所述單元的輸入特性，并且輸出反相器建立所述單元的 驅(qū)動能力。輸入和輸出反相器保證在所述庫中相關(guān)的輸入和輸出特性 在單元與單元之間是相同的。所述單元內(nèi)部的反相器連同電容器，被
用來增加/減小與該單元有關(guān)的延時增量。由于從填補(bǔ)單元將與之連接 的外部電路設(shè)定這個填補(bǔ)單元的延時增量的內(nèi)部機(jī)制被輸入和輸出 反相器隔離，在不影響所述單元的輸入和輸出特性的條件下，可以容 易地從一個單元到下一個單元改變延時。這就是說，延時增量的調(diào)整 可以獨(dú)立于填補(bǔ)單元的輸入和輸出特性。
圖2所示的填補(bǔ)單元是同相型，因?yàn)樵谒锩婢哂信紨?shù)個反相器。反相型填補(bǔ)單元里面具有奇數(shù)個反相器，諸如圖3所示的單元。
從理論上說，填補(bǔ)單元可以包括4個以上反相器。但是在所述單 元內(nèi)使用更多的反相器意味著為了實(shí)現(xiàn)所述單元要使用更多的空間。 從設(shè)計(jì)者的觀點(diǎn)來看，這可能是不期望的。因此，作為實(shí)際的事情， 含有3到4個反相器的單元可能是優(yōu)選的設(shè)計(jì)。
當(dāng)然，也有可能實(shí)現(xiàn)一個僅有兩個反相器的同相型單元。然而， 采用較小數(shù)目的反相器，設(shè)計(jì)輸入和輸出特性在單元與單元之間不發(fā) 生改變的單元遇到更大的挑戰(zhàn)。這是因?yàn)閷?shí)現(xiàn)不同延時增量所需的內(nèi) 部變化將趨向于也影響所述單元的輸入和輸出特性。這是由于只有有 限數(shù)目的參數(shù)可以被調(diào)整，并且影響延時增量的參數(shù)集也影響與所述 單元是否可以與另一個單元互換有關(guān)的所述電路的其它電氣特性(例 如，輸入電容、上升和下降時間等)。結(jié)果，實(shí)現(xiàn)不同的延時增量將 不僅是調(diào)整所述單元的幾個內(nèi)部參數(shù)的簡單事情，而是還需要改變輸 入和輸出反相器內(nèi)的參數(shù)。簡而言之，3到4個反相器的設(shè)計(jì)可能被 視為較容易實(shí)現(xiàn)。
然而，如果愿意接受使用此種結(jié)構(gòu)較大的復(fù)雜性，則可以使用一 個雙反相器的填補(bǔ)單元。跟蹤雙反相器的填補(bǔ)單元設(shè)計(jì)的通用工藝示 于圖4。它包括輸入反相器40、輸出反相器42和用于調(diào)整與所迷單 元有關(guān)的延時增量的內(nèi)部電路44。在這個實(shí)例中，用n型和p型金屬 氧化物半導(dǎo)體(MOS， metal oxide semiconductor )器件的組合來實(shí)現(xiàn) 每一個反相器和內(nèi)部電路。在內(nèi)部電路44中，每一個MOS器件的源 極端和漏極端被連接在一起以實(shí)現(xiàn)電容元件。對角線箭頭表示從一個 填補(bǔ)單元到另一個補(bǔ)償單元不同的部件?？梢栽黾又行墓?jié)點(diǎn)上的互連 金屬46以增加電容。通過改變內(nèi)部MOS器件中的溝道的長度和寬度， 以及通過改變內(nèi)部連線的長度和布局，能控制內(nèi)部電容。(這樣的技 術(shù)也可以被用來生成和調(diào)整圖2和3所示的單元中的電容。)
對于從填補(bǔ)單元看去的給定負(fù)栽來說，正如用定時工具在實(shí)際電 路中的每一個工藝角落所測得的，可以在本范例的范圍內(nèi)設(shè)計(jì)一個填 補(bǔ)單元，用于(a) 在每一個角具有幾乎與占位符填補(bǔ)單元相同的輸入電容；(b) 在每一個角具有幾乎與占位符填補(bǔ)單元相同的上升/下降 時間；以及(c) 在每一個工藝角，延時與占位符填補(bǔ)單元相差期望的正或 負(fù)的數(shù)量。正如在迄今為止所討論過的方案中的情形，選擇期望的延時量以 便最小化所有角上的總時鐘偏差，或者將時鐘偏差設(shè)置為小的和可控 制的量(例如，以改善電源瞬變)。在某些情況下，精確調(diào)整整個芯片中的所有時鐘沿可以顯著地增加電源負(fù)載，因此，希望把時鐘沿分 布于理想時間附近的小范圍上。正如先前所建議的那樣，上面所列舉的期望行為的各種維數(shù)并不 以任何筒單的方式映射到由圖中的對角線箭頭所指明的可用自由度。 需要解一組聯(lián)立方程式。通過使用線性方程式和兩或三次迭代，可以 簡化該計(jì)算。這些不是時鐘樹布局中的反復(fù)，而是可以在動態(tài)地產(chǎn)生 單個填補(bǔ)單元用于時鐘樹中的給定點(diǎn)的過程中，由工具透明地進(jìn)行。如果填補(bǔ)單元的總數(shù)足夠小，使之成為預(yù)先計(jì)算的庫，則可以根據(jù)所 期望的偏差特性，而不是根據(jù)內(nèi)部變量來組織所述庫。還有，另一個方案是使用這樣一種填補(bǔ)單元設(shè)計(jì)，它表示一個可 以被就地修改以改變與所述單元有關(guān)的延時增量，而不改變需要改變時鐘驅(qū)動單元。在本例;:在所述^中將僅有一個單元:并且所述單 元將具有可選的延時增量。現(xiàn)在將提供使用軟件實(shí)現(xiàn)的設(shè)計(jì)工具來設(shè)計(jì)時鐘樹的過程的高 級描述。這個過程的中心是時鐘樹合成器。典型地，時鐘樹合成器是 由設(shè)計(jì)者用來布置所述芯片的布局和布線工具的一部分。然而，如何 把各項(xiàng)功能組合到市售的不同設(shè)計(jì)工具組內(nèi)，各廠商的做法彼此不 同。設(shè)計(jì)者使用其它工具來提供有待于布置的邏輯和電路設(shè)計(jì)。此項(xiàng)設(shè)計(jì)，連同準(zhǔn)備使用的技術(shù)(例如，CMOS)的說明以及其它設(shè)計(jì)約束條件被讀入到一個布局和布線工具中，諸如可從Synopsys公司購 買的Astro 工具。向這些工具提供的信息是關(guān)于填補(bǔ)單元庫的信息。在所述的實(shí)施例中，用存儲在設(shè)計(jì)工具可以訪問的存儲器和/或 數(shù)據(jù)存儲裝置中的一個或多個電子文件來表示每一個填補(bǔ)單元。所述 文件提供在布置、布局和定時測量過程中設(shè)計(jì)工具所需的關(guān)于相應(yīng)填 補(bǔ)單元的信息。例如，所述文件(或各文件)指明填補(bǔ)單元的特性， 包括，例如它的物理尺寸和形狀、連接區(qū)布局、電路圖以及針對輸入 和輸出條件范圍的相關(guān)時延。每一個填補(bǔ)單元具有和它有關(guān)的那些特 性，并且代表也具有那些特性的集成電路中的物理實(shí)施例。一旦已經(jīng)向所述工具提供了所需信息，所述工具內(nèi)的定時驅(qū)動布 局算法安排所述設(shè)計(jì)。這涉及排列時鐘控制的部件并且把時鐘樹插入 到所述設(shè)計(jì)中。在這個階段，所述工具還在適當(dāng)位置將占位符填補(bǔ)單 元插入到時鐘樹的各個分支中。這些位置可以留給設(shè)計(jì)工具本身，或 者設(shè)計(jì)者可以物理地和分層地(即，邏輯地)加以若干約束條件，關(guān) 于何處可以插入這些占位符。當(dāng)初步布局完成之后，所述工具開始進(jìn)行布線(即，金屬化)， 以便互連已經(jīng)布置好的模塊和部件。為了執(zhí)行這些功能，它施加設(shè)計(jì) 者先前指定的設(shè)計(jì)約束條件。在進(jìn)行這個設(shè)計(jì)階段過程中，有時證明 有必要修改在設(shè)計(jì)過程的早期階段所提出的初步布局，以便實(shí)現(xiàn)整體 的設(shè)計(jì)目標(biāo)。換句話說，布局和布線過程可以是一個反復(fù)過程。在各部件和時鐘樹已經(jīng)被布局和布線之后，設(shè)計(jì)者使用 一種定時測量工具來評估初步設(shè)計(jì)與設(shè)計(jì)要求接近到什么程度。如果證明存在 定時問題，即，過多的偏差，則使用填補(bǔ)單元來校正偏差。這就是填 補(bǔ)單元的價(jià)值變?yōu)樽蠲黠@的所在。為了校正任何特定分支內(nèi)的定時， 產(chǎn)生時鐘定時中的期望增量的適當(dāng)?shù)奶钛a(bǔ)單元被插入到電路中，以代 替在早期設(shè)計(jì)階段中設(shè)計(jì)到電路中的占位符單元。由于各填補(bǔ)單元完 全可以按照上述方式進(jìn)行互換，所以在這一點(diǎn)上所作出的調(diào)整將不改 變?nèi)魏尾考牟贾没虿季郑蛘呷魏谓饘俚闹匦虏季€。如果芯片包括大量的填補(bǔ)單元位置，則(例如以用于Synopsys布局工具的Scheme語言)的自動工具或工具驅(qū)動腳本將根據(jù)自動偏差 測量來選擇和布置所需的填補(bǔ)單元。由于檢查偏差的定時工具一定知 道在每一個工藝角的填補(bǔ)單元的負(fù)載，所以這個過程可以是完全自動 的。然而，如果填補(bǔ)單元點(diǎn)的數(shù)目很小，則也可以使用手動選擇和布 局。
在許多當(dāng)前市售的設(shè)計(jì)工具中，在這個階段中，用戶需要運(yùn)行一 條特殊的命令，它指示所述工具進(jìn)行填補(bǔ)單元替換而不改變?nèi)魏纹?它。由于當(dāng)前市售的設(shè)計(jì)工具不被設(shè)計(jì)成使用這里所描述的類型的填 補(bǔ)單元庫，所以這是十分重要的。在Synopsys布局工具中，例如， 所述命令序列為"auECOByChangeFile", 其后跟隨 "axgECORouteDesign"。與所述命令序列有關(guān)的參數(shù)也必須被正確地 分配，以保證設(shè)計(jì)數(shù)據(jù)庫的邏輯連接被更新，以反映與新的填補(bǔ)單元 的連接，但是不會出現(xiàn)單元布局或物理布線的改變。
采用可以從填補(bǔ)單元庫中得到的填補(bǔ)單元，將有可能實(shí)現(xiàn)定時封 閉，而不必重新運(yùn)行布置和布局工具來定位由于對時鐘樹進(jìn)行調(diào)整而 產(chǎn)生的問題。
可以使用各種各樣的方案來優(yōu)化設(shè)計(jì)過程。例如，今天市售的設(shè) 計(jì)工具可以整個地自動產(chǎn)生時鐘樹。但是對設(shè)計(jì)者來說，優(yōu)選的做法 是，用時鐘樹的簡單的初步設(shè)計(jì)來播種設(shè)計(jì)過程，在此基礎(chǔ)上，設(shè)計(jì) 工具將構(gòu)建完整的設(shè)計(jì)。可替代地，可以就占位符單元可以被定位于 何處對設(shè)計(jì)工具施加約束。經(jīng)驗(yàn)表明，占位符填補(bǔ)單元的最佳位置通 常位于時鐘分配樹的中間，即處于中間深度或?qū)哟?。指令設(shè)計(jì)工具以 限制它把占位符填補(bǔ)單元用在設(shè)計(jì)的那些區(qū)域，可以改進(jìn)所得到的初 步設(shè)計(jì)，并且加速到達(dá)所述初步設(shè)計(jì)的過程。設(shè)計(jì)者還可以希望限制 在時鐘樹的最終設(shè)計(jì)中允許的層數(shù)(即，深度)?？梢酝ㄟ^適當(dāng)寫的 腳本文件容易地向所述工具提供這樣的約束條件和初步設(shè)計(jì)。
另一種方案是將占位符時鐘驅(qū)動單元插入到向所述工具提供的 邏輯電路設(shè)計(jì)中。這將提供一種有效的方法來控制填補(bǔ)單元被邏輯地 布置在何處。又一個方案是使用不同的填補(bǔ)單元組，其中的每一組具有不同的
延時增量間隔尺寸。因此，例如，第一組將僅允許延時的粗校正；第
二組可以提供延時的中等校正；第三組可以提供定時的精細(xì)校正。如
果這樣一種方案被采用，則設(shè)計(jì)工具將被限制為僅將第一組填補(bǔ)單元
用于時鐘樹的較高層，第二組填補(bǔ)單元用于時鐘樹的中層，并且第三 組填補(bǔ)單元用于靠近時鐘樹的葉節(jié)點(diǎn)處。
其它的各實(shí)施例都被納入下列權(quán)利要求書之中。例如，所述庫可 以被實(shí)現(xiàn)為具有可調(diào)諧延時的單個填補(bǔ)單元，在把所述填補(bǔ)單元置入 所述電路之后，其延時可調(diào)整。具有特定的0延時增量的可調(diào)整填補(bǔ) 單元將在占位符位置上被放置到電路中。 一旦初步設(shè)計(jì)的定時偏差已 知，就能適當(dāng)?shù)卣{(diào)整與每一個占位符填補(bǔ)單元有關(guān)的延時增量。
此外，通過計(jì)算提供延時增量的期望量所需的填補(bǔ)單元的特定參 數(shù)，能自由地產(chǎn)生個別的填補(bǔ)單元。這當(dāng)然需要在設(shè)計(jì)工具中提供更 強(qiáng)的計(jì)算能力。但是它具有優(yōu)點(diǎn)，即，能夠?qū)崿F(xiàn)預(yù)先計(jì)算的非常全面 和完善的庫，否則將需要有巨大容量的存儲空間來容納這些數(shù)據(jù)。
權(quán)利要求
1.一種用于存儲電子數(shù)據(jù)的數(shù)字存儲介質(zhì)，時鐘樹設(shè)計(jì)工具使用上述電子數(shù)據(jù)來設(shè)計(jì)集成電路內(nèi)的時鐘分配網(wǎng)絡(luò)，所述電子數(shù)據(jù)實(shí)現(xiàn)一個填補(bǔ)單元庫，其中，所述庫中的每一個所述填補(bǔ)單元代表多個時鐘驅(qū)動單元的不同時鐘驅(qū)動單元的物理實(shí)施例，并且其中，在時鐘分配網(wǎng)絡(luò)設(shè)計(jì)中，所述庫中的所有填補(bǔ)單元都是可互換的，不需要對集成電路內(nèi)的布局或布線作出任何改變以保持符合集成電路的設(shè)計(jì)要求。
2. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元具有處于相同物理位置的連接區(qū)，使得用一個填補(bǔ)單元來替換任何其它填補(bǔ)單元時不需要布線變化。
3. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元具有相同的尺寸和形狀，使得用 一個填補(bǔ)單元來替換 另一個時不需要改變?nèi)魏蜗噜彶考牟季帧?br> 4. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元具有相同的輸入電容。
5. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元具有相同的輸出特性。
6. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元對于相同的負(fù)載條件具有相同的上升和下降時間。
7. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元具有相同的虛擬金屬布置，以便對于與相鄰部件和布線中的信號耦合提供屏蔽。
8. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，填補(bǔ)單元庫內(nèi) 的所有填補(bǔ)單元進(jìn)行工藝跟蹤。
9. 如權(quán)利要求1所述的數(shù)字存儲介質(zhì)，其中，所述電子數(shù)據(jù) 實(shí)現(xiàn)多個填補(bǔ)單元庫，所述首先說明的庫是所述多個庫之一，并且其 中，所述多個庫中的每個庫包括對應(yīng)于不同驅(qū)動強(qiáng)度的填補(bǔ)單元。
10. —種用于設(shè)計(jì)含有時鐘分配網(wǎng)絡(luò)的集成電路的方法，所述 方法包括提供含有多個填補(bǔ)單元的填補(bǔ)單元庫，每個填補(bǔ)單元代表多個時 鐘驅(qū)動單元的不同時鐘驅(qū)動單元的物理實(shí)施例，并且每個填補(bǔ)單元具 有不同的相關(guān)指定延時；使用軟件設(shè)計(jì)工具來布局含有時鐘分配網(wǎng)絡(luò)的集成電路的初步 設(shè)計(jì)，其中，所述時鐘分配網(wǎng)絡(luò)的初步設(shè)計(jì)包括從所述填補(bǔ)單元庫選 擇的占位符填補(bǔ)單元；測量初步設(shè)計(jì)的定時偏差；以及用從填補(bǔ)單元庫選擇的多個填補(bǔ)單元中的一些來替換選擇的一 些占位符填補(bǔ)單元以調(diào)整集成電路的定時偏差，其中，填補(bǔ)單元庫的 每一個填補(bǔ)單元具有一組相關(guān)的特性，使得任何一個填補(bǔ)單元能夠替 換集成電路中的另一個填補(bǔ)單元，除所測得的定時偏差以外，基本上 不改變初步設(shè)計(jì)的性能。
11. 如權(quán)利要求IO所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元具有處于相同物理位置的連接區(qū)，使得用一個填補(bǔ)單元來替換任何其它填補(bǔ)單元時不需要布線變化。
12， 如權(quán)利要求IO所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元具有相同的尺寸和形狀，使得用一個填補(bǔ)單元來替換另一個 時不需要改變?nèi)魏蜗噜彶考牟季帧?br> 13. 如權(quán)利要求IO所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元具有相同的輸入電容。
14. 如權(quán)利要求10所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元具有相同的輸出特性。
15. 如權(quán)利要求10所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元對于相同的負(fù)載條件具有相同的上升和下降時間。
16. 如權(quán)利要求10所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元具有相同的虛擬金屬布置，以便對于與相鄰部件和布線中的信號耦合提供屏蔽。
17. 如權(quán)利要求IO所述的方法，其中，填補(bǔ)單元庫內(nèi)的所有 填補(bǔ)單元進(jìn)行工藝跟蹤。
18. 如權(quán)利要求10所述的方法，其中，所述電子數(shù)據(jù)實(shí)現(xiàn)多 個填補(bǔ)單元庫，所述首先說明的庫是所述多個庫之一，并且其中，所 述多個庫的每個庫包括對應(yīng)于不同驅(qū)動強(qiáng)度的填補(bǔ)單元。
19. 一種用于設(shè)計(jì)含有時鐘分配網(wǎng)絡(luò)并且滿足一組特定的設(shè)計(jì)要求的集成電路的方法，所述方法包括提供含有多個填補(bǔ)單元的填補(bǔ)單元庫，每一個填補(bǔ)單元代表多個 時鐘驅(qū)動單元的不同時鐘驅(qū)動單元的物理實(shí)施例，并且每一個補(bǔ)償單元具有不同的相關(guān)指定延時；使用軟件設(shè)計(jì)工具來布置和布線含有時鐘分配網(wǎng)絡(luò)的集成電路 的初步設(shè)計(jì)，其中，所述時鐘分配網(wǎng)絡(luò)的初步設(shè)計(jì)包括從所述填補(bǔ)單 元庫選擇的占位符填補(bǔ)單元，并且滿足一組特定的設(shè)計(jì)要求；測量初步設(shè)計(jì)的定時偏差；以及用從填補(bǔ)單元庫選擇的多個填補(bǔ)單元中的一些來替換選擇的一些占位符填補(bǔ)單元以調(diào)整集成電路的定時偏差，其中，填補(bǔ)單元庫的 每一個填補(bǔ)單元具有一組相關(guān)的特性，使得任何一個填補(bǔ)單元能夠替換集成電路中的另一個填補(bǔ)單元，而不必改變集成電路內(nèi)的任何其它 部件的布線或布局以滿足集成電路的設(shè)計(jì)要求。
20. —種用于設(shè)計(jì)含有時鐘分配網(wǎng)絡(luò)并且滿足一組特定的設(shè)計(jì) 要求的集成電路的方法，所述方法包括使用軟件設(shè)計(jì)工具來布置和布線含有時鐘分配網(wǎng)絡(luò)的集成電路 的初步設(shè)計(jì)，其中，所述時鐘分配網(wǎng)絡(luò)的初步設(shè)計(jì)包括布置在所述時 鐘分配網(wǎng)絡(luò)內(nèi)的各個不同位置的多個占位符填補(bǔ)單元，每一個占位符 填補(bǔ)單元的特征在于一個相應(yīng)的時鐘信號定時延遲，并且代表一個準(zhǔn) 備納入所述集成電路的相應(yīng)時鐘驅(qū)動單元；以及測量初步設(shè)計(jì)的定時偏差；以及用具有不同相關(guān)延時的不同單元來替換多個占位符填補(bǔ)單元中 的適當(dāng)一些，以便調(diào)整時鐘信號分配電路的相關(guān)部分的定時偏差，其中，每一個不同單元具有一組相關(guān)的特性，使得它能夠替換集成電路 中的任何占位符單元，而不必改變集成電路內(nèi)的任何其它部件的布線 或布局以滿足集成電路的設(shè)計(jì)要求。
全文摘要
一種用于存儲電子數(shù)據(jù)的數(shù)字存儲介質(zhì)，時鐘樹設(shè)計(jì)工具使用上述電子數(shù)據(jù)來設(shè)計(jì)集成電路內(nèi)的時鐘分配網(wǎng)絡(luò)，所述電子數(shù)據(jù)實(shí)現(xiàn)填補(bǔ)單元庫，其中，所述庫中的每一個所述填補(bǔ)單元代表多個時鐘驅(qū)動單元的不同時鐘驅(qū)動單元的物理實(shí)施例，并且其中，在時鐘分配網(wǎng)絡(luò)設(shè)計(jì)中，所述庫中的所有填補(bǔ)單元都是可互換的，而不需要改變集成電路內(nèi)的布局或布線以保持符合集成電路的設(shè)計(jì)要求。
文檔編號H01LGK101322127SQ200480010645
公開日2008年12月10日 申請日期2004年2月24日 優(yōu)先權(quán)日2003年2月25日
發(fā)明者詹姆斯·E·曼德里 申請人:阿爾特拉公司