專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種新穎結(jié)構(gòu)的半導(dǎo)體器件，所述器件器件可以以具有減小的器件器件尺寸來實(shí)施。本發(fā)明也涉及操作這樣的器件器件的方法。
背景技術(shù)：
有利地可以實(shí)施本發(fā)明的半導(dǎo)體器件的一種形式是反向器。反向器是一種電路元件，所述電路元件廣泛使用，尤其是在邏輯應(yīng)用中。這樣的電路通常由兩個(gè)獨(dú)立且互補(bǔ)的晶體管所組成，一個(gè)n通道，一個(gè)是p通道晶體管(諸如MOS-FET)。對(duì)于晶體管端子的布置，反向器可以由多種組合構(gòu)造而成。通常的構(gòu)造是具有兩個(gè)獨(dú)立的晶體管結(jié)合在一起的門端子，一個(gè)晶體管的源極端子連接到另外一個(gè)晶體管的漏極端子。典型的邏輯電路應(yīng)用可以典型地包括超過一千的反向器電路，這樣由這些電路在芯片上占據(jù)的空間可能比較顯著。
大規(guī)模集成(LSI)或者超大規(guī)模集成(ULSI)的器件器件密度引起了減小器件器件尺寸的需要。在需要新的器件器件結(jié)構(gòu)和器件器件制造技術(shù)的研究中耗費(fèi)了較多的資源來實(shí)現(xiàn)此目標(biāo)，但是仍然持續(xù)需求器件器件的尺寸的減小。

發(fā)明內(nèi)容
本發(fā)明提供一種新形式的半導(dǎo)體器件，所述器件器件本質(zhì)上可以用作兩個(gè)晶體管并很容易適用于大規(guī)模集成技術(shù)。所述器件器件可以有利地實(shí)施作為反向器，使得所述器件器件的尺寸與反向器的公知的組合相比顯著地(典型地超過50％)減小，因?yàn)樗銎骷骷恍枰紦?jù)傳統(tǒng)的單個(gè)場(chǎng)效應(yīng)晶體管(FET)的空間。另外的優(yōu)點(diǎn)是本發(fā)明所述器件器件的制造只涉及傳統(tǒng)和公知的經(jīng)過驗(yàn)證的半導(dǎo)體制造工藝和技術(shù)，這樣其很容易集成。
根據(jù)本發(fā)明的第一方面，提供了一種半導(dǎo)體器件，包括形成在相同襯底上的n通道區(qū)域和p通道區(qū)域，兩個(gè)通道區(qū)域具有源極和漏極，所述器件還包括為兩個(gè)通道區(qū)域所共有的門電極，并且該門電極通過安置在門電極之下的非極化介電材料區(qū)域與襯底分開。
有利地，一個(gè)通道區(qū)域的源極串聯(lián)連接到另外一個(gè)通道區(qū)域的漏極，以提供用作反向器的器件。
在可選的實(shí)施例中，襯底包括薄薄膜襯底材料，優(yōu)選地薄薄膜襯底材料被支撐在透明支撐材料上。
根據(jù)本發(fā)明的第二方面，提供了一種操作根據(jù)本發(fā)明的第一方面所述的半導(dǎo)體器件的方法，所述方法包括選擇施加到門電極上的電壓、以可選擇地在獨(dú)立于另一通道區(qū)域的非導(dǎo)電和導(dǎo)電條件之間切換其中一個(gè)通道區(qū)域。根據(jù)本發(fā)明的另外一方面，提供了一種操作根據(jù)本發(fā)明的第一方面所述的半導(dǎo)體器件的方法，當(dāng)襯底包括薄薄膜襯底時(shí)，包括把其中一個(gè)通道區(qū)域作為薄膜區(qū)域進(jìn)行操作，并且將另一通道區(qū)域的源極和漏極區(qū)域連接到偏置電壓，由此在所述的一個(gè)通道區(qū)域中消除扭折效應(yīng)。
根據(jù)本發(fā)明的另外一方面，提供了一種操作根據(jù)本發(fā)明的第一方面所述的半導(dǎo)體器件的方法，當(dāng)襯底包括支撐在透明支撐材料上的薄膜襯底材料時(shí)，包括將其中一個(gè)通道區(qū)域作為薄膜區(qū)域進(jìn)行操作，由此將所述器件作為發(fā)光器件進(jìn)行操作。


本發(fā)明的實(shí)施例將通過進(jìn)一步的實(shí)施例并參照附圖進(jìn)行詳細(xì)說明，其中本發(fā)明的實(shí)施例將通過進(jìn)一步的實(shí)例并參照附圖進(jìn)行詳細(xì)說明，其中圖1顯示了根據(jù)本發(fā)明的半導(dǎo)體器件；圖2(a)和2(b)顯示了當(dāng)襯底是薄薄膜并且摻雜厚度至少等于襯底的深度時(shí)沿著圖1中所示的器件器件的p和n摻雜方向的橫截面圖；圖3(a)和3(b)顯示了當(dāng)摻雜厚度小于襯底的深度時(shí)沿著圖1中所示器件器件的p和n摻雜方向的橫截面圖；
圖4顯示了圖1中所示的器件器件的示意平面圖，對(duì)于門電極和p以及n通道具有典型的尺寸；圖5(a)和5(b)分別是圖4所示的器件的n和p通道方向中的示意橫截面圖；圖6(a)和6(b)顯示了當(dāng)圖1中所示的n通道和p通道晶體管的源極和漏極串聯(lián)連接的兩個(gè)結(jié)構(gòu)；圖7(a)-7(c)以能帶圖顯示了圖1中所示的器件的工作原理；圖8顯示了圖4中所示的器件的DC特征；以及圖9顯示了圖4中所示的器件的AC特征。
具體實(shí)施例方式
根據(jù)本發(fā)明的半導(dǎo)體器件的示例可以從圖1中觀察。所述器件包括襯底2，其內(nèi)形成n類型的摻雜區(qū)域4和p型摻雜區(qū)域6。摻雜區(qū)域可以通過此技術(shù)領(lǐng)域中公知的任何適當(dāng)?shù)闹圃旃に噥硇纬桑T如通過限定摻雜區(qū)域的所需位置的掩模來摻雜。在圖1所示的器件中，n和p類型的區(qū)域被顯示為基本彼此正交安置，但是必須理解可以使用可選的非正交布置，只要保持n和p類型的摻雜區(qū)域之間的交叉點(diǎn)。
門電極8設(shè)置在n和p類型的摻雜區(qū)域的交叉點(diǎn)之上并且此門電極通過非極化介質(zhì)材料區(qū)域10從襯底2、和這種摻雜區(qū)域4和6分開。端子A、B、C、D和E設(shè)置在n和p類型的摻雜區(qū)域上以及如圖1所示的門電極8上，適當(dāng)?shù)膶?dǎo)線可以連接到所述器件。
同樣，如圖1所示，所述器件可選地分別在n和p類型的摻雜區(qū)域4、6中設(shè)有稍微摻雜的區(qū)域12、14。
圖2(a)和2(b)分別顯示了沿著p和n摻雜方向的所述器件的橫截面圖，并且在此實(shí)施例中，涉及薄膜晶體管(TFT)結(jié)構(gòu)，襯底2的形式為具有厚度小于摻雜深度的薄膜形式。圖3(a)和3(b)也顯示了沿著p和n的摻雜方向的橫截面圖，但是在此實(shí)施例中，襯底的厚度大于摻雜深度，諸如在絕緣體上有硅(SOI)結(jié)構(gòu)。
從圖2、3可見，所述器件在各n和p通道方向上包括場(chǎng)效應(yīng)晶體管(FET)結(jié)構(gòu)，并且這兩個(gè)襯底共享相同的門電極8。
必須指出n和p類型摻雜區(qū)域被形成在如圖2、3所示的實(shí)施例中的襯底2上。但是，F(xiàn)ET結(jié)構(gòu)可以形成作為有機(jī)薄膜晶體管結(jié)構(gòu)，在這種情況下，n和p類型的通道可以通過適當(dāng)?shù)倪^程諸如通過使用噴墨技術(shù)沉積有機(jī)聚合體而形成到襯底2的表面上。
用于圖1所示的器件的實(shí)際實(shí)現(xiàn)的一個(gè)示例被顯示在圖4、5中。圖4顯示了n和p類型摻雜區(qū)域每個(gè)具有10μm寬度的器件的平面圖，具有方形形式的門電極，所述門電極具有30μm的側(cè)向尺寸。由此，在此實(shí)現(xiàn)器件時(shí)，n和p類型的摻雜區(qū)域具有相同的寬度，即，1∶1比率，并且門電極8具有三倍于n和p類型的區(qū)域的寬度，即3∶1的比率。
對(duì)于所述器件的n型晶體管，通道寬度通過p型摻雜區(qū)域之間的空間所提供，通道長度通過n型摻雜區(qū)域之間的空間所提供。同樣，對(duì)于所述器件的p類型晶體管，通道寬度通過n類型摻雜區(qū)域之間的空間所提供，并且通道長度通過p型摻雜區(qū)域之間的空間所提供。因此在如圖4、5所示的實(shí)施例中，n和p類型晶體管每個(gè)都具有通道寬度(W)和長度(L)的比值為(W/L)1∶1。但是，通過在器件制造的過程中適當(dāng)控制n和p類型的摻雜區(qū)域，可以對(duì)晶體管提供不同的通道寬度和長度的比值。
相似地，門電極8可以以與圖4所示的不同比值制造，并且不一定需要是方形形狀。此外，門電極的尺寸可以相對(duì)通道區(qū)域的二者或者之一來進(jìn)行選擇。
在n型和p型摻雜區(qū)域中圖4所示的橫截面顯示在圖5中。所述器件典型地包括一層形成在襯底2上的二氧化硅(SiO2)。然后多硅層被形成在SiO2層上。介電區(qū)域10然后通過進(jìn)一步沉積另外的SiO2層和導(dǎo)電層而提供，然后被成圖案以暴露多硅層。N和p類型的摻雜區(qū)域然后通過穿過適當(dāng)?shù)难谀＿M(jìn)行摻雜而提供在被暴露的多硅層中。
作為如上所述在邏輯應(yīng)用中非常廣泛使用的電路結(jié)構(gòu)的反向器包括n型晶體管和p型晶體管，典型地具有連接在一起的兩個(gè)晶體管門以及串聯(lián)連接到另一晶體管漏極的一個(gè)晶體管的源極。如圖1所示的半導(dǎo)體器件本質(zhì)上包括具有相同的門電極的n型晶體管和p型晶體管。因此，所述器件的兩個(gè)晶體管的門電極通過固有的器件結(jié)構(gòu)連接在一起；即共用門電極。因此，如果如圖1所示器件的一個(gè)晶體管的源極被連接到另一晶體管的漏極，以串聯(lián)連接晶體管，所述器件可以作為反向器。兩個(gè)具有串聯(lián)連接的晶體管的反向器的結(jié)構(gòu)被顯示在圖6(a)和6(b)中，電源連接到端子A和D，通過連接端子B和C來獲得連接到端子E(相同的門電極8)的反向器輸入端和反向器輸出端。
圖7(a)-7(c)顯示了圖6中所示的反向器的工作原理。如果門電極8上的電壓小于0V，如圖7A所示，p類型區(qū)域中的能級(jí)20相對(duì)費(fèi)米(Fermi)能級(jí)EF被移動(dòng)到更高的能帶，同時(shí)n類型區(qū)域中的能級(jí)22相對(duì)費(fèi)米能級(jí)被移動(dòng)到較低的能帶上。因此，p類型的通道被接通(ON)，n類型通道保持?jǐn)嚅_(OFF)。
如圖4、5所示的器件用的典型的DC和AC特征如圖8、9所示，并且普通技術(shù)人員可以理解這些是FET用的典型特征。因此，可以看出，盡管n和p類型的摻雜區(qū)域在門電極之下的襯底上共享相同的通道區(qū)域，但它們?nèi)匀蛔鳛閱为?dú)的晶體管操作。
這樣，可以看出本發(fā)明提供了一種新類型的器件，本質(zhì)上包括共享相同的門電極的n和p類型晶體管。因此，與單獨(dú)的晶體管相比，所述器件的尺寸較小；典型地小于兩個(gè)獨(dú)立的晶體管的腳印尺寸的一半。此外，所述器件很容易使用傳統(tǒng)的半導(dǎo)體制造技術(shù)集成到電路布置中。
此外，由于提供用于n通道和p通道操作的相同區(qū)域的器件的布置，閥值電壓平移ΔVth對(duì)兩個(gè)通道將是相同的；即，對(duì)于n類型和p類型的晶體管器件。
在獨(dú)立的n通道和p通道器件的情況下，閥值電壓ΔVth的總方差可以表達(dá)為ΔV2th，comb＝ΔV2th，n-ch+ΔV2th，p-ch本發(fā)明的器件ΔVth，n-ch＝ΔVth，p-ch＝ΔVth并且因此，總的方差為ΔV2th，單個(gè)器件＝ΔV2th＝ΔV2th，comb/2閥值電壓平移的這種減小可以有利地被用于克服閥值電壓方差的負(fù)面效果、并且因此提供了實(shí)際應(yīng)用中改良的器件性能，特別在閥值電壓方差對(duì)反向器電路導(dǎo)致問題的TFT結(jié)構(gòu)中。
所述器件結(jié)構(gòu)也提供了一種方式來最小化“扭折效應(yīng)”，都知道其在使用絕緣體上有硅(SOI)和/或者多晶硅薄膜晶體管(TFT)技術(shù)所制造的n通道晶體管中特別明顯。
這可以通過使用n摻雜區(qū)域4和作為n通道場(chǎng)效應(yīng)晶體管的門端子8來實(shí)現(xiàn)，并且同時(shí)，在適于應(yīng)用到端子A和B的偏壓之下使用p摻雜區(qū)域6來移除靠近被構(gòu)造的n通道FET的漏極區(qū)域的沖擊電離作用所產(chǎn)生的空穴，由此減小“扭折效應(yīng)”。
由于所述器件是共享門電極之下的相同控制區(qū)域的n類型和p類型晶體管，電子和空穴在此中心區(qū)域中共存。這些電子和空穴可以在此中心區(qū)域中重新組合，這樣所述器件可以用作發(fā)光器件。在此情況下，直接帶隙材料可以有利地用于襯底材料。此外，透明支撐層可以提供在襯底材料、或者透明介電材料10以及透明門電極8之下，以允許發(fā)生所產(chǎn)生的光。
此外，公知的是n通道器件比p通道器件更容易導(dǎo)電。因此，本發(fā)明的器件也可以使用不同的門電壓電平來操作，以選擇性地接通和斷開n通道和p通道晶體管。
前述說明只是通過示例給出，普通技術(shù)人員可以在不偏離本發(fā)明的精神的情況下進(jìn)行修改。例如，可以使用不同的襯底材料，包括任何的無定形、多晶和水晶形式的有機(jī)和無機(jī)材料。
修改的特定示例如下所述門介電材料可以由有機(jī)介電材料所形成。
門導(dǎo)電材料可以由有機(jī)導(dǎo)電材料所形成。
源極和漏極觸點(diǎn)可以由有機(jī)導(dǎo)電材料所形成。
半導(dǎo)體材料可以由磁性類型的材料所形成。
門介電材料可以由磁性類型材料所形成。
源極和漏極觸點(diǎn)可以由磁性類型材料所形成。
鐵電材料層可以設(shè)置在薄膜襯底材料之下，電觸點(diǎn)位于另外一側(cè)上。
一層磁性材料可以設(shè)置在薄薄膜襯底材料之下，其可以通過附近的器件或者外部器件所磁化。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成在相同襯底上的n通道區(qū)域和p通道區(qū)域，兩個(gè)通道區(qū)域具有源極和漏極，所述器件還包括為兩個(gè)通道區(qū)域所共有的門電極，并且該門電極通過安置在門電極之下的非極化介電材料區(qū)域與襯底分開。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，其中一個(gè)通道區(qū)域的至少一個(gè)長度和/或者寬度與另一通道區(qū)域不同。
3.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體器件，其特征在于，門電極的尺寸被設(shè)置成相對(duì)于其中一個(gè)通道區(qū)域的寬度和長度具有特定的比率。
4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，至少n通道和p通道區(qū)域之一具有另外的區(qū)域，所述另外的區(qū)域被安置在源極和/或者漏極區(qū)域之一、和通道區(qū)域之間，具有小于源極和/或者漏極區(qū)域的摻雜濃度。
5.根據(jù)前述任一項(xiàng)權(quán)利要求所述的半導(dǎo)體器件，其特征在于，分離n通道區(qū)域的n類型源極和n類型漏極、以及p通道區(qū)域的p類型源極和p類型漏極的襯底的區(qū)域只具有固有的摻雜。
6.根據(jù)前述任一所述的半導(dǎo)體器件，其特征在于，至少n通道和p通道區(qū)域之一包括薄膜區(qū)域。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，薄膜區(qū)域包括有機(jī)半導(dǎo)體材料。
8.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，襯底包括薄膜襯底材料。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，薄膜襯底材料包括直接帶隙材料。
10.根據(jù)權(quán)利要求8或者9所述的半導(dǎo)體器件，其特征在于，薄膜襯底材料支撐在透明支撐材料上。
11.根據(jù)權(quán)利要求8或者9所述的半導(dǎo)體器件，其特征在于，門電極和非極化介電材料包括透明材料。
12.根據(jù)前述任一項(xiàng)權(quán)利要求的半導(dǎo)體器件，其特征在于，襯底的厚度設(shè)置成使得門電極之下的n通道區(qū)域和p通道區(qū)域用作完全或者部分的耗盡區(qū)域。
13.根據(jù)前述任一項(xiàng)權(quán)利要求的半導(dǎo)體器件，其特征在于，一個(gè)區(qū)域的源極與另外一個(gè)區(qū)域的漏極串聯(lián)連接，以提供用作反向器的器件。
14.一種操作根據(jù)前述任一項(xiàng)權(quán)利要求的半導(dǎo)體器件的方法，所述方法包括選擇施加到門電極上的電壓，以可選擇地在獨(dú)立于另一通道區(qū)域的非導(dǎo)電和導(dǎo)電條件之間切換通道區(qū)域之一。
15.一種操作根據(jù)權(quán)利要求8-11任一項(xiàng)所述的半導(dǎo)體器件的方法，包括把其中一個(gè)通道區(qū)域作為薄膜區(qū)域進(jìn)行操作，并且將另一通道區(qū)域的源極和漏極區(qū)域連接到偏置電壓，由此在所述的一個(gè)通道區(qū)域中消除扭折效應(yīng)。
16.一種將根據(jù)權(quán)利要求10或者11所述的操作半導(dǎo)體器件作為發(fā)光器件進(jìn)行操作的方法。
17.一種根據(jù)權(quán)利要求10或者11的半導(dǎo)體器件，其特征在于半導(dǎo)體器件是發(fā)光器件器件。
全文摘要
一種半導(dǎo)體器件，包括形成在相同襯底上的n通道區(qū)域和p通道區(qū)域，兩個(gè)通道區(qū)域具有源極和漏極。所述器件還包括為兩個(gè)通道區(qū)域所共有的門電極、并且該門電極通過安置在門電極之下的非極化介電材料區(qū)域與襯底分開。
文檔編號(hào)H01L21/70GK1717804SQ200480001504
公開日2006年1月4日 申請(qǐng)日期2004年7月8日 優(yōu)先權(quán)日2003年7月8日
發(fā)明者初大平 申請(qǐng)人:精工愛普生株式會(huì)社