專利名稱：薄膜晶體管及制造方法、使用該薄膜晶體管的平板顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管(TFT)，制造該薄膜晶體管的方法，以及使用該薄膜晶體管的平板顯示器。更具體地，本發(fā)明涉及一種具有柵極重疊微摻雜漏極(GOLDD，a gate overlapped lightly doped drain)結(jié)構(gòu)的薄膜晶體管(TFT)，制造該薄膜晶體管的方法，以及使用該薄膜晶體管的平板顯示器。
背景技術(shù)：
有源矩陣平板顯示器將TFT用作開關(guān)元件(switching element)。TFT可以例如用作形成在每個(gè)像素中并驅(qū)動(dòng)像素的像素驅(qū)動(dòng)TFT、以及驅(qū)動(dòng)像素驅(qū)動(dòng)TFT并且將信號傳送給掃描線(柵極線)和信號線(數(shù)據(jù)線)的驅(qū)動(dòng)電路TFT。
在各種TFT中，由于技術(shù)先進(jìn)，多晶硅TFT可在類似于制造無定形硅TFT的溫度下制得。尤其是利用激光的結(jié)晶化技術(shù)的先進(jìn)性可以允許在較低的溫度下制造TFT。與TFT中的無定形硅相比，多晶硅可使電子或者空穴具有高活動(dòng)性。由此可得到改進(jìn)的具有n和p溝道的補(bǔ)充金屬氧化物半導(dǎo)體(CMOS)TFT。因此，多晶硅可用于在大尺寸絕緣襯底上形成像素驅(qū)動(dòng)TFT和驅(qū)動(dòng)電路TFT。
在多晶硅CMOS TFT中，n溝道金屬氧化物半導(dǎo)體(NMOS)TFT通常使用磷(P)作為摻雜物。磷(P)的原子量大于棚(B)，B摻雜物通常用于p溝道金屬氧化物半導(dǎo)體(PMOS)TFT。這一選擇的原因在于，其硅晶格在預(yù)定區(qū)域更不易受到損壞，并且在隨后的激活過程(activatingprocess)中保持未恢復(fù)。
這種損壞區(qū)域降低了電子的活動(dòng)性。因此，當(dāng)電子被從源極區(qū)向漏極區(qū)加速時(shí)，進(jìn)入柵極絕緣薄膜或者金屬氧化物半導(dǎo)體(MOS)界面的電子流減少，這種減少被稱作熱載流子應(yīng)力。因此損壞區(qū)域?qū)ζ桨屣@示面板的電路運(yùn)行產(chǎn)生有害的影響，并且可增加斷路電流(off-current)。
為了解決上述問題，諸如偏置(off-set)結(jié)構(gòu)、微摻雜漏極(LDD)結(jié)構(gòu)等的各種結(jié)構(gòu)已推出。在使用偏置結(jié)構(gòu)的情況下，可以設(shè)置偏置區(qū)域，以在柵極和源極/漏極區(qū)域之間的預(yù)定區(qū)域上形成非理想摻雜區(qū)，由偏置區(qū)域?qū)е碌妮^大電阻能顧減小施加到結(jié)區(qū)上的電場，從而減小了斷路電流，通過降低施加到位于源極和漏極區(qū)域之間的預(yù)定區(qū)域上的摻雜濃度來形成LDD，從而減小斷路電流，并且使接通電流(om-current)最小化。
但是，由于低溫多晶硅(LTPS)技術(shù)是高度集成的，因此傳統(tǒng)偏置結(jié)構(gòu)和LDD結(jié)構(gòu)對短溝道器件的可靠性的提高有限。一種克服該局限性的方式是利用柵極重疊微摻雜漏極(GOLDD)結(jié)構(gòu)來實(shí)現(xiàn)薄膜晶體管。
圖1A、1B、1C和1D是橫截面圖，示出了制造帶有GOLDD結(jié)構(gòu)的傳統(tǒng)薄膜晶體管的過程。
如圖1A所示，在絕緣襯底100上形成緩沖層110。然后在該緩沖層110上沉積無定形硅薄膜，并且使該無定形硅薄膜結(jié)晶為多晶硅薄膜。此后通過對多晶硅薄膜進(jìn)行布圖來形成有源層120。
在形成有源層120之后，可在形成有有源層120的絕緣襯底100的整個(gè)表面的大部分上形成柵極絕緣薄膜130。
在形成柵極絕緣薄膜130之后，可形成光刻膠圖案140，以便摻雜具有預(yù)定導(dǎo)電類型的低濃度摻雜物(即用于LDD摻雜)。
在形成第一光刻膠圖案140之后，利用該第一光刻膠圖案140作為掩膜來摻雜低濃度摻雜物，從而在有源層120上形成低濃度源極/漏極區(qū)域123S和123D。該低濃度源極/漏極區(qū)域123S和123D之間的區(qū)域可用作TFT的溝道區(qū)域121。
如圖1B所示，當(dāng)在有源層120上通過輕微摻雜形成低濃度源極/漏極區(qū)域123S和123D之后，可去除第一光刻膠圖案140，在柵極絕緣薄膜130上形成柵極電極材料薄膜150。于是，形成用于形成柵極電極的第二光刻膠圖案160。
這里，形成第二光刻膠圖案160，使之與低濃度源極/漏極區(qū)域123S和123D部分重疊。另外，重疊區(qū)域的寬度的最小值限于大約0.5μm或更大，視分步器(stepper)的分辨率而定。
如圖1C所示，可通過以第二光刻膠圖案160作為掩膜對柵極電極材料薄膜150布圖而形成柵極電極155。在這種情況下，由于該第二光刻膠圖案，可使柵極電極155形成為與各低濃度源極/漏極區(qū)域123S和123D局部重疊。
在形成柵極電極155以與各低濃度源極/漏極區(qū)域123S和123D重疊之后，以柵極電極155作為掩膜將高濃度摻雜物摻雜到有源層120上，從而形成高濃度源極/漏極區(qū)域125S和125D。
如圖1D所示，具有接觸孔171、175的層間絕緣薄膜170形成在帶有柵極電極155的絕緣襯底100的整個(gè)表面上，其中所述接觸孔171、175使高濃度源極/漏極區(qū)域125S和125D部分暴露出來。然后，形成源極/漏極電極181、185以通過接觸孔161、165與高濃度源極/漏極區(qū)域125S和125D電連接，從而最終形成帶有GOLDD結(jié)構(gòu)的薄膜晶體管。
但是，在帶有GOLDD結(jié)構(gòu)的傳統(tǒng)薄膜晶體管中，難以減小與柵極電極重疊的低濃度源極/漏極區(qū)域。即，由于在制造過程中所用分步器的分辨率，因此難以將LDD寬度范圍減小到0.5μm或更小。
而且，在帶有GOLDD結(jié)構(gòu)的傳統(tǒng)薄膜晶體管中，可利用光阻掩膜摻雜低濃度摻雜物。然后，在形成柵極電極之后，可摻雜高濃度摻雜物。因此，需要另外的掩膜來摻雜所述低濃度摻雜物。出現(xiàn)了另一問題，即柵極電極的對準(zhǔn)有缺陷。

發(fā)明內(nèi)容
本發(fā)明提供了一種帶有GOLDD結(jié)構(gòu)的薄膜晶體管和其制造方法、以及使用該薄膜晶體管的平板顯示器。在本發(fā)明的一實(shí)施例中，柵極電極可由導(dǎo)電金屬薄膜圖案制成，并且可通過氧化該導(dǎo)電金屬薄膜圖案來形成導(dǎo)電氧化物薄膜。由此，可容易地調(diào)整LDD區(qū)域，并且可避免柵極電極的有缺陷對準(zhǔn)。
本發(fā)明分開提供了包括有源層的薄膜晶體管，該有源層形成在絕緣襯底上，并且具有源極/漏極區(qū)域和溝道區(qū)域。TFT還包括形成在有源層上的柵極絕緣薄膜和形成在該柵極絕緣薄膜上的柵極電極。該柵極電極可由導(dǎo)電金屬薄膜圖案和覆蓋該導(dǎo)電金屬薄膜圖案的導(dǎo)電氧化物薄膜制成。在這種TFT中，源極/漏極區(qū)域可具有LDD區(qū)域，LDD區(qū)域可與柵極電極重疊。
本發(fā)明還提供了一種制造薄膜晶體管的方法。該制造方法可包括以下步驟在絕緣襯底上形成有源層，在該有源層上形成柵極絕緣薄膜，在該柵極絕緣薄膜上形成導(dǎo)電金屬薄膜圖案，在有源層上進(jìn)行輕微摻雜(利用所述導(dǎo)電金屬薄膜圖案作為掩膜)，形成包括導(dǎo)電金屬薄膜圖案和導(dǎo)電氧化物薄膜的柵極電極，該導(dǎo)電氧化物薄膜通過使所述導(dǎo)電金屬薄膜圖案氧化且覆蓋所述導(dǎo)電金屬薄膜圖案形成；并且形成源極/漏極區(qū)域。形成源極/漏極區(qū)域的步驟可通過利用所述柵極電極作為掩膜對所述有源層進(jìn)行高度摻雜來實(shí)現(xiàn)。所述源極/漏極區(qū)域可具有LDD區(qū)域，并且該LDD區(qū)域可與所述柵極電極重疊。
本發(fā)明也提供了一種使用上述類型的薄膜晶體管的有源矩陣平板顯示器或者有源矩陣有機(jī)電致發(fā)光顯示器，在下文中對該薄膜晶體管作更詳細(xì)的說明。


圖1A、1B、1C和1D是橫截面圖，示出了制造帶有GOLDD結(jié)構(gòu)的傳統(tǒng)薄膜晶體管的過程；圖2A、2B和2C是橫截面圖，示出了根據(jù)本發(fā)明一實(shí)施例制造帶有GOLDD結(jié)構(gòu)的薄膜晶體管的過程。
具體實(shí)施例方式
現(xiàn)在將參照示出了本發(fā)明的優(yōu)選實(shí)施例的附圖更詳細(xì)說明本發(fā)明。但本發(fā)明可以不同的形式實(shí)施，并且不可理解為局限于此處所述的實(shí)施例。相反地，這些實(shí)施例用來實(shí)現(xiàn)對本領(lǐng)域技術(shù)人員的充分公開以及向其傳達(dá)本發(fā)明的保護(hù)范圍。在附圖中，層和區(qū)域的厚度為清楚起見加以放大。相同的附圖標(biāo)記全文指代相同的元件。
圖2A-2C是橫截面圖，示出了根據(jù)本發(fā)明一實(shí)施例制造帶有GOLDD結(jié)構(gòu)的薄膜晶體管的過程。
根據(jù)本發(fā)明一實(shí)施例的帶有GOLDD的薄膜晶體管可具有如下的結(jié)構(gòu)，其中柵極電極240可由導(dǎo)電金屬薄膜圖案241和覆蓋該導(dǎo)電金屬薄膜圖案241的導(dǎo)電氧化物薄膜245形成。柵極電極240可與LDD區(qū)域重疊，該LDD區(qū)域用作設(shè)置在有源層220中的低濃度摻雜區(qū)域。
如圖2A所示，緩沖層(擴(kuò)散勢壘層)210可通過等離子體加強(qiáng)化學(xué)氣相沉積(PECVD)、低壓化學(xué)氣相沉積(LPCVD)、濺射等形成在絕緣襯底200上。這樣的緩沖層可提供防止例如金屬離子的雜質(zhì)擴(kuò)散到或者滲透有源層(無定形硅)的有益效果。
在形成緩沖層210之后，可通過PECVD、LPCVD、濺射方法等在緩沖層210上沉積無定形硅薄膜。然后在真空爐中進(jìn)行脫氫處理。在通過濺射方法沉積該無定形硅薄膜的情況下，可省略這一脫氫處理。
此后，可進(jìn)行將高能量施加給無定形硅薄膜的結(jié)晶處理以使無定形硅結(jié)晶，從而形成多晶硅薄膜。優(yōu)選地，可將受激準(zhǔn)分子激光退火(ELA)、金屬誘導(dǎo)結(jié)晶(MIC)、金屬誘導(dǎo)橫向結(jié)晶(MILC)、連續(xù)橫向結(jié)晶(SLS)、固相結(jié)晶(SPC)等用作結(jié)晶工藝。
在形成多晶硅薄膜之后，可通過對多晶硅薄膜進(jìn)行布圖來形成有源層220。
之后，可在有源層220上沉積柵極絕緣薄膜230，并且在柵極絕緣薄膜230上沉積導(dǎo)電金屬薄膜。然后通過對該導(dǎo)電金屬薄膜進(jìn)行布圖形成導(dǎo)電金屬薄膜圖案241。
這里，導(dǎo)電金屬薄膜圖案241可優(yōu)選地由自身可導(dǎo)電、其氧化物也可導(dǎo)電的材料制成。特別地，該金屬薄膜圖案241可由Ti、Zn、In或它們的合金制成。然后，導(dǎo)電氧化物薄膜與導(dǎo)電金屬薄膜圖案一起用作柵極。
在形成導(dǎo)電金屬薄膜圖案241之后，利用該導(dǎo)電金屬薄膜圖案241作為掩膜來輕微摻雜具有預(yù)定導(dǎo)電類型的摻雜物，即，利用導(dǎo)電金屬薄膜圖案241作為掩膜來實(shí)現(xiàn)微摻雜漏極(LDD)的摻雜，從而形成低濃度的源極/漏極區(qū)域223S、223D。這時(shí)，該低濃度的源極/漏極區(qū)域223S、223D之間的區(qū)域用作薄膜晶體管的溝道區(qū)域221。
如圖2B所示在形成低濃度的源極/漏極區(qū)域223S、223D之后，通過熱處理過程來氧化該導(dǎo)電金屬薄膜圖案241。這時(shí)，導(dǎo)電金屬薄膜圖案241的暴露部分被氧化，并且在被氧化的同時(shí)形成導(dǎo)電氧化物薄膜245，從而形成帶有導(dǎo)電金屬薄膜圖案241和導(dǎo)電金屬氧化物薄膜245的柵極電極240。
由于導(dǎo)電金屬薄膜圖案241被氧化，出現(xiàn)了兩種情況。由于導(dǎo)電金屬與氧氣反應(yīng)，金屬薄膜圖案241可能收縮一點(diǎn)。但導(dǎo)電氧化物薄膜245的厚度增大的量可能大于金屬薄膜圖案241減小的量。因此，所得到的柵極電極240的寬度大于導(dǎo)電金屬薄膜圖案241的寬度。因此，柵極電極240可與低濃度的源極/漏極區(qū)域223S、223D部分重疊。
形成在導(dǎo)電金屬薄膜圖案241側(cè)面的導(dǎo)電氧化物薄膜245優(yōu)選地厚度約為2μm或更小，更優(yōu)選地約為1μm或更小。導(dǎo)電氧化物薄膜245與導(dǎo)電金屬薄膜圖案241一起用作隨后高濃度摻雜的掩膜。這兩層可形成GOLDD結(jié)構(gòu)，從而確定低濃度源極/漏極區(qū)域223S、223D。即，它們可控制LDD區(qū)域的寬度。
導(dǎo)電氧化薄膜245的厚度可根據(jù)導(dǎo)電金屬圖案241的熱處理?xiàng)l件而改變，由此LDD區(qū)域(223S、223D)的寬度正比于導(dǎo)電氧化物薄膜245的厚度約為2μm或更小。在一些優(yōu)選實(shí)施例中，LDD區(qū)域(223S、223D)的寬度可約為1μm或更小。
在完成柵極電極240之后(包括導(dǎo)電金屬薄膜圖案241和導(dǎo)電氧化物薄膜245)，可利用柵極電極240作為掩膜在有源層220上形成高摻雜。這一摻雜形成高濃度源極/漏極區(qū)域225S和225D。
接著，由于存在柵極電極240，形成在導(dǎo)電氧化物薄膜245下面的低濃度源極/漏極區(qū)域223S和223D可避免高度摻雜，其中所述導(dǎo)電氧化物薄膜245形成在導(dǎo)電金屬薄膜圖案241的側(cè)面處。因此，該低濃度源極/漏極區(qū)域223S和223D可保持低濃度摻雜狀態(tài)，并且用作LDD區(qū)域。因此柵極電極240可與輕微摻雜區(qū)域223S和223D重疊(即，該柵極電極與LDD區(qū)域重疊)，從而形成GOLDD結(jié)構(gòu)。這里，LDD區(qū)域可形成在形成于導(dǎo)電金屬薄膜圖案241側(cè)面處的導(dǎo)電氧化物薄膜245下面。
另外，GOLDD結(jié)構(gòu)的LDD區(qū)域的寬度可由形成在導(dǎo)電金屬薄膜圖案241側(cè)面處的導(dǎo)電氧化物薄膜245的厚度決定，從而使與柵極電極240重疊的LDD區(qū)域的寬度可窄于形成在導(dǎo)電金屬薄膜圖案241側(cè)面處的導(dǎo)電氧化物薄膜245的厚度。
如圖2C所示，在形成高濃度源極/漏極區(qū)域225S和225D之后，中間絕緣薄膜250可形成在絕緣襯底200的整個(gè)表面上，并且可被布圖以具有接觸孔251和255，高濃度源極/漏極區(qū)域225S和225D通過該接觸孔251和255局部暴露出來。
在形成接觸孔251和255之后，可在絕緣襯底200的整個(gè)表面上沉積預(yù)定的導(dǎo)電薄膜，并且可對該導(dǎo)電薄膜布圖以形成源極/漏極261和265，該源極/漏極261和265可與高濃度源極/漏極區(qū)域225S和225D電連接。這樣完成了帶有GOLDD結(jié)構(gòu)的薄膜晶體管的制造。
這種薄膜晶體管不需要用于低濃度摻雜的另外的掩膜。而且，除了減少掩膜的數(shù)量以外，所述的制造技術(shù)可以防止柵極電極240的有缺陷的對準(zhǔn)。
而且，可利用通過使導(dǎo)電金屬薄膜圖案241氧化而形成的導(dǎo)電氧化物薄膜245來制成所述GOLDD結(jié)構(gòu)。由此可利用形成在導(dǎo)電金屬薄膜圖案241側(cè)面處的導(dǎo)電氧化物薄膜245的厚度來調(diào)整LDD區(qū)域的寬度。因此，可以相對容易地調(diào)整LDD區(qū)域的寬度。甚至可能使LDD區(qū)域的寬度約為2μm或更小，或者更優(yōu)選地，約為1μm或更小。
另外，可利用帶有前述GOLDD結(jié)構(gòu)的薄膜晶體管來實(shí)施諸如有源矩陣液晶顯示器(LCD)和有源矩陣有機(jī)電致發(fā)光顯示器的有源平板顯示器的制造方法。
如上所述，本發(fā)明公開了一種帶有GOLDD結(jié)構(gòu)的薄膜晶體管，制造該薄膜晶體管的方法，以及使用該薄膜晶體管的顯示器。在這些實(shí)施例中，柵極電極可由導(dǎo)電金屬薄膜圖案和導(dǎo)電氧化物薄膜形成。導(dǎo)電氧化物薄膜可通過使該導(dǎo)電金屬薄膜圖案氧化來形成。這使得可容易地調(diào)整LDD區(qū)域的寬度。另外，這有助于防止柵極電極的有缺陷的對準(zhǔn)。
雖然參照特定實(shí)施例描述了本發(fā)明，但必須明白，這里的公開是出于利用示例解釋本發(fā)明的目的，而不是限制本發(fā)明的保護(hù)范圍。本領(lǐng)域的普通技術(shù)人員可以在不脫離本發(fā)明范圍的情況下對所述實(shí)施例做出修改。
本申請要求享有于2003年11月25日提交的韓國專利申請2003-84241的優(yōu)先權(quán)，該申請的全部內(nèi)容在此引入作為參考。
權(quán)利要求
1.一種薄膜晶體管，包括有源層，該有源層形成在絕緣襯底上，并且具有源極/漏極區(qū)域和溝道區(qū)域；形成在所述有源層上的柵極絕緣薄膜；和形成在該柵極絕緣薄膜上的柵極電極，該柵極電極包括導(dǎo)電薄膜圖案和覆蓋該導(dǎo)電薄膜圖案的導(dǎo)電氧化物薄膜，其中，源極/漏極區(qū)域包括微摻雜漏極(LDD)區(qū)域，該微摻雜漏極區(qū)域與所述柵極電極重疊。
2.如權(quán)利要求1所述的薄膜晶體管，其中，所述導(dǎo)電薄膜圖案包括Ti、Zn、In及任何一種所述金屬的合金中的至少一種。
3.如權(quán)利要求1所述的薄膜晶體管，其中，所述導(dǎo)電氧化物薄膜通過氧化所述導(dǎo)電薄膜圖案而形成。
4.如權(quán)利要求1所述的薄膜晶體管，其中，所述導(dǎo)電氧化物薄膜的厚度約為2μm或更小。
5.如權(quán)利要求1所述的薄膜晶體管，其中，所述導(dǎo)電氧化物薄膜的厚度約為1μm或更小。
6.如權(quán)利要求1所述的薄膜晶體管，其中，所述微摻雜漏極區(qū)域在形成于所述導(dǎo)電薄膜圖案一側(cè)處的所述導(dǎo)電氧化物薄膜的一部分下水平延伸。
7.如權(quán)利要求1所述的薄膜晶體管，其中，所述微摻雜漏極區(qū)域的寬度小于所述導(dǎo)電氧化物薄膜的厚度。
8.如權(quán)利要求1所述的薄膜晶體管，其中，所述微摻雜漏極區(qū)域的寬度約為2μm或更小。
9.如權(quán)利要求1所述的薄膜晶體管，其中，所述微摻雜漏極區(qū)域的寬度約為1μm或更小。
10.一種制造薄膜晶體管的方法，包括以下步驟在絕緣襯底上形成有源層；在所述有源層上形成柵極絕緣薄膜；在所述柵極絕緣薄膜上形成導(dǎo)電薄膜圖案；在有源層上進(jìn)行輕微摻雜；使所述導(dǎo)電薄膜圖案氧化以形成導(dǎo)電氧化物薄膜；高度摻雜所述有源層，其中，所述源極/漏極區(qū)域具有微摻雜漏極區(qū)域，并且該微摻雜漏極區(qū)域與所述柵極電極至少部分重疊。
11.如權(quán)利要求10所述的方法，所述導(dǎo)電薄膜圖案包括Ti、Zn、In及任何一種所述金屬的合金中的至少一種。
12.如權(quán)利要求10所述的方法，其中，所述導(dǎo)電氧化物薄膜的厚度約為2μm或更小。
13.如權(quán)利要求10所述的方法，其中，所述導(dǎo)電氧化物薄膜的厚度約為1μm或更小。
14.如權(quán)利要求10所述的方法，其中，所述微摻雜漏極區(qū)域在所述導(dǎo)電氧化物薄膜下水平延伸。
15.如權(quán)利要求10所述的方法，其中，所述微摻雜漏極區(qū)域的寬度小于所述導(dǎo)電氧化物薄膜的厚度。
16.如權(quán)利要求10所述的方法，其中，所述微摻雜漏極區(qū)域的寬度約為2μm或更小。
17.如權(quán)利要求10所述的方法，其中，所述微摻雜漏極區(qū)域的寬度約為1μm或更小。
18.一種有源矩陣平板顯示器，包括多個(gè)如權(quán)利要求1所述的薄膜晶體管，所述薄膜晶體管用于控制像素矩陣的操作。
19.如權(quán)利要求18所述的有源矩陣平板顯示器，其中，所述平板顯示器是液晶顯示器或有機(jī)電致發(fā)光顯示器。
全文摘要
本發(fā)明公開一種薄膜晶體管，包括有源層，該有源層形成在絕緣襯底上，并且具有源極/漏極區(qū)域和溝道區(qū)域；形成在有源層上的柵極絕緣薄膜；和形成在該柵極絕緣薄膜上的柵極電極。該柵極電極可由導(dǎo)電金屬薄膜圖案和覆蓋該導(dǎo)電金屬薄膜圖案的導(dǎo)電氧化物薄膜制成。源極/漏極區(qū)域可具有LDD區(qū)域，該LDD區(qū)域與所述柵極電極至少部分重疊。
文檔編號H01L21/77GK1622338SQ200410096228
公開日2005年6月1日 申請日期2004年11月25日 優(yōu)先權(quán)日2003年11月25日
發(fā)明者具在本, 李相杰 申請人:三星Sdi株式會社