專利名稱：制造高遷移率場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體和晶體管，更具體地講，涉及Si/SiGe應(yīng)變層場(chǎng)效應(yīng)晶體管。
背景技術(shù)：
Si/SiGe應(yīng)變層異質(zhì)結(jié)構(gòu)是對(duì)于未來高性能微電子學(xué)應(yīng)用的重要器件。具體地講，在弛豫SiGe上拉伸應(yīng)變Si的MOSFET已經(jīng)被提出作為更先進(jìn)的CMOS應(yīng)用，而Si/SiGe調(diào)制摻雜場(chǎng)效應(yīng)晶體管(MODFET)對(duì)于先進(jìn)的通訊應(yīng)用是重要的?；赟i/SiGe應(yīng)變層的場(chǎng)效應(yīng)具體管具有借助提高了的遷移率來獲得更好性能的共同特點(diǎn)。這對(duì)于在弛豫SiGe上拉伸應(yīng)變Si MODFET和在弛豫SiGe上壓縮應(yīng)變Ge MODFET尤其是對(duì)的，前者的電子遷移率有3-5倍的提高因子，如同在Tech.Dig.Int.Electron Devices Meet.，509(1995)，K.Ismail的“Si/SiGe高速場(chǎng)效應(yīng)晶體管”一文中所敘述的那樣(此文在此插入以供參考)，后者具有比體Si MOSFET大十倍的空穴遷移率，如同在IEEE Elect.Dev.Lett.21，110(2000)S.J.Koester，R.Hammond，J.O.Chu的“用UHV-CVD生長(zhǎng)的極高跨導(dǎo)的Ge/Si0.4Ge0.6p-MODFET”一文所敘述的那樣(此文在此插入以供參考)。
然而為了制造一個(gè)高性能的FET，除了遷移率外還必須考慮器件設(shè)計(jì)因素。具體計(jì)，短溝道效應(yīng)的控制對(duì)于具有非常短?hào)砰L(zhǎng)度的器件而言是一個(gè)嚴(yán)重的問題，就如同在International Conference on Simulation ofSemiconductor Processes and Devices，kobe，Japan，Sep.4-6，2002上，Q.C.Ouyang，S.J.Koester，J.O.Chu，A.Grill，S.Subbanna，和D.A.Herman Jr.所指出的那樣。在Si MOSFET中，短溝道效應(yīng)通常通過反摻雜來控制，也即在器件體內(nèi)引入相反類型的載流子以保持在源和漏p/n結(jié)之間的高的內(nèi)建勢(shì)。在Si MOSFET中，反摻雜通常用直接通過器件有源區(qū)的離子植入引入的。
然而對(duì)于SiGe MODFET，通過有源區(qū)的雜質(zhì)的植入能使遷移率嚴(yán)重下降。發(fā)生遷移率下降是因?yàn)橹踩腚s質(zhì)分布的尾部邊沿與高遷移率溝道相交。因?yàn)榧词沟偷?015cm-2這樣的雜質(zhì)濃度也能夠使遷移率變差，因而即使?jié)舛确暹h(yuǎn)在溝道區(qū)以下的植入也是不能用的。因而在SiGeMODFET中，溝道區(qū)為了保持高的遷移率，必須完全沒有被植入的雜質(zhì)。在圖1(a)的圖中給出了通過Si/SiGe n-溝道MODFET結(jié)構(gòu)離子植入有害影響的例子，圖中所畫出的曲線15給出在有植入雜質(zhì)時(shí)相對(duì)于在沒有植入雜質(zhì)時(shí)的曲線12減小了的電子遷移率。
對(duì)于MODFET的一種可能的選擇是簡(jiǎn)單地刪去反摻雜步驟，這是III-V族器件中所通常采用的方法。然而和III-V族器件不同，III-V族器件中高禁帶寬度勢(shì)壘層能夠減小平行電導(dǎo)，而SiGe勢(shì)壘層卻沒有提供這種機(jī)會(huì)。在圖1(b)中給出了Si/SiGe n-MODFET中反摻雜需要的說明，該圖給出一沒有p阱的小型Si/SiGe n-MODFET的實(shí)驗(yàn)數(shù)據(jù)以及具有p型反摻雜的非常相似器件的物理模擬。沒有反摻雜(p-阱)的器件顯示嚴(yán)重的短溝道效應(yīng)以及大的源/漏漏電流，而該模擬顯示，具有合適的p-阱摻雜，同一器件將顯示幾乎理想的亞閾值行為。
到目前為止，還沒有明確提出任何把反摻雜引入SiGe MODFET中去的方法。然而已經(jīng)提出通過一個(gè)原地?fù)诫s過程來實(shí)現(xiàn)這種摻雜的概念，并用拉伸應(yīng)變Si表面溝道MOSFET來實(shí)現(xiàn)，參見IEEE Trans.on Elect.Dev.47，1406(2000)，K.Rim，J.L.Hoyt，J.F.Gibbons的“深亞微米應(yīng)變SiN-MOSFET的制造與分析”。然而該技術(shù)并不適用于在事先制造好的弛豫SiGe基片上生長(zhǎng)的層結(jié)構(gòu)，這情況下再生長(zhǎng)層結(jié)構(gòu)必須保持很薄，因?yàn)閾诫s只是在外延再生長(zhǎng)層中進(jìn)行，因而下面的基片仍然能夠起著漏電通道的作用。一個(gè)很好的例子是在一個(gè)內(nèi)埋絕緣層上制造的一個(gè)MODFET所發(fā)生的情況，這時(shí)典型的制造步驟是首先在絕緣體上生長(zhǎng)一層弛豫的SiGe，然后在其頂上再生長(zhǎng)該MODFET層結(jié)構(gòu)。在此情況下，在生長(zhǎng)過程中p-阱的原地?fù)诫s仍然保持原先的SiGe基片沒有摻雜。原地?fù)诫s對(duì)于p-溝道SiGe MODFET也是一個(gè)問題，因?yàn)榉磽诫s將必須是n型，而許多通常的n型雜質(zhì)在生長(zhǎng)時(shí)具有高的表面親和力，從而分凝到表面，并引起雜質(zhì)進(jìn)入溝道層這種不想要的情況。
因而高度需要制造一種高遷移率半導(dǎo)體層結(jié)構(gòu)和場(chǎng)效應(yīng)晶體管，它具有高遷移率的導(dǎo)電溝道，同時(shí)又保持反摻雜以控制有害的短溝道效應(yīng)。同時(shí)也高度需要提供這樣一種層結(jié)構(gòu)和晶體管的制造方法。

發(fā)明內(nèi)容
因而本發(fā)明的一個(gè)目標(biāo)是提供一種高遷移率半導(dǎo)體層結(jié)構(gòu)和場(chǎng)效應(yīng)晶體管，它包括一個(gè)高遷移率的導(dǎo)電溝道，同時(shí)保持反摻雜以控制有害的短溝道效應(yīng)。
按照本發(fā)明的一個(gè)實(shí)施方案，提供了這樣一個(gè)半導(dǎo)體層結(jié)構(gòu)，它包括一層弛豫Si1-xGex層，它的一部分是p型摻雜的；在弛豫Si1-xGex層的頂上的一層底Si1-zGez緩沖層，其中Ge濃度z只要使得所述底緩沖層與所述弛豫Si1-xGex層基本上晶格匹配；在底Si1-zGez緩沖層頂上的一層拉伸應(yīng)變Si量子阱層；在拉伸應(yīng)變Si量子阱層頂上的一層頂Si1-mGem緩沖層；以及在頂Si1-mGem緩沖層頂上的一層拉伸應(yīng)變Si帽層。
在一個(gè)進(jìn)一步的實(shí)施方案中，該弛豫Si1-xGex層具有這樣的Ge濃度x和弛豫因子r，以使平面內(nèi)的晶格常數(shù)比起體Si的晶格常數(shù)大0.8-2.4％，并包括p-型摻雜區(qū)，其摻雜濃度在1015cm-3到1019cm-3范圍內(nèi)；以及所述底Si1-zGez緩沖層具有從2nm到50nm范圍內(nèi)的厚度，而所述拉伸應(yīng)變Si量子阱層，以及所述頂Si1-mGem緩沖層具有從2nm到20nm范圍內(nèi)的厚度。
在另一個(gè)實(shí)施方案中，在弛豫Si1-xGex層頂和底緩沖層之間插入一薄Si1-yGey層，其Ge濃度y在0到20％的范圍內(nèi)，厚度在1到5nm的范圍內(nèi)。
在另一個(gè)實(shí)施方案中，所述弛豫Si1-xGex可以在一內(nèi)埋絕緣層之上，所述弛豫Si1-xGex層具有5到100nm的厚度。
本發(fā)明的另一個(gè)目的是提供高遷移率半導(dǎo)體層結(jié)構(gòu)和包括一高遷移率導(dǎo)電溝道的場(chǎng)效應(yīng)晶體管的一種制造方法，該方法允許用如象離子植入或原地?fù)诫s這樣的標(biāo)準(zhǔn)工藝來形成反摻雜，并允許高遷移率溝道非常鄰近反摻雜區(qū)而沒有使遷移率惡化。
通過在Si帽層的頂上附加一絕緣柵電介質(zhì)層；位于絕緣柵電介的頂上的一柵極；以及位于所述柵極兩側(cè)的n型源和漏接觸區(qū)，該接觸區(qū)從多層結(jié)構(gòu)的一個(gè)表面延伸進(jìn)弛豫Si1-xGex層的p型摻雜區(qū)，可以更有利地形成一種高性能的n-MODFET晶體管器件。顯然，按照本發(fā)明的原理也可以形成P型MODFET器件。


本發(fā)明的裝置和方法的其他特征，方面和優(yōu)點(diǎn)可以通過下述描述，所附權(quán)利要求以及附圖得到更好的了解，其中圖1(a)畫出了對(duì)于一個(gè)n型調(diào)制摻雜層結(jié)構(gòu)在有p阱植入和沒有p型植入兩種情況下的遷移率-溫度曲線圖。
圖1(b)是在沒有p型摻雜時(shí)，SiGe n-MODFET在Vds＝0.2V和1V下Id-Vgs的實(shí)驗(yàn)曲線以及有p阱摻雜時(shí)，SiGe n-MODFET在Vds＝0.2和1V下Id-Vgs的模擬曲線；圖2是具有p型摻雜體的一個(gè)不摻雜拉伸應(yīng)變Si量子阱結(jié)構(gòu)的一張示意載面圖；圖3是具有n型調(diào)制摻雜和p型摻雜體的一個(gè)拉伸應(yīng)變Si量子阱層結(jié)構(gòu)的一張示意截面圖；圖4是具有n型調(diào)制摻雜，p型摻雜體和一層SiGe插入層的一個(gè)拉伸應(yīng)變Si量子阱層結(jié)構(gòu)的一張示意截面圖；圖5是在一內(nèi)埋絕緣層上，具有n-型調(diào)制摻雜和P型摻雜體的一個(gè)拉伸應(yīng)變Si量子阱層結(jié)構(gòu)的一張示意截面圖；圖6是具有p型調(diào)制摻雜和n型摻雜體的一個(gè)壓縮應(yīng)變SiGe量子阱層結(jié)構(gòu)的一張示意截面圖；圖7是具有一不摻雜拉伸應(yīng)變Si量子阱層結(jié)構(gòu)，n型調(diào)制摻雜，p型摻雜體，以及自對(duì)準(zhǔn)源/漏接觸的一個(gè)n型場(chǎng)效應(yīng)晶體管的一張示意截面圖；圖8是具有拉伸應(yīng)變Si量子阱層結(jié)構(gòu)，n型調(diào)制摻雜和p型摻雜體的n型場(chǎng)效應(yīng)晶體管的一張示意截面圖；圖9畫出了生長(zhǎng)如圖4中所示的層結(jié)構(gòu)的過程順序；以及圖10(a)-10(c)畫出了具有p型植入SiGe基片的一個(gè)n-MODFET層結(jié)構(gòu)的實(shí)驗(yàn)數(shù)據(jù)。
具體實(shí)施例方式
圖2是按照本發(fā)明一個(gè)優(yōu)選實(shí)施方案，具有P型摻雜體的一個(gè)無摻雜拉伸應(yīng)變Si量子阱層結(jié)構(gòu)的示意截面圖。該層結(jié)構(gòu)包括一層弛豫Si1-xGex層10，該層的一部分是p-型摻雜的。P-型摻雜濃度的可能范圍是在1015和1019cm-3之間，而在該優(yōu)選的實(shí)施方案中，濃度最好在1016和1018cm-3之間。在一個(gè)實(shí)施方案中，所述p-型摻雜部份可以是弛豫層10的一個(gè)頂部區(qū)11，如圖2中所示，然而弛豫層10的全部或一個(gè)主要部份可以是p-型摻雜的。層10的Ge濃度x以及弛豫因子r應(yīng)當(dāng)是這樣，以使其平面晶格常數(shù)比起弛豫Si大0.8-2.4％，而優(yōu)選值在1.2％到1.8％的范圍內(nèi)。在該層的頂上是底Si1-z1Gez1緩沖層的20，其中Ge的濃度z應(yīng)是這樣，以使得層20與層10粗略地晶格匹配。在底Si1-zGez緩沖層20的頂上是拉伸應(yīng)變Si層30，隨之是頂Si1-mGem緩沖層40，以及還可選用Si帽層50。一般講，頂Si1-mGem緩沖層40，底Si1-zGez緩沖層20和Si1-xGex層10并不要求有相同的Ge濃度，雖然在本優(yōu)選實(shí)施方案中，這三層的Ge濃度大體相同。在該實(shí)施方案中，拉伸應(yīng)變Si層30中的高遷移率被保持，這是因?yàn)閜-阱摻雜被限止在下面的Si1-xGex層10中，它以底Si1-zGez緩沖層20與量子阱隔開。底Si1-zGez緩沖層20的厚度，理想地應(yīng)當(dāng)足夠薄以使p-阱摻雜有效地控制短-溝道效應(yīng)，而又要足夠厚以防止遷移率的惡化。底Si1-zGez緩沖層20厚度的可能范圍是從2nm到50nm，而優(yōu)選值是在10和30nm之間。另外，在本優(yōu)選實(shí)施方案中，拉伸應(yīng)變Si層30的厚度應(yīng)是這樣，以使它小于在底Si1-zGez緩沖層20和拉伸應(yīng)變Si層30之間的界面上形成失配位錯(cuò)的臨界厚度。另外，在該優(yōu)選實(shí)施方案中，頂Si1-mGem緩沖層40和Si帽層50的總厚度是不大于20nm。
按照本發(fā)明，可以在層結(jié)構(gòu)中安置n-型調(diào)制摻雜，如圖3所示。具體講，以1017到1021cm-3濃度的n-型調(diào)制摻雜可以引入頂Si1-mGem緩沖層140中或底Si1-zGez緩沖層120中，或引入到兩個(gè)緩沖層中，但每一層中至少直接和Si量子阱130相鄰的那一部份必須保持基本上無摻雜。在此情況下，底Si1-zGez緩沖層120被分成n-型供給層180和基本上不摻雜的隔離層190，而頂Si1-mGem緩沖層140被分成n型供給層160和基本上不摻雜的隔離層170。不摻雜的隔離層170和190的厚度至少為0.5nm，以保證在Si量子阱130中保持高的遷移率。在該優(yōu)選實(shí)施方案中，在n型供給層160或180或兩者中n-型摻雜具有1018到1020cm-3范圍中的濃度。另外，摻雜n-型供給層160的優(yōu)選厚度在5nm到15nm的范圍內(nèi)，而無摻雜間隔層170的優(yōu)選厚度是在2nm到8nm的范圍內(nèi)。層160和170的厚度應(yīng)當(dāng)使其總的厚度不大于20nm。
圖4給出本發(fā)明另一個(gè)實(shí)施方案的一張示意截面圖，其中有一層薄的Si1-yGey插入層220，其中y＜20％，被置于弛豫Si1-xGex層210和Si1-zGez緩沖層230之間。在圖4中，層240、250、260分別對(duì)應(yīng)于圖3的層130、140和150。插入層220可以在層210的頂部隨后生長(zhǎng)層230-280之前有助于吸附主要是C和O的沾污。通過減小沾污，插入層可以允許Si量子阱240更加靠近Si1-xGex層210的p-型摻雜區(qū)，從而允許更好短溝道控制，同時(shí)仍然保持高的遷移率。在該優(yōu)選實(shí)施方案中，插入層220的厚度應(yīng)當(dāng)在1nm和5nm之間，以及Ge濃度，y，是小于10％的。
這里所述的層結(jié)構(gòu)還可以再加上一層內(nèi)埋絕緣層。作為一個(gè)例子，圖5給出了一個(gè)實(shí)施方案，它包含從底部到頂部，一個(gè)Si基片310和內(nèi)埋絕緣層320，在該優(yōu)選實(shí)施方案中，該絕緣層可以由硅的氧化物，氮化物，氮氧化物組成，最好是SiO2。接著是弛豫Si1-xGex層330，它能夠是全部或部份地p-型摻雜。在該層的頂上是底Si1-zGez緩沖層340，其中Ge濃度z要使得層340與層330粗略地晶格匹配。在底Si1-zGez緩沖層340的頂上是拉伸應(yīng)變Si層350，接著是頂Si1-mGem緩沖層360，以及可以選用的Si帽層370。在圖5中，畫出了頂側(cè)調(diào)制摻雜，它把Si1-mGem緩沖層360分成n-型供給層380，和基本無摻雜的間隔層390。雖然在圖5中畫出了頂側(cè)調(diào)制摻雜，但層結(jié)構(gòu)可以是頂和/或底調(diào)制摻雜或沒有調(diào)制摻雜。在圖5中所示的實(shí)施方案也可以利用在圖4中所述的薄的Si1-yGey插入層，而它將位于弛豫Si1-xGex層330和底Si1-zGez緩沖層340之間。在本實(shí)施方案中，摻雜水平的優(yōu)選范圍，Ge濃度，應(yīng)變水平和層厚度與前面的實(shí)施方案相同。
對(duì)于一個(gè)拉伸-應(yīng)變Sin-溝道異質(zhì)結(jié)構(gòu)用一個(gè)具有反摻雜的埋層的概念也可以用于一應(yīng)變p-溝道異質(zhì)結(jié)構(gòu)。圖6是按照本發(fā)明的另一個(gè)實(shí)施方案，具有p-型調(diào)制摻雜和n-型摻雜體的應(yīng)變SiGe量子阱層結(jié)構(gòu)的一張示意截面圖。在該實(shí)施方案中，該層結(jié)構(gòu)是一個(gè)高遷移率p-溝道異質(zhì)結(jié)構(gòu)，它包括一層弛豫Si1-xGex層410，而該層的頂部區(qū)域411是n-型摻雜的。然而要指出，弛豫層410的全部或一個(gè)主要部份可以是n-型摻雜的，n-型摻雜濃度的可能范圍是在1015和1019cm-3之間，而在該優(yōu)選的實(shí)施方案中，該濃度最好在1016和1018cm-3之間。層410的Ge濃度，x，和弛豫因子r應(yīng)是這樣，以使得平面晶格常數(shù)比起弛豫Si的晶格常數(shù)大0-3.2％，而優(yōu)選值是在1.2％至2.4％的范圍內(nèi)。在該層的頂上形成底Si1-zGez緩沖層420，其中Ge濃度z應(yīng)使得層420與層410粗略地晶格匹配。在層420頂上是應(yīng)變Si1-vGev層430，其中v＞z，以使得應(yīng)變Si1-vGev層430是處于受壓應(yīng)變，從而形成一個(gè)空穴的量子阱。在該優(yōu)選實(shí)施方案中，v＞z+0.3。在層430的頂上形成頂Si1-mGem緩沖層440和Si帽層450。一般講，頂Si1-mGem緩沖層440，底Si1-zGez緩沖層420和Si1-xGex層410并不要求有相同的Ge濃度，全然在該優(yōu)選實(shí)施方案中，三層的Ge濃度是大致相同。另外，在本發(fā)明的另一個(gè)實(shí)施方案中，或者Si1-mGem緩沖層440，或者Si帽層450能夠從層結(jié)構(gòu)中刪去，但不能把兩者都略去，因?yàn)檫@些層中的任何一個(gè)層都能產(chǎn)生所需的能帶補(bǔ)償以把空穴限制在應(yīng)變Si1-vGev層430中。
在圖6中，p-型調(diào)制摻雜被引入進(jìn)底Si1-zGez緩沖層420之中。在此情況下，底Si1-zGez緩沖層420被分成p-型供給層460，和基本無摻雜的間隔層470。無摻雜的間隔層470的厚度必須至少是0.5nm，以保證在Si1-vGev量子阱430中保持高的遷移率。與在圖2-5中的層結(jié)構(gòu)類似，在圖6的層結(jié)構(gòu)中也可以包括調(diào)制摻雜，這調(diào)制摻雜，或者包括在底Si1-zGez緩沖層420中，或者在頂Si1-mGem緩沖層440中，或者兩者中，在Si1-xGex緩沖層410之下的一層內(nèi)埋絕緣層，和/或一層在底Si1-zGez緩沖層420和Si1-xGex緩沖層410之間的Si1-yGey插入層。Si1-zGez緩沖層420的厚度可能的范圍是從2nm到50nm，而優(yōu)選值是在10到30nm之間。另外，在本優(yōu)選實(shí)施方案中，應(yīng)變Si1-vGev層430的厚度是這樣，以使得它小于在底Si1-zGez緩沖層420和應(yīng)變Si1-vGev層430之間的界面上失配位錯(cuò)形成的臨界厚度，而Si1-mGem緩沖層440和Si帽層450的總的厚度不大于20nm。
本發(fā)明還包括對(duì)圖2-6中所述層結(jié)構(gòu)中引入的場(chǎng)效應(yīng)晶體管。本發(fā)明的場(chǎng)效應(yīng)晶體管的基本部件在圖7中給出，該圖給出具有內(nèi)埋p型阱區(qū)域的n型晶體管的一張示意截面圖。作為其最簡(jiǎn)單的形式，該晶體管引入如圖2所示的層結(jié)構(gòu)中，它包含一層弛豫Si1-xGex層510，該層的一部份511摻雜p型，接著是底Si1-zGez緩沖層520，其Ge濃度z只使得層520與層510粗略地晶格匹配。在底Si1-zGez緩沖層520的頂上是拉伸應(yīng)變Si層530，接著是頂Si1-mGem緩沖層540，以及，可以選擇采用，Si帽層550。在圖7中所示的器件結(jié)構(gòu)中還包括槽隔離區(qū)560，它深入進(jìn)弛豫Si1-xGex層510，一個(gè)柵電介質(zhì)層570，一個(gè)柵電極580，以及n型源和漏接觸區(qū)590，這些接觸區(qū)與柵電極被自對(duì)準(zhǔn)。柵電介質(zhì)層570最好包括硅的氧化物，氮化物，氮氧化物，以及Hf，Al，Zr，La，Y，Ta的氧化物和硅酸鹽，它可以是單種成份，也可以是復(fù)合物，而柵電極580可以包括多晶硅，多晶硅鍺，或象Pt，Ir，W，Pd，Al，Au，Ni，Cu，Ti，Co等金屬以及其硅化物或其鍺硅化物，它可以是單種成份，也可以是復(fù)合物。N型源和漏接觸區(qū)590是足夠深以使它深入進(jìn)弛豫Si1-xGex層510的P型區(qū)511，但還不足以穿透它。因而由于背至背p-n結(jié)的存在，在源和漏之間通過弛豫Si1-xGex層510的電導(dǎo)就被阻斷了。因?yàn)闇系绤^(qū)(拉伸應(yīng)變Si層530)保持基本無摻雜，因而仍具有高的遷移率。
在圖7中所畫出的本發(fā)明的實(shí)施方案中，柵電極580通過柵電介質(zhì)570與源和漏相隔離。另外，源和漏接觸區(qū)590必須被柵稍許重迭以保證源和漏之間的連續(xù)性。在本發(fā)明的另一個(gè)實(shí)施方案中，可以用調(diào)制摻雜填充溝道，從而允許補(bǔ)償源和漏區(qū)域。這樣一個(gè)實(shí)施方案在圖8中給出，該圖給出一個(gè)n型場(chǎng)效應(yīng)晶體管的示意截面圖，該晶體管有一個(gè)拉伸應(yīng)變Si量子阱層結(jié)構(gòu)，n型調(diào)制摻雜層和p型摻雜體。在該實(shí)施方案中，層結(jié)構(gòu)包括一層弛豫Si1-xGex層610，其頂部是p型摻雜，接著是底Si1-zGez緩沖層620，拉伸應(yīng)變Si層630，無摻雜Si1-mGm間隔層640，n型摻雜Si1-mGem。供給層650，以及，可以選用，一層硅帽層660。該器件結(jié)構(gòu)還包括槽隔離區(qū)670，它深入進(jìn)弛豫Si1-xGex層610，一個(gè)肖塔基柵電極680和n型源和漏接觸區(qū)690，該接觸區(qū)深入進(jìn)弛豫Si1-xGex層610的p型區(qū)。在該實(shí)施方案中，因?yàn)檎{(diào)制摻雜填充拉伸應(yīng)變Si層630，因而源和漏接觸區(qū)可以偏離柵電極。這使得源和漏接觸區(qū)690分開得更遠(yuǎn)，隨之減小了為控制短溝道效應(yīng)所需的在弛豫Si1-xGex層610中p-型摻雜的濃度。另外，調(diào)制摻雜不再需要高的正向柵偏壓，從而減小了Si帽層660的寄生填充。在圖8中畫出的實(shí)施方案中，肖塔基柵電極680最好是金屬的，其接觸金屬具有高的功函數(shù)。優(yōu)選的接觸金屬包括，但不限于Ir，Pt和Pd，在圖8所畫的實(shí)施方案中也可以再用一個(gè)如圖7所示的絕緣柵，但這不是必須的。
在圖7和8所示和敘述的器件實(shí)施方案中還可以加上在圖2-6中所示的層結(jié)構(gòu)的其他變化。具體講，該器件可以如圖5所示在一個(gè)內(nèi)埋絕緣層上建立一個(gè)層結(jié)構(gòu)。在該實(shí)施方案中，絕緣槽和源/漏接觸區(qū)將延伸到內(nèi)埋絕緣(例如氧化物)層。內(nèi)埋絕緣層將減小源/漏結(jié)的電容，并有利于控制短溝道效應(yīng)。所畫出的器件實(shí)施方案還可以包括一p型場(chǎng)效應(yīng)晶體管，這可利用圖6中的層結(jié)構(gòu)以及p-型源和漏區(qū)。
本發(fā)明還包括制造如圖2-6中所述多層結(jié)構(gòu)的方法學(xué)。在圖9中所示的本發(fā)明的一個(gè)實(shí)施方案描述了制造如圖4所述多層結(jié)構(gòu)的方法。該方法從如圖9(a)所示的部份地或完全弛豫的Si1-xGex層出發(fā)。弛豫Si1-xGex層的Ge濃度x，以及弛豫固子r的值要使得平面內(nèi)晶格常數(shù)比弛豫Si要大0.8-2.4％。弛豫Si1-xGex可以用許多方法來制備，但典型的方法是在一片Si基片上生長(zhǎng)漸變的SiGe緩沖層，其中Ge濃度緩慢地從x＝0變化到最終Ge濃度x。接著，如圖9(b)中所示，該弛豫Si1-xGex層被植入P型雜質(zhì)。在該優(yōu)選實(shí)施方案中，該雜質(zhì)將包括B或In，或兩者的復(fù)合物。接著把樣品退火以激活雜質(zhì)。退火可以在恰當(dāng)?shù)丶せ铍s質(zhì)所必須的溫度下進(jìn)行，典型地在700-1100℃范圍內(nèi)。接著的處理是清洗硅片以準(zhǔn)備好再生長(zhǎng)的表面。在本發(fā)明的一個(gè)實(shí)施方案中，第一層再生長(zhǎng)層是一層薄的(也即小于5nm)插入層或籽晶Si1-yGey層，如圖9(c)中所示，其中Ge濃度y在0到20％范圍內(nèi)。該層有助于在再生長(zhǎng)界面上把污染物，具體講，C和O吸附，從而使它們不會(huì)分離進(jìn)以后的再生長(zhǎng)層中。在該層的頂上生長(zhǎng)底Si1-zGez緩沖層，如圖9(d)中所示，其中Ge濃度z的數(shù)值要使該層與弛豫Si1-xGex層粗略地晶格匹配。接著，如圖9(e)中所示，生長(zhǎng)拉伸應(yīng)變Si量子阱，接著生長(zhǎng)頂Si1-mGem緩沖層(圖9(f))，最后，一層硅帽以(圖9(h))。在本發(fā)明的一個(gè)實(shí)施方案中，所有這些再生長(zhǎng)層是基本上沒有摻雜的，而在本發(fā)明的另一個(gè)實(shí)施方案中，這些層是在350℃到600℃的溫度范圍內(nèi)的某個(gè)溫度或多個(gè)溫度上生長(zhǎng)的。
在這里所述的本發(fā)明另一個(gè)實(shí)施方案中，可以用下述方法實(shí)現(xiàn)調(diào)制摻雜在生長(zhǎng)如圖9(f)中所示的拉伸應(yīng)變Si量子阱以后，先生長(zhǎng)部份頂Si1-mGem緩沖層，以使它基本上是不摻雜的，并具有至少為0.5nm的厚度。接著生長(zhǎng)其余部份的頂Si1-mGem緩沖層，它具有n型摻雜，從而形成n型供給層。在該優(yōu)選方案中，n型雜質(zhì)P，As或Sb。最后生長(zhǎng)Si帽層，它可以包括，也可以不包括n型摻雜。可以用類似方法來對(duì)底Si1-zGez緩沖層進(jìn)行n型摻雜，但必須使得Si量子阱以及離開量子阱0-5nm范圍內(nèi)的底Si1-zGez緩沖層區(qū)保持基本無摻雜。
在本發(fā)明的又一個(gè)實(shí)施方案中，對(duì)于Si1-yGey插入層和Si1-zGez底緩沖層(圖9(c)和9(d))采用了降低了的生長(zhǎng)溫度，以防止與彈性弛豫相關(guān)的三維生長(zhǎng)。在生長(zhǎng)Si量子阱及以后的各層時(shí)，再把溫度返回至標(biāo)稱的生長(zhǎng)溫度。在該優(yōu)選的實(shí)施方案中，Si1-yGey插入層的生長(zhǎng)溫度是在450℃到550℃之間，而Si1-zGez底緩沖層的生長(zhǎng)溫度是在約350℃和500℃之間。
本發(fā)明的基本原理由圖10(a)-10(c)所給出，這些圖畫出了在P型阱植入SiGe基片上再生長(zhǎng)的MODFET層結(jié)構(gòu)的實(shí)驗(yàn)數(shù)據(jù)。圖10(a)具體地畫出了該多層結(jié)構(gòu)的二次離子質(zhì)譜圖(SIMS)，該多層結(jié)構(gòu)具有植入p型阱摻雜和再生長(zhǎng)Si/SiGe調(diào)制摻雜量子阱層結(jié)構(gòu)，而圖10(b)畫出了圖10(a)所示的多層結(jié)構(gòu)相應(yīng)的截面透射電子顯微圖(XTEM)。如圖10(a)和10(b)所示，這些數(shù)據(jù)說明，用了上述降低生長(zhǎng)溫度的技術(shù)，得到了平滑的再生長(zhǎng)。另外，霍爾測(cè)量的結(jié)果表明，p型阱摻雜對(duì)于室溫遷移率只有很小的影響，如圖10(c)中給出的數(shù)據(jù)所示。
雖然本發(fā)明是對(duì)于其示例性和優(yōu)選的實(shí)施方案具體地加以敘述，但顯然對(duì)于本領(lǐng)域的技術(shù)人員可以在不偏離本發(fā)明的精神和范圍下，在形式和細(xì)節(jié)方面，作上述或其他改變，本發(fā)明只受所附權(quán)利要求書范圍的限止。
權(quán)利要求
1.一種半導(dǎo)體層結(jié)構(gòu)，包括一層弛豫Si1-xGex層；其中所述弛豫Si1-xGex層或者部份地，或者全部地被p型摻雜；在所述弛豫Si1-xGex層頂上的一層底Si1-zGez緩沖層；在所述底Si1-zGez緩沖層頂上的一層拉伸應(yīng)變Si量子阱層；在所述拉伸應(yīng)變Si量子阱層頂上的一層頂Si1-mGem緩沖層；在所述頂Si1-mGem緩沖層頂上的一層Si帽層，該層處于拉伸應(yīng)變下。
2.權(quán)利要求1中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫底Si1-zGez緩沖層，拉伸應(yīng)變Si量子阱層，以及頂Si1-mGem緩沖層及Si帽層基本上是無摻雜的。
3.權(quán)利要求2中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的p型部份具有在1015cm-3和1019cm-3之間的雜質(zhì)濃度，以及所述弛豫Si1-xGex層具有這樣的Ge濃度x和弛豫因子r，以使得平面內(nèi)晶格常數(shù)比起體Si的晶格常數(shù)大0.8-2.4％。
4.權(quán)利要求3中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配，并具有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有在2nm到30nm范圍內(nèi)的厚度；以及所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有在2nm到20nm范圍內(nèi)的厚度。
5.權(quán)利要求4中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一個(gè)絕緣層的頂上形成的。
6.權(quán)利要求1中的半導(dǎo)體層結(jié)構(gòu)，其中所述頂Si1-mGem緩沖層或底Si1-zGez緩沖層或頂和底緩沖層兩者鄰近所述Si量子阱的一部份是基本上不摻雜的，而所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層，或兩個(gè)緩沖層的剩余區(qū)域的一部份或全部是以在1017cm-3至1021cm-3范圍內(nèi)的濃度n型摻雜的。
7.權(quán)利要求6中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中與所述Si量子阱相鄰的無摻雜部份的厚度至少是0.5nm。
8.權(quán)利要求6中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的p型部分具有在1015cm-3和1019cm-3之間的雜質(zhì)濃度以及所述弛豫Si1-xGex層具有這樣的Ge濃度x和弛豫因子r，以使其平面內(nèi)晶格常數(shù)比體Si晶格常數(shù)大0.8-2.4％。
9.權(quán)利要求6中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有在2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有在2nm到20nm范圍的厚度。
10.權(quán)利要求9中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一層絕緣層的頂上形成的。
11.一種半導(dǎo)體層結(jié)構(gòu)，包括一層弛豫Si1-xGex層，其中所述弛豫Si1-xGex層或者部份p型摻雜或者全部p型摻雜，在所述弛豫Si1-xGex層的頂上的一層插入Si1-yGey層；在所述插入Si1-yGey層的頂上的一層底Si1-zGez緩沖層；在所述底Si1-zGez緩沖層的頂上的一層拉伸應(yīng)變Si量子阱層；在所述拉伸應(yīng)變Si量子阱層的頂上的一層頂Si1-mGem緩沖層；在所述頂Si1-mGem緩沖層頂上的處于拉伸應(yīng)變下的Si帽層。
12.權(quán)利要求11中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫底Si1-zGez緩沖層，拉伸應(yīng)變Si量子阱層，頂Si1-mGem緩沖層和Si帽層基本上是無摻雜的。
13.權(quán)利要求11中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的p型部份具有在1015cm-3和1019cm-3之間的雜質(zhì)濃度，而所述弛豫Si1-xGex層具有這樣的Ge濃度x和弛豫因子r，以使其平面內(nèi)的晶格常數(shù)比體Si晶格常數(shù)大0.8-2.4％。
14.權(quán)利要求13中的半導(dǎo)體層結(jié)構(gòu)，其中所述插入Si1-yGey層具有0到20％范圍內(nèi)的Ge濃度y，以及小于5nm的厚度；所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有在2nm到30nm范圍內(nèi)的厚度；以及，所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有在2nm到20nm范圍內(nèi)的厚度。
15.權(quán)利要求14中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一絕緣層的頂上形成的。
16.權(quán)利要求11中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層鄰近所述Si量子阱的一部份是基本上不摻雜的，而所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層的剩余區(qū)域的一部份或全部被n型摻雜，其濃度在1017cm-3至1021cm-3的范圍內(nèi)。
17.權(quán)利要求16中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂頂Si1-mGem緩沖層或兩個(gè)緩沖層鄰近所述Si量子阱的無摻雜部份的厚度至少為0.5nm。
18.權(quán)利要求16中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的p型部份具有在1015cm-3和1019cm-3之間的雜質(zhì)濃度，以及所述弛豫Si1-xGex層具有這樣的Ge濃度x和弛豫因子r，以使得其平面內(nèi)晶格常數(shù)比體Si晶格常數(shù)大0.8-2.4％。
19.權(quán)利要求14中的半導(dǎo)體層結(jié)構(gòu)，其中所述插入Si1-yGey層具有的Ge濃度y在0到20％的范圍內(nèi)，而厚度小于5nm；所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有在2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有在2nm到20nm范圍的厚度。
20.權(quán)利要求19中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一層絕緣層的頂上形成的。
21.一種半導(dǎo)體層結(jié)構(gòu)，包括一層弛豫Si1-xGex層，其中所述弛豫Si1-xGex層部份地或全部地被n型摻雜，在所述弛豫Si1-xGex層頂上的一層底Si1-zGez緩沖層；在所述底Si1-zGez緩沖層頂上的一層壓縮應(yīng)變Si1-vGev量子阱層；在所述壓縮應(yīng)變Si量子阱層頂上的一層頂Si1-mGem緩沖層；在所述頂Si1-mGem緩沖層頂上的一層處于拉伸應(yīng)變下的Si帽層。
22.權(quán)利要求21中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫底Si1-zGez緩沖層，壓縮應(yīng)變Si1-vGev量子阱層，頂Si1-mGem緩沖層和Si帽層基本上是無摻雜的。
23.權(quán)利要求22中的半導(dǎo)體層結(jié)構(gòu)，其中所述壓縮應(yīng)變Si1-vGev量子阱層具有這樣的Ge濃度v，以使v＞z+0.3。
24.權(quán)利要求23中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的n型部份具有在1015cm-3和1019cm-3之間的摻雜濃度，以及所述弛豫Si1-xGex層具有這樣的Ge濃度x以及弛豫因子r，以使平面內(nèi)的晶格常數(shù)比體Si晶格常數(shù)大0-3.2％。
25.權(quán)利要求24中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述壓縮應(yīng)變Si1-vGev量子阱層具有在2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有在2nm到30nm范圍內(nèi)的厚度；以及，所述Si帽層具有在0nm到5nm范圍內(nèi)的厚度。
26.權(quán)利要求25中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一絕緣層的頂上形成的。
27.權(quán)利要求21中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中鄰近所述Si1-vGev量子阱層的一部份是基本上不摻雜的，以及所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層的剩余區(qū)域的一部份或全部是p型摻雜，其濃度在1017cm-3至1021cm-3的范圍內(nèi)。
28.權(quán)利要求27中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中鄰近所述Si1-vGev量子阱的無摻雜部份的厚度至少為0.5nm。
29.權(quán)利要求28中的半導(dǎo)體層結(jié)構(gòu)，其中所述壓縮應(yīng)變Si1-vGev量子阱層具有這樣的Ge濃度v，以使v＞z+0.3。
30.權(quán)利要求29中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的n型部份具有在1015cm-3和1019cm-3之間的摻雜濃度而所述弛豫Si1-xGex層具有這樣的Ge濃度x和弛豫因子r，以使平面內(nèi)的晶格常數(shù)比體Si大0-3.2％。
31.權(quán)利要求30中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有從2nm到50nm范圍內(nèi)的厚度；所述壓縮應(yīng)變Si1-vGev量子阱層具有從2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有從2nm到30nm范圍內(nèi)的厚度；以及，所述Si帽層具有從0nm到5nm范圍內(nèi)的厚度。
32.權(quán)利要求31中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一絕緣層的頂上形成的。
33.一種半導(dǎo)體層結(jié)構(gòu)，包括一層弛豫Si1-xGex層，其中所述弛豫Si1-xGex層或者部份地或整體被n型摻雜，在所述弛豫Si1-xGex層頂上的一層插入Si1-yGey層在所述插入Si1-yGey層頂上的一層底Si1-zGez緩沖層；在所述底Si1-zGez緩沖層頂上的一層壓縮應(yīng)變Si1-vGev量子阱層；在所述壓縮應(yīng)變Si量子阱層頂上的一層頂Si1-mGem緩沖層；在所述頂Si1-mGem緩沖層頂上的一層處于拉伸應(yīng)變下的Si帽層。
34.權(quán)利要求33中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫底Si1-zGez緩沖層，壓縮應(yīng)變Si1-vGev量子阱層，頂Si1-mGem緩沖層和Si帽層基本上不摻雜的。
35.權(quán)利要求34中的半導(dǎo)體層結(jié)構(gòu)，其中所述壓縮應(yīng)變Si1-vGev量子阱層具有這樣的Ge濃度v，以使v＞z+0.3。
36.權(quán)利要求35中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的n型部份具有在1015cm-3和1019cm-3之間的摻雜濃度，以及所述弛豫Si1-xGex層具有這樣的Ge濃度x以及弛豫因子r，以使其平面內(nèi)晶格常數(shù)比體Si的晶格常數(shù)大0-3.2％。
37.權(quán)利要求36中的半導(dǎo)體層結(jié)構(gòu)，其中所述插入Si1-yGey層具有0到20％范圍內(nèi)的Ge濃度y，以及具有小于5nm的厚度；所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述壓縮應(yīng)變Si1-vGev量子阱層具有從2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有在2nm到20nm范圍內(nèi)的厚度；以及，所述Si帽層具有在0nm到5nm范圍內(nèi)的厚度。
38.權(quán)利要求37中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一絕緣層的頂上形成的。
39.權(quán)利要求33中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中與所述Si1-vGev量子阱層鄰近的一部份是基本不摻雜的，而所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層的其余區(qū)域的一部份或整體被摻以p型雜質(zhì)，其濃度在1017cm-3至1021cm-3的范圍內(nèi)。
40.權(quán)利要求39中的半導(dǎo)體層結(jié)構(gòu)，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中與所述Si1-vGev量子阱鄰近的不摻雜部份的厚度至少是0.5nm。
41.權(quán)利要求40中的半導(dǎo)體層結(jié)構(gòu)，其中所述壓縮應(yīng)變Si1-vGev量子阱層有這樣的Ge濃度v，以使v＞z+0.3。
42.權(quán)利要求41中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層的n型部份具有在1015cm-3和1019cm-3之間的摻雜濃度，而所述弛豫Si1-xGex層具有這樣的Ge濃度x以及弛豫因子r，以使其平面內(nèi)晶格常數(shù)比體Si的晶格常數(shù)大0-3.2％。
43.權(quán)利要求42中的半導(dǎo)體層結(jié)構(gòu)，其中所述插入Si1-yGey層具有0到20％范圍內(nèi)的Ge濃度y，以及具有小于5nm的厚度；所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述壓縮應(yīng)變Si1-vGev量子阱層具有從2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有從2nm到20nm范圍內(nèi)的厚度。
44.權(quán)利要求39中的半導(dǎo)體層結(jié)構(gòu)，其中所述弛豫Si1-xGex層是在一個(gè)絕緣層的頂上形成的。
45.形成一種半導(dǎo)體層結(jié)構(gòu)的方法，包括以下步驟將p-型雜質(zhì)植入弛豫Si1-xGex層，有這樣的Ge濃度x和弛豫因子r，以使平面內(nèi)晶格常數(shù)比體Si晶格常數(shù)大0.8-2.4％，從而使得所述弛豫Si1-xGex層的一部份被p型摻雜，其濃度在1015cm-3和1019cm-3范圍內(nèi)。通過退火把所述p型雜質(zhì)激活，激活溫度在約600℃到1100℃的范圍內(nèi)；以及外延生長(zhǎng)一多層結(jié)構(gòu)，包括在所述弛豫Si1-xGex層的頂上的一層底Si1-zGez緩沖層；在所述底Si1-zGez緩沖層頂上的一層拉伸應(yīng)變Si量子阱層；在所述拉伸應(yīng)變Si量子阱層頂上的一層頂Si1-mGem緩沖層；在所述頂Si1-mGem緩沖層頂上的一層處于拉伸應(yīng)變下的Si帽層。
46.權(quán)利要求45中的方法，其中所述底Si1-zGez緩沖層是在約350℃-500℃之間的某個(gè)溫度下生長(zhǎng)的。
47.權(quán)利要求46中的方法，其中所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有在2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配，并具有從2nm到20nm范圍內(nèi)的厚度。
48.權(quán)利要求45中的方法，還包括在所述弛豫Si1-xGex層和底Si1-zGez緩沖層之間生長(zhǎng)一層插入Si1-yGey層的步驟。
49.權(quán)利要求48中的方法，其中所述插入Si1-yGey層和底Si1-zGez緩沖層是在約400℃-500℃之間某個(gè)溫度下生長(zhǎng)的。
50.權(quán)利要求49中的方法，其中所述插入Si1-yGey層具有0到20％范圍的Ge濃度y，以及小于5nm的厚度；所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有從2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配，并具有從2nm到20nm范圍內(nèi)的厚度。
51.權(quán)利要求45中所述方法，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中與所述Si量子阱鄰近的一部份是基本上不摻雜的，而所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層的其余區(qū)域的一部份或整體被n型摻雜，其濃度在1017cm-3至1021cm-3的范圍內(nèi)。
52.權(quán)利要求51中的方法，其中所述底Si1-zGez緩沖層是在約400℃-550℃之間某個(gè)溫度下生長(zhǎng)的。
53.權(quán)利要求52中的方法，其中所述底Si1-zGez緩沖層或頂Si1-mGem緩沖層或兩個(gè)緩沖層中與所述Si量子阱相鄰近的不摻雜部份的厚度至少是0.5nm。
54.權(quán)利要求53中的方法，其中所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配，并具有從2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有從2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配，并具有從2nm到20nm范圍內(nèi)的厚度。
55.權(quán)利要求51中的方法，還包括在所述弛豫Si1-xGex層和底Si1-zGez緩沖層之間生長(zhǎng)一層插入Si1-yGey層的步驟。
56.權(quán)利要求51中的方法，其中所述插入Si1-yGey層和底Si1-zGez緩沖層是在約350℃-500℃之間某個(gè)溫度下生長(zhǎng)的。
57.權(quán)利要求56中的方法，其中所述插入Si1-yGey層具有0到20％范圍內(nèi)的Ge濃度y，以及小于5nm的厚度；所述底Si1-zGez緩沖層與所述弛豫Si1-xGex層基本上晶格匹配并具有在2nm到50nm范圍內(nèi)的厚度；所述拉伸應(yīng)變Si量子阱層具有從2nm到30nm范圍內(nèi)的厚度；所述頂Si1-mGem緩沖層與所述底Si1-zGez緩沖層基本上晶格匹配并具有從2nm到30nm范圍內(nèi)的厚度。
58.權(quán)利要求1中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述絕緣柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；所述漏和源接觸區(qū)的兩側(cè)的槽隔離區(qū)，它深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件。
59.權(quán)利要求11中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述絕緣柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；所述漏和源接觸區(qū)的兩側(cè)的槽隔離區(qū)，它深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件。
60.權(quán)利要求6中的半導(dǎo)體層結(jié)構(gòu)，還包括在所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；所述漏和源接觸區(qū)的兩側(cè)的槽隔離區(qū)，它深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件的。
61.權(quán)利要求60中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上和所述柵電極下的一層絕緣柵電介質(zhì)。
62.權(quán)利要求16中的半導(dǎo)體層結(jié)構(gòu)，還包括在所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；所述漏和源接觸區(qū)的兩側(cè)的槽隔離區(qū)，它深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件的。
63.權(quán)利要求62中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上和所述柵電極下的一層絕緣柵電介質(zhì)。
64.權(quán)利要求5中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述絕緣柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸至所述絕緣層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過所述弛豫Si1-xGex層深入進(jìn)所述絕緣層。
65.權(quán)利要求15中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述絕緣柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸至所述絕緣層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過所述弛豫Si1-xGex層深入進(jìn)所述絕緣層。
66.權(quán)利要求10中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸至所述絕緣層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過所述弛豫Si1-xGex層深入進(jìn)所述絕緣層。
67.權(quán)利要求66中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上并在所述柵電極下面的一層絕緣柵電介質(zhì)。
68.權(quán)利要求20中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的n型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸至所述絕緣層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過所述弛豫Si1-xGex層深入進(jìn)所述絕緣層。
69.權(quán)利要求68中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上并在所述柵電極下面的一層絕緣柵電介質(zhì)。
70.權(quán)利要求21中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述絕緣柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；在所述漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件。
71.權(quán)利要求33中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述絕緣柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；在所述漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件。
72.權(quán)利要求27中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜部分；在所述漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件。
73.權(quán)利要求72中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上并在所述柵電極下面的一層絕緣柵電介質(zhì)。
74.權(quán)利要求39中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸到所述弛豫Si1-xGex層的p型摻雜區(qū)；在所述漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們深入進(jìn)所述弛豫Si1-xGex層，由此形成高性能場(chǎng)效應(yīng)晶體管器件。
75.權(quán)利要求74中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上并在所述電極下面的一層絕緣柵電介質(zhì)。
76.權(quán)利要求26中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸至所述絕緣層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過弛豫Si1-xGex層，延伸進(jìn)所述絕緣層。
77.權(quán)利要求38中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一層絕緣柵電介質(zhì)；位于所述柵電介質(zhì)頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述結(jié)構(gòu)的一個(gè)表面延伸至所述絕緣層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過弛豫Si1-xGex層，延伸進(jìn)所述絕緣層。
78.權(quán)利要求32中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述多層結(jié)構(gòu)的一個(gè)表面延伸到所述內(nèi)埋氧化層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過所述弛豫Si1-xGex層，延伸進(jìn)所述絕緣層。
79.權(quán)利要求78中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上并在所述電極下面的一層絕緣柵電介質(zhì)。
80.權(quán)利要求44中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上的一個(gè)柵電極；位于所述柵電極兩側(cè)的p型源和漏接觸區(qū)，從所述多層結(jié)構(gòu)的一個(gè)表面延伸到所述內(nèi)埋氧化層；在漏和源接觸區(qū)兩側(cè)的槽隔離區(qū)，它們通過所述弛豫Si1-xGex層，延伸進(jìn)所述絕緣層。
81.權(quán)利要求80中的半導(dǎo)體層結(jié)構(gòu)，還包括位于所述Si帽層頂上并在所述電極下面的一層絕緣柵電介質(zhì)。
82.權(quán)利要求58中的半導(dǎo)體層結(jié)構(gòu)，其中所述絕緣柵電介質(zhì)包括選自以下組中的一種，該組包括一種硅的氧化物，氮化物，氮氧化物，Hf，Al，Zr，La，Y，Ta的氧化物和硅酸鹽，它也可以單一成份，也可以是復(fù)合物，而所述柵電極的底部包括多晶硅，多晶鍺硅，或金屬M(fèi)o，Pt，Ir，W，Pd，Al，Au，Ni，Cu，Ti以及Co或它們的硅化物或鍺硅化物，可以是單一成份，也可以是復(fù)合物。
83.權(quán)利要求59中的半導(dǎo)體層結(jié)構(gòu)，其中所述柵電極的底部包括選自以下組中的一種，該組包括多晶硅、多晶鍺硅、或金屬Pt，Ir和Pd或它們的硅化物和鍺硅化物，可以是單一成份，也可以是復(fù)合物。
84.權(quán)利要求65中的半導(dǎo)體層結(jié)構(gòu)，其中所述柵電極的底部包括選自下面組中的一種，該組包括多晶硅，多晶鍺硅，或金屬M(fèi)o，W，Al，Au，Ni，Cu，Ti和Co或它們的硅化物或鍺硅化物，可以是單一成份，也可以是復(fù)合物。
全文摘要
一種高遷移率半導(dǎo)體層結(jié)構(gòu)和場(chǎng)效應(yīng)晶體管(MODFET)的結(jié)構(gòu)和制造方法，該結(jié)構(gòu)包括高遷移率的傳導(dǎo)溝道，而同時(shí)又保持反摻雜以控制有害的短溝道效應(yīng)。該MODFET設(shè)計(jì)包括高遷移率傳導(dǎo)溝道層，而其方法允許用如同離子植入這樣的標(biāo)準(zhǔn)功藝來形成反摻雜，還允許高遷移率溝道鄰近反摻雜層而沒有引起遷移率的惡化。
文檔編號(hào)H01L21/20GK1607677SQ20041008506
公開日2005年4月20日 申請(qǐng)日期2004年10月12日 優(yōu)先權(quán)日2003年10月14日
發(fā)明者杰克·O·楚, 史蒂文·J·科爾斯特, 歐陽齊慶 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司