專利名稱：半導體元件與其中的多晶硅薄膜晶體管及其制造方法
技術領域：
本發(fā)明是關于一種多晶硅薄膜晶體管，特別是關于一種具有氫原子供應層，以利于氫化的多晶硅薄膜晶體管。
背景技術：
薄膜晶體管液晶顯示器(TFT-LCD)可說是目前各種平面顯示器之中，發(fā)展最成熟，且最為熱門的技術之一。而薄膜晶體管液晶顯示器又可依晶體管材料的不同，而區(qū)分為非晶硅(amorphous Si，α-Si)薄膜晶體管液晶顯示器以及低溫多晶硅(Low Temperature Polycrystalline Si，LTPS)薄膜晶體管液晶顯示器。顧名思義，非晶硅薄膜晶體管(α-Si TFT)是指其晶體管中的半導體層使用非結晶態(tài)的硅材料；而低溫多晶硅薄膜晶體管(LTPS TFT)，則因為其中的半導體層利用準分子激光回火技術而得以在低于攝氏500度的溫度環(huán)境下，將非晶硅(α-Si)結晶成多晶硅(polycrystalline Si)，因而得名。非晶硅(α-Si)TFT-LCD產(chǎn)品因為技術成熟，且制造成本較為低廉，為目前市場的主流。然而，低溫多晶硅(LTPS)TFT-LCD具有許多超越非晶硅(α-Si)TFT-LCD的優(yōu)點，因此成為當前首要發(fā)展的平面顯示技術之一。
請參閱圖1，圖1顯示現(xiàn)有的具有低溫多晶硅薄膜晶體管的半導體元件。在半導體元件10典型的制作過程之中，首先會在一半導體基底12上形成一多晶硅層(polycrystalline layer)14，并在多晶硅層14上形成柵極絕緣層16之后，對多晶硅層14進行一離子注入程序，以在多晶硅層14的二側端分別形成一源極(source)143以及一漏極(drain)145，而多晶硅層14的中央部分則形成一通道(channel)141。接著，形成一柵極(gate)18于絕緣層16的上表面，且柵極18的位置位于通道141的正上方。由此，柵極18、柵極絕緣層16以及多晶硅層14構成了基本的MOS結構。
值得一提的是，在低溫多晶硅(LTPS)薄膜晶體管中，因為需要制作同時具有n-MOS以及p-MOS(即CMOS)的驅動電路，因此使用上述的離子注入程序，以將n-MOS以及p-MOS所需的不同帶電離子高速植入多晶硅層14中。而多晶硅層14上表面的柵極絕緣層16通常則被用來提供一厚度，使得該等高速的帶電離子在穿透柵極絕緣層16后，可恰好停止于多晶硅層14中的一預定的深度。離子注入程序的后段，為一離子活化程序，以高溫(約400℃～1000℃)來活化該等帶電離子，進而使多晶硅層14具有半導體的功能。
請繼續(xù)參照圖1，在柵極18形成之后，接著在柵極18以與門極絕緣層16的上方沉積一內層介電層(ILD)22，并對內層介電層22以與門極絕緣層16進行蝕刻，以在源極143以及漏極145上方形成開口，而曝露出源極143與漏極145。然后再于蝕刻開口中沉積導電金屬，以制作源極143與漏極145的金屬導線143a與145a；最后則在金屬導線143a與145a以及內層介電層22上方覆蓋一鈍化層24，以保護半導體元件10以及其中的薄膜晶體管。
談論到低溫多晶硅(LTPS)薄膜晶體管，則不得不提起其所具有的一項特性-多晶硅層中具有大量的未飽和鍵，這是因為多晶硅層由非晶硅材料經(jīng)由例如準分子激光回火的技術而結晶形成，結晶的過程則會形成該等未飽和鍵。這些未飽和鍵會成為電荷載體陷阱(charge carrier traps)，而在通道141中影響電荷的移動，造成低溫多晶硅(LTPS)薄膜晶體管的臨界電壓值偏高。因此為了提升低溫多晶硅(LTPS)薄膜晶體管的電流-電壓特性、降低其臨界電壓值，一般而言會在制程步驟中加入一道氫化程序(hydrogenation process)，以使通道中多晶硅的未飽和鍵得以形成氫鍵，而呈現(xiàn)飽和狀態(tài)。由此，上述的電荷載體陷阱(charge carrier traps)可被修補；低溫多晶硅(LTPS)薄膜晶體管的臨界電壓值可因此而降低，而其電荷移動率也會跟著提升。舉例而言，在美國第5,162,892號專利中曾揭露一厚度為400埃，而未經(jīng)氫化程序的多晶硅層的臨界電壓值為11V，而其載體移動率(effective mobility)為1cm2/V。但在經(jīng)過氫化程序之后，其臨界電壓值可降至7V，且載體移動率可提升至20cm2/V。
關于上述的氫化程序，較早期的方法是使用電漿氫(hydrogen plasma)裝置，由鈍化層24的上表面對通道141進行氫化。然而因為電漿氫容易損壞半導體元件10，影響良率；又因為在后續(xù)的各種高溫環(huán)境中(例如上述的離子活化程序、或是產(chǎn)品出廠前的耐熱測試等)，補入的氫容易由多晶硅層10逃選而降低氫化的效果。因此目前較常使用含氫鈍化層的方法，該方法是使用含氫的材料以做為鈍化層24，再對半導體元件10高溫回火(annealing)，以使鈍化層24中的氫可熱擴散至通道141中，修補電荷載體陷阱。如圖1所示，在氫化程序中，氫可依照圖中箭號所顯示的方向，由鈍化層24進入通道141。而半導體元件10后續(xù)再次遭遇到高溫的環(huán)境時，最上層的含氫的鈍化層24則并具有將氫鎖固在半導體元件10內的功能。
然而，含氫鈍化層的氫化方法需要過長的高溫回火時間。如圖1所示，氫依照圖中箭號所顯示的方向，由最上層的鈍化層24，穿過下方的層間介電層22，并需要繞過金屬的柵極18，再穿過柵極絕緣層16，才得以進入通道141，氫化的路徑非常遙遠，因此導致了實際實施上半導體元件制程時間拉長的問題。例如，在美國第5,162,892號專利中曾提及氫化程序高溫回火的時間長度與薄膜晶體管的載體移動率(effective mobility)為正相關，使多晶硅層的載體移動率由未經(jīng)氫化時的1cm2/V提升至氫化后的20cm2/V，須經(jīng)過長達八小時的高溫回火。
因此，現(xiàn)有技術中利用半導體元件上層的含氫鈍化層來對多晶硅層進行氫化的方法仍然具有需要改進之處。對于從事液晶顯示器相關領域的研發(fā)人員而言，莫不致力于解決現(xiàn)有技術所仍然具有的缺點，以期能夠更進一步提升低溫多晶硅薄膜晶體管氫化的效率，以求能提升薄膜晶體管的效能，并縮短制程所花費的時間。

發(fā)明內容
本發(fā)明的主要目的在于提供一種低溫多晶硅薄膜晶體管以及其制造方法。
本發(fā)明的另一目的在于提升低溫多晶硅薄膜晶體管氫化的效率。
本發(fā)明的另一目的在于提升薄膜晶體管的效能，并同時縮短制造薄膜晶體管的制程時間。
本發(fā)明提供了一種包含有薄膜晶體管的半導體元件，包括一半導體基底、一多晶硅層、一柵極絕緣層、一氫原子供應層、一柵極、一內層介電層、二金屬導線以及一鈍化層。
多晶硅層形成于半導體基底上，其中多晶硅層的二側端分別作為薄膜晶體管的源極(source)與漏極(drain)，而多晶硅層的中央部位則做為薄膜晶體管的通道(channel)。柵極絕緣層形成于多晶硅層上，而氫原子供應層形成于柵極絕緣層上，用以供應氫原子給多晶硅層。接著柵極形成于氫原子供應層上表面，且位于該通道的正上方；內層介電層則覆蓋在柵極以及氫原子供應層上。并有二金屬導線自內層介電層的上表面穿過內層介電層，而分別與多晶硅層的源極以及漏極接觸。以及最上層的鈍化層覆蓋在內層介電層上，鈍化層用以保護半導體元件。
其中，鈍化層為供應氫原子至多晶硅層的通道，使多晶硅層中的多個未飽和鍵得以形成多個氫鍵，以避免該等未飽和鍵降低通道的載體移動效能，鈍化層包括有硅，可在后續(xù)的高溫環(huán)境時防止該等氫原子逸散出半導體元件外。
因此，本發(fā)明所提供的多晶硅薄膜晶體管及其制造方法包括了一氫原子供應層形成于柵極與多晶硅層的通道之間，由本發(fā)明的制造方法，多晶硅薄膜晶體管可被氫化而有效地改善其電流-電壓特性，并提升其效能，此外，相較于現(xiàn)有技術僅具有含氫鈍化層的多晶硅薄膜晶體管而言，本發(fā)明可在較短的時間內達到與現(xiàn)有技術相同的氫化效果，提升了氫化的效率，并縮短了整體的制程時間。


圖1顯示現(xiàn)有具有低溫多晶硅薄膜晶體管的半導體元件；圖2顯示本發(fā)明半導體元件以及其中之薄膜晶體管；圖3A至圖3L顯示本發(fā)明半導體元件的制造方法；以及圖4A、圖4B顯示本發(fā)明另一實施例。
圖號說明半導體元件10、30 半導體基底12、32多晶硅層14、34通道141、341源極143、343 金屬導線143a、145a、343a、345a漏極145、345 柵極絕緣層16、36柵極18、38內層介電層22、42鈍化層24、44 氫原子供應層37薄膜晶體管40 蝕刻開口421含氫薄膜具體實施方式
請參照圖2，圖2顯示本發(fā)明半導體元件30以及其中的薄膜晶體管40，半導體元件30的結構將詳述如下一多晶硅層34形成于半導體基底32上，其中多晶硅層34的二側端分別作為薄膜晶體管40的源極(source)343與漏極(drain)345，而多晶硅層34的中央部位則做為薄膜晶體管40的通道(channel)341。接著柵極絕緣層36形成于多晶硅層34上，而氫原子供應層37，形成于柵極絕緣層36上，用以供應氫原子給多晶硅層34。而柵極(gate)38形成于氫原子供應層37上表面且位于通道341的正上方，如此一來，多晶硅層34、柵極絕緣層36、氫原子供應層37以與門極38共同構成了本發(fā)明的薄膜晶體管40。如圖2所示在薄膜晶體管40上方進一步有一內層介電層42覆蓋在柵極38以及氫原子供應層37上；二金屬導線343a與345a則自內層介電層42的上表面穿過內層介電層42而分別與多晶硅層34的源極343以及漏極345接觸。最后，一鈍化層44覆蓋于內層介電層42上而完成整個半導體元件30的結構。
在本發(fā)明之中，圖2所示的氫原子供應層37為本發(fā)明的技術特征之一。氫原子供應層37可供應氫原子至多晶硅層34的通道341(如圖2的箭號所示)，使多晶硅層34中的多個未飽和鍵得以形成多個氫鍵，以避免該等未飽和鍵降低通道341的載體移動效能(charge carrier mobility)。為了解決現(xiàn)有技術含氫鈍化層的氫化方法中氫化路徑過長，而使得制程時間冗長的缺點，本發(fā)明設置一較接近多晶硅層34的氫原子供應層37，以做為氫化(hydrogenate)多晶硅層34時的氫原子來源，達到縮短氫化路徑的效果。而本發(fā)明亦使鈍化層44之中包括有含氫的氮化硅，因此鈍化層44亦可用以供應氫原子給多晶硅層34，且鈍化層44在后續(xù)的高溫環(huán)境時也能防止該等氫原子逸散出半導體元件30外。
值得一提的是，因為氫原子供應層37介于柵極38與多晶硅層34之間，因此在實際實施時需考慮到氫原子供應層37的材料性質，最好能具有良好的介電特性，以避免氫原子供應層37影響薄膜晶體管40的效能。在本發(fā)明一較佳實施方式中，選擇四乙氧基硅(TEOS)同時來做為氫原子供應層37以與門極絕緣層36的材料，其中四乙氧基硅為一種柵極絕緣層36中經(jīng)常使用的材料，相較于其它例如氧化硅的柵極絕緣層材料，四乙氧基硅中含有較多的氫原子，因此適合做為氫化時的氫原子來源。而氫原子供應層37的厚度越厚則能提供的氫原子也越多，氫化時的速率也會加快，但另一方面氫原子供應層37以與門極絕緣層36的共同厚度則會影響柵極38與通道341之間的介電效果，在考慮此二厚度因素的情況下，本發(fā)明一較佳實施方式使得柵極絕緣層36以及氫原子供應層37的厚度介于700～1000埃之間，其中氫原子供應層37之厚度介于100～600埃。
如上所述氫原子供應層37以與門極絕緣層36皆可使用四乙氧基硅(TEOS)做為材料，然而需要說明的是，因為柵極絕緣層36會與多晶硅層34一同進行一離子注入程序，其中包括有高溫的步驟，因此柵極絕緣層36中的氫原子會在高溫中逸散，使得柵極絕緣層36不具有供應氫原子的能力。關于上述的離子注入程序于后續(xù)實施方式說明中將有詳述。
請參閱圖3A至圖3L，圖3A至圖3L顯示本發(fā)明半導體元件的制造方法。圖3A中首先在一半導體基底32上沉積一層非晶硅(α-Si)薄膜，再利用準分子激光回火技術使非晶硅薄膜結晶，而形成多晶硅層32；接著如圖3B所示，形成一柵極絕緣層36于多晶硅層34上。而接續(xù)的圖3C至圖3E說明離子注入程序，以在多晶硅層36的二側端定義出源極343與漏極345區(qū)域，且在多晶硅層34的中央部位定義出一通道341區(qū)域。如圖3C所示，多個帶正電的離子以高速植入多晶硅層34中，圖3D則顯示植入多個帶負電的離子，過程中圖3C以及圖3D的步驟并非僅施行一次，而是使正、負電離子交錯地反復植入，直到多晶硅層34二側端所植入的離子達到預定的濃度后，再進行圖3E的離子活化程序，以高溫(約400℃～600℃)來活化該等帶電離子，于是多晶硅層34始具有半導體的功能。
接著形成本發(fā)明特征的氫原子供應層37于柵極絕緣層36上(圖3F)，并形成一柵極38于氫原子供應層37上(圖3G)。至此為止，本發(fā)明的薄膜晶體管40的結構已構筑完成。而需要強調的是，圖標中僅以形成N型薄膜晶體管(NTFT)為例，而形成P型薄膜晶體管(PTFT)時除了植入的離子種類不同之外，其余皆為相同。
圖3H至圖3L則說明半導體元件30后段的元件化步驟，如圖3H所示，在薄膜晶體管40之上，形成一內層介電層42以覆蓋柵極38以及氫原子供應層37。此時，即可對半導體元件30進行熱回火程序，以氫化多晶硅層34的通道341，如圖3I所示，氫原子供應層37以及鈍化層44中的氫原子會由熱擴散作用進入通道341，使得多晶硅層34中的多個未飽和鍵得以形成多個氫鍵，以避免該等未飽和鍵降低通道341的載體移動效能。其中，該熱回火程序的溫度介于300度C～420度C，時間為20min～60min。
其后，則對內層介電層42進行蝕刻以形成如圖3J的圖案，形成了蝕刻開口421于源極343與漏極345上方，而暴露出源極343與漏極345；接著在蝕刻開口421中沉積導電金屬(圖3K)，以形成二金屬導線343a、345a自內層介電層42上表面穿過內層介電層42，而分別與該多晶硅層34的源極343與漏極345接觸。最后如圖3L所示，則形成一鈍化層44以覆蓋在內層介電層42上，以保護半導體元件30。在實施上可使得鈍化層44中包括有硅，可在后續(xù)的高溫環(huán)境時，進一步確保氫原子不會逸散出半導體元件外。而以本發(fā)明的方法所制造的半導體元件，其中的薄膜晶體管的臨界電壓值可以提升1～2V(Vtn-Vtp從9V降至6V)；而其載體移動率可以提升5～20cm2/V。
值得一提的是，在上述圖3A～圖3L的實施例之中，本發(fā)明是在內層介電層42形成之后即進行用以氫化的熱回火程序，此乃為一實施方式。此外，例如圖2所示即為另一實施方式，其在含有氫原子的鈍化層44形成之后，再進行氫化的熱回火程序，此種實施方式可使得氫原子更加不易逸散。
另有如圖4A的實施方式，其在內層介電層42上方覆蓋一含氫薄膜43，而進行氫化的熱回火程序(請對照并比較于圖3I的上述實施方式)；含氫薄膜43用以達到進一步防止氫原子逸散的功能，而此實施方式最后所形成的半導體元件則如圖4B所示(請對照并比較于圖3L)。此實施例中，含氫薄膜43可選用含氫的氮化硅材質，其厚度介于950～1050埃，而內層介電層42厚度介于3000～5000埃，鈍化層44厚度介于3000～5000埃。
綜合以上所述，本發(fā)明所提供的多晶硅薄膜晶體管及其制造方法包括了一氫原子供應層形成于柵極與多晶硅層的通道之間，由本發(fā)明的制造方法，多晶硅薄膜晶體管可被氫化而有效地改善其電流-電壓特性，并提升其效能，此外，相較于現(xiàn)有僅具有含氫鈍化層的多晶硅薄膜晶體管而言，本發(fā)明可在較短的時間內達到與現(xiàn)有技術相同的氫化效果，提升了氫化的效率，并縮短了整體的制程時間。
權利要求
1.一種薄膜晶體管，形成于一半導體基底上，其特征在于，該薄膜晶體管包括一多晶硅層，形成于該半導體基底上，其中該多晶硅層的二側端分別作為該薄膜晶體管的源極與漏極，而該多晶硅層的中央部位則做為該薄膜晶體管的通道；一柵極絕緣層，形成于該多晶硅層上；一氫原子供應層，形成于該柵極絕緣層上；以及一柵極，形成于該氫原子供應層上表面，且位于該通道的正上方。
2.一種半導體元件，其特征在于，包括一半導體基底；一多晶硅層，形成于該半導體基底上，其中該多晶硅層的二側端分別作為該薄膜晶體管的源極與漏極，而該多晶硅層的中央部位則做為該薄膜晶體管的通道；一柵極絕緣層，形成于該多晶硅層上；一氫原子供應層，形成于該柵極絕緣層上；一柵極，形成于該氫原子供應層上表面，且位于該通道的正上方；一內層介電層，覆蓋在該柵極以及該氫原子供應層上；二金屬導線，自該內層介電層的上表面穿過該內層介電層，而分別與該多晶硅層的該源極以及該漏極接觸；以及一鈍化層，覆蓋該內層介電層上，以保護該半導體元件。
3.如權利要求2所述的半導體元件，其特征在于，該氫原子供應層的厚度介于100埃～600埃。
4.如權利要求3所述的半導體元件，其特征在于，該柵極絕緣層以及該氫原子供應層的厚度總合大體上介于800～1600埃間。
5.如權利要求2所述的半導體元件，其特征在于，該氫原子供應層包括四乙氧基硅。
6.如權利要求2所述的半導體元件，其特征在于，該柵極絕緣層包括四乙氧基硅。
7.如權利要求2所述的半導體元件，其特征在于，該鈍化層含有氫。
8.一種半導體元件的制造方法，其特征在于，包括下列步驟形成一多晶硅層于一半導體基底上；形成一柵極絕緣層于該多晶硅層上；對于該多晶硅層進行一離子注入程序，以便在該多晶硅層的二側端定義出漏極與源極區(qū)域，且在該多晶層的中央部位定義出一通道區(qū)域；形成一氫原子供應層于該柵極絕緣層上；形成一柵極于該氫原子供應層上；形成一內層介電層以覆蓋該柵極以及該氫原子供應層；進行熱回火程序，使該氫原子供應層中的氫原子，由熱擴散作用進入該通道，使該多晶硅層中的多個未飽和鍵得以形成多個氫鍵，以避免該等未飽和鍵降低該通道的載體移動效能；形成二金屬導線，該二金屬導線是自該內層介電層的上表面穿過該內層介電層，而分別與該多晶硅層的該源極以及該漏極接觸；以及形成一鈍化層以覆蓋在該內層介電層上，以保護該半導體元件。
9.如權利要求8所述的半導體元件的制造方法，其特征在于，該離子注入程序包括一離子活化程序，以高溫來活化該漏極與該源極區(qū)域中的該等離子。
10.如權利要求8所述的半導體元件的制造方法，其特征在于，該氫原子供應層包括四乙氧基硅。
11.如權利要求8所述的半導體元件的制造方法，其特征在于，該柵極絕緣層包括四乙氧基硅。
12.如權利要求8所述的半導體元件的制造方法，其特征在于，該熱回火程序的溫度介于300℃～420℃。
全文摘要
形成于半導體基底上的一種薄膜晶體管，包括一多晶硅層、一柵極絕緣層、一氫原子供應層以及一柵極。多晶硅層形成于半導體基底上，其中多晶硅層的二側端分別作為薄膜晶體管的源極與漏極，而該多晶硅層的中央部位則做為薄膜晶體管的通道。柵極絕緣層形成于多晶硅層上，氫原子供應層形成于柵極絕緣層上。其中氫原子供應層供應氫原子至多晶硅層的通道，使該多晶硅層中的多個未飽和鍵得以形成多個氫鍵，以避免該等未飽和鍵降低通道的載體移動效能。而柵極形成于氫原子供應層上表面，且位于通道的正上方。
文檔編號H01L21/336GK1588645SQ20041006975
公開日2005年3月2日 申請日期2004年7月14日 優(yōu)先權日2004年7月14日
發(fā)明者葉光兆, 徐文斌 申請人:友達光電股份有限公司