專利名稱：具有溝槽底部多晶硅結(jié)構(gòu)的功率半導(dǎo)體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率半導(dǎo)體及其制作方法，尤其是一種在溝槽底部具有重?fù)诫s多晶硅結(jié)構(gòu)的功率半導(dǎo)體及其制作方法。
背景技術(shù)：
相較于傳統(tǒng)的平面式功率半導(dǎo)體，其導(dǎo)通電流是沿著平行基材表面的走向流動(dòng)， 溝渠式功率半導(dǎo)體則是將柵極設(shè)置于溝槽內(nèi)，以改變柵極通道的位置，使得導(dǎo)通電流沿著垂直于基材的方向流動(dòng)。因而可以縮小元件尺寸，提高元件的積集度(integration)。常見的功率半導(dǎo)體包括金氧半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、絕緣閘二極晶體管(IGBT)等。功率半導(dǎo)體在運(yùn)作過(guò)程中主要的能量損耗，包括來(lái)自于導(dǎo)通電阻的導(dǎo)通損失，以及來(lái)自于柵極電荷的切換損失。伴隨著操作頻率的提高，切換損失的重要性也更形增加。就功率半導(dǎo)體的結(jié)構(gòu)特征來(lái)看，通過(guò)降低其輸入電容(Ciss)與反饋電容(Crss)等，有助于改善切換速度，降低切換損失。不過(guò)，為了改善其輸入電容(Ciss)與反饋電容(Crss)，往往會(huì)增加制程的復(fù)雜度，而造成制作成本的提高。于是，尋找一個(gè)簡(jiǎn)單的制作方法，可直接搭配既有的功率半導(dǎo)體制程，以降低功率半導(dǎo)體的輸入電容與反饋電容，是本技術(shù)領(lǐng)域一個(gè)重要的課題。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于降低功率半導(dǎo)體的輸入電容與反饋電容，以減少高頻應(yīng)用下的切換損失。本發(fā)明提供一種功率半導(dǎo)體。此功率半導(dǎo)體包括一第一導(dǎo)電型的基材、一溝槽、一重?fù)诫s多晶硅結(jié)構(gòu)、一柵極多晶硅結(jié)構(gòu)與一柵極介電層。其中，溝槽形成于基材內(nèi)。重?fù)诫s多晶硅結(jié)構(gòu)位于溝槽的一下部份，并且，重?fù)诫s多晶硅結(jié)構(gòu)的至少一側(cè)邊直接接觸基材。柵極多晶硅結(jié)構(gòu)位于溝槽的一上部份。柵極介電層位于柵極多晶硅結(jié)構(gòu)與重?fù)诫s多晶硅結(jié)構(gòu)之間。重?fù)诫s多晶硅結(jié)構(gòu)內(nèi)的摻雜通過(guò)重?fù)诫s多晶硅結(jié)構(gòu)的側(cè)邊向外擴(kuò)散以形成一重?fù)诫s區(qū)。也就是說(shuō)，本發(fā)明提供一種功率半導(dǎo)體，，包括一第一導(dǎo)電型的基材、一溝槽、一重?fù)诫s多晶硅結(jié)構(gòu)、一導(dǎo)電結(jié)構(gòu)、一柵極介電層和一第二導(dǎo)電型的本體。其中，所述溝槽形成于該基材內(nèi)；所述重?fù)诫s多晶硅結(jié)構(gòu)，位于該溝槽的一下部份，并且，該重?fù)诫s多晶硅結(jié)構(gòu)的至少一側(cè)邊是直接接觸該基材；所述導(dǎo)電結(jié)構(gòu)位于該溝槽的一上部份；所述柵極介電層位于該導(dǎo)電結(jié)構(gòu)與該重?fù)诫s多晶硅結(jié)構(gòu)之間；所述第二導(dǎo)電型的本體，位于該基材內(nèi)； 該重?fù)诫s多晶硅結(jié)構(gòu)內(nèi)的摻雜是至少通過(guò)該重?fù)诫s多晶硅結(jié)構(gòu)的該側(cè)邊向外擴(kuò)散以形成一重?fù)诫s區(qū)。依據(jù)此功率半導(dǎo)體，本發(fā)明并提供一種功率半導(dǎo)體的制造方法。首先，提供一第一導(dǎo)電型的基材。隨后，形成一溝槽于基材內(nèi)。然后，形成一重?fù)诫s多晶硅結(jié)構(gòu)于溝槽的一下部份內(nèi)。此重?fù)诫s多晶硅結(jié)構(gòu)的至少一側(cè)邊直接接觸基材。接下來(lái)，形成一柵極介電層至少覆蓋重?fù)诫s多晶硅結(jié)構(gòu)的一上表面。然后，形成一柵極多晶硅結(jié)構(gòu)于溝槽的一上部份內(nèi)。 在形成重?fù)诫s多晶硅結(jié)構(gòu)之后，更包括施以一熱擴(kuò)散制程，使重?fù)诫s多晶硅結(jié)構(gòu)內(nèi)的摻雜向外擴(kuò)散以形成一重?fù)诫s區(qū)至少環(huán)繞重?fù)诫s多晶硅結(jié)構(gòu)的側(cè)邊。關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以借助于以下的發(fā)明詳述及附圖得到進(jìn)一步的了解。


圖IA至圖IG為本發(fā)明的溝槽式功率半導(dǎo)體的制造方法的第一實(shí)施例；圖2為本發(fā)明的溝槽式功率半導(dǎo)體的制造方法的第二實(shí)施例；圖3A與圖IBB為本發(fā)明的溝槽式功率半導(dǎo)體的制造方法的第三實(shí)施例；圖4A至圖4C為本發(fā)明的溝槽式功率半導(dǎo)體的制造方法的第四實(shí)施例；圖5A與圖5C為本發(fā)明的溝槽式功率半導(dǎo)體的制造方法的第五實(shí)施例。主要元件附圖標(biāo)記說(shuō)明基板 100磊晶層110溝槽 120重?fù)诫s多晶硅結(jié)構(gòu)142底部介電層132側(cè)壁介電層134柵極多晶硅結(jié)構(gòu)144本體 150重?fù)诫s區(qū)160光阻圖案175源極摻雜區(qū)170層間介電層180接觸窗182重?fù)诫s區(qū)185源極金屬層190硬質(zhì)罩幕層125第一介電層236重?fù)诫s區(qū)洸0磊晶層310深溝槽320介電層3411，3412，3413，3414，3415，3416重?fù)诫s多晶硅層3421，3422，3423，3424，3425，3426柵極介電層330柵極多晶硅結(jié)構(gòu)344本體 350重?fù)诫s子區(qū)3601，3602，3603，3604，3605，3606重?fù)诫s區(qū)360
柵極多晶硅結(jié)構(gòu)445多晶硅結(jié)構(gòu)444本體 450源極摻雜區(qū)470層間介電層480接觸窗482重?fù)诫s區(qū)48具體實(shí)施例方式圖IA至圖IG為本發(fā)明的溝槽式功率半導(dǎo)體的制造方法的第一實(shí)施例。如圖IA 所示，首先，提供一 N型的基板100，隨后，形成一 N型磊晶層110于基板100上，以構(gòu)成一基材。然候，形成一溝槽120于磊晶層110內(nèi)。接下來(lái)，如圖IB所示，全面沉積一具有重?fù)诫s的多晶硅層(如圖中虛線部分所示)，然后再以蝕刻方式去除不必要的多晶硅材料，留下位于溝槽120的下部分的一重?fù)诫s多晶硅結(jié)構(gòu)142?；旧希诰?10(單晶結(jié)構(gòu))與多晶硅層(多晶結(jié)構(gòu))的蝕刻速率存在明顯的差異，通過(guò)適當(dāng)調(diào)整其摻雜濃度，甚至可以使二者的蝕刻速率的差異達(dá)到十倍以上。因此，即使磊晶層110也會(huì)曝露在此蝕刻環(huán)境中，仍然可以利用前述蝕刻特性，達(dá)到選擇性蝕刻多晶硅層的目的。隨后，如圖1C，形成一底部介電層132覆蓋重?fù)诫s多晶硅結(jié)構(gòu)142的上表面。然后，如圖ID所示，在溝槽120的裸露側(cè)壁上形成一側(cè)壁介電層134。前述底部介電層132與側(cè)壁介電層134即構(gòu)成此溝槽式功率半導(dǎo)體結(jié)構(gòu)的柵極介電層。接下來(lái)，形成一導(dǎo)電結(jié)構(gòu)， 例如一柵極多晶硅結(jié)構(gòu)144，于溝槽120的上部份內(nèi)。此柵極多晶硅結(jié)構(gòu)144與重?fù)诫s多晶硅結(jié)構(gòu)142通過(guò)底部介電層132分隔開來(lái)。本實(shí)施例將柵極介電層的制作步驟區(qū)分為兩個(gè)部份，先形成厚度較厚的底部介電層132于重?fù)诫s多晶硅結(jié)構(gòu)142的上表面，然后再形成厚度較薄的側(cè)壁介電層134于溝槽 120的側(cè)壁。此厚度較厚的底部介電層132有助于降低柵極漏極間的電容值(Vgd)。接下來(lái)，如圖IE所示，以離子植入方式植入P型摻雜于磊晶層110內(nèi)，然后再施以一熱擴(kuò)散(drive-in)步驟，使植入的P型摻雜擴(kuò)散，以形成P型本體150于相鄰二個(gè)溝槽 120之間。值得注意的是，此熱擴(kuò)散步驟同時(shí)會(huì)使重?fù)诫s多晶硅結(jié)構(gòu)142內(nèi)的摻雜向外擴(kuò)散，而在重?fù)诫s多晶硅結(jié)構(gòu)142的周圍形成一重?fù)诫s區(qū)160。在本實(shí)施例中，重?fù)诫s多晶硅結(jié)構(gòu)142具有高濃度的N型摻雜，因而在周圍形成一 N型重?fù)诫s區(qū)160。此N型重?fù)诫s區(qū) 160的存在可以防止P型本體150的范圍擴(kuò)散至溝槽120的底部，因而可以確保晶體管的正常運(yùn)作。接下來(lái)，如圖IF所示，利用一源極光罩(未圖示)形成一光阻圖案175于P型本體150上方，以定義源極的位置。隨后，以離子植入方式植入N型摻雜于P型本體150內(nèi)，以形成N型源極摻雜區(qū)170于溝槽120的側(cè)邊。然后，如圖IG所示，形成一層間介電層180， 例如硼磷硅玻璃(BPSG)層或磷硅玻璃(PSG)層，覆蓋柵極多晶硅結(jié)構(gòu)144，同時(shí)在P型本體 150上方定義出接觸窗182的位置。然后，在接觸窗182的底部植入P型摻雜，以形成一 P 型重?fù)诫s區(qū)185。最后，沉積一源極金屬層190于層間介電層180上，并且填入接觸窗182內(nèi)，以電性連接源極摻雜區(qū)170。如前述，本實(shí)施例通過(guò)重?fù)诫s多晶硅結(jié)構(gòu)142的制作，可以有效調(diào)整P型本體150 的輪廓，因而可采用深度較小的溝槽120，而不需顧慮P型本體會(huì)覆蓋溝槽120底部而導(dǎo)致元件失效。此深度較小的溝槽120有助于降低輸入電容Ciss，同時(shí)，覆蓋于柵極多晶硅結(jié)構(gòu) 144底部的底部介電層132有助于降低反饋電容Crss，因此，本實(shí)施例可以有效提升切換速率，降低切換損失。圖2為本發(fā)明溝槽式功率半導(dǎo)體的制造方法的第二實(shí)施例。不同于本發(fā)明的第一實(shí)施例，本實(shí)施例在利用硬質(zhì)罩幕層125形成溝槽120的步驟后，并不移除此硬質(zhì)罩幕層 125，而是直接進(jìn)行多晶硅層的沉積與蝕刻步驟。此覆蓋于磊晶層110上表面的硬質(zhì)罩幕層 125，有助于防止磊晶層110在蝕刻去除多晶硅材料的步驟中被同時(shí)蝕刻去除。圖3A與圖;3B為本發(fā)明溝槽式功率半導(dǎo)體的制造方法的第三實(shí)施例。如圖IG所示，在本發(fā)明的第一實(shí)施例中，重?fù)诫s多晶硅結(jié)構(gòu)142的下表面是直接與磊晶層110相接。 相較之下，如圖3A所示，本實(shí)施例在形成重?fù)诫s多晶硅結(jié)構(gòu)142前，先形成一第一介電層 236于溝槽120的底部，然后再依序形成重?fù)诫s多晶硅結(jié)構(gòu)142與底部介電層132于溝槽 120內(nèi)。本實(shí)施例的后續(xù)制程與本發(fā)明的第一實(shí)施例相類似，在此不予贅述。請(qǐng)參照?qǐng)D:3B 所示，本實(shí)施例所形成的重?fù)诫s區(qū)260僅環(huán)繞重?fù)诫s多晶硅結(jié)構(gòu)142的側(cè)邊，并未延伸包覆溝槽120的底部。雖然如此，此重?fù)诫s區(qū)260 —樣具有防止P型本體150延伸覆蓋溝槽120 底部的效果。前述各個(gè)實(shí)施例利用傳統(tǒng)的溝槽式場(chǎng)效晶體管結(jié)構(gòu)說(shuō)明本發(fā)明的技術(shù)特征。不過(guò)，本發(fā)明并不限于此。如圖4A至圖4C所示，本發(fā)明的第四實(shí)施例以一高壓溝槽式功率半導(dǎo)體(超接面(super junction)結(jié)構(gòu))說(shuō)明本發(fā)明的技術(shù)特征。如圖4A所示，首先，在N型磊晶層310中形成一深溝槽320。隨后，如圖4B所示， 在此深溝槽320內(nèi)由下而上依序形成一第一介電層3411、一第一重?fù)诫s多晶硅層3421、一第二介電層；3412、一第二重?fù)诫s多晶硅層3422等，而構(gòu)成一介電層3411,3412，…3416與重?fù)诫s多晶硅層3421,3422，. . . 3426交疊的層狀結(jié)構(gòu)。圖中以六層重?fù)诫s多晶硅層為例， 不過(guò)，本發(fā)明并不限于此。隨后，如圖4B所示，在位于最上方的重?fù)诫s多晶硅層3似6的上表面形成一柵極介電層330。此柵極介電層330同時(shí)覆蓋深溝槽320裸露于外的側(cè)壁。接下來(lái)，如圖4C所示， 形成一 T型柵極多晶硅結(jié)構(gòu)344于深溝槽320內(nèi)。此T型柵極多晶硅結(jié)構(gòu)344的垂直部分填入深溝槽320的上部份，其水平部分則是位于磊晶層310上。接下來(lái)，利用T型柵極多晶硅結(jié)構(gòu)344為屏蔽，以離子植入方式植入P型摻雜于磊晶層310內(nèi)，并施以一熱擴(kuò)散(drive-in)步驟，以形成P型本體350于相鄰二個(gè)柵極多晶硅結(jié)構(gòu)344之間。此熱擴(kuò)散步驟同時(shí)會(huì)使各個(gè)重?fù)诫s多晶硅層3421,3422，…3似6內(nèi)的摻雜向外擴(kuò)散，而形成多個(gè)重?fù)诫s子區(qū)(sub-region) 3601，3602，…3606，分別環(huán)繞相對(duì)應(yīng)的重?fù)诫s多晶硅層；3421，3422，…3426。并且，各個(gè)重?fù)诫s子區(qū)3601，3602，…3606互相連接。至于本實(shí)施例的源極摻雜區(qū)與接觸窗的制作方式，與本發(fā)明第一實(shí)施例并無(wú)不同，在此不予贅述。值得注意的是，在本實(shí)施例中，重?fù)诫s多晶硅層3421,3422，…3似6具有高濃度的 P型摻雜，因而在周圍形成P型重?fù)诫s子區(qū)3601,3602，"·3606。在本實(shí)施例中，這些P型重?fù)诫s子區(qū)3601,3602，…3606互相連接，而構(gòu)成一完整的P型重?fù)诫s區(qū)360。不過(guò)，本發(fā)明并不限于此，這些P型重?fù)诫s子區(qū)3601,3602，…3606亦可以互相分離，只要這些P型重?fù)诫s子區(qū)3601,3602，…3606的電位可以受到柵極多晶硅結(jié)構(gòu)344的電位的影響即可。此外，此P型重?fù)诫s區(qū)360與P型本體350保持一預(yù)設(shè)距離。通過(guò)此P型井區(qū)與P型本體350 間所產(chǎn)生的空乏區(qū)，可以有效提升晶體管元件的耐壓。圖5A至圖5C為本發(fā)明的功率半導(dǎo)體的制造方法的第五實(shí)施例。本實(shí)施例亦是以一高壓功率半導(dǎo)體結(jié)構(gòu)為例。圖5A的制作步驟承接圖4B的步驟。如圖中所示，在形成柵極介電層330后，形成柵極多晶硅結(jié)構(gòu)445于磊晶層310的上表面。此柵極多晶硅結(jié)構(gòu)445 可利用典型的多晶硅微影蝕刻技術(shù)制作。隨后，直接利用此柵極多晶硅結(jié)構(gòu)445為屏蔽，以離子植入方式植入P型摻雜于磊晶層310內(nèi)，以形成P型本體450環(huán)繞溝槽320的上部份的周圍。然后，依然是利用柵極多晶硅結(jié)構(gòu)445為屏蔽，不過(guò)，改為植入N型摻雜于磊晶層 310內(nèi)，以形成N型源極摻雜區(qū)470與P型本體450內(nèi)。接下來(lái)，如圖5B所示，形成一層間介電層480覆蓋柵極多晶硅結(jié)構(gòu)445，同時(shí)在P 型本體450的上方定義出接觸窗482的位置。如圖中所示，此接觸窗482大致對(duì)準(zhǔn)溝槽320， 并且，接觸窗的寬度大于溝槽320的寬度。然后，在溝槽320的上部分內(nèi)填入一多晶硅結(jié)構(gòu) 444。接下來(lái)，如圖5C所示，通過(guò)接觸窗482向下蝕刻磊晶層310，使位于N型源極摻雜區(qū) 470下方的P型本體450裸露出來(lái)。隨后，植入P型摻雜于接觸窗482的底部，以形成一 P 型重?fù)诫s區(qū)485。最后，沉積一源極金屬層490于層間介電層480上，并且通過(guò)接觸窗485 電性連接源極摻雜區(qū)470與多晶硅結(jié)構(gòu)444。在第四實(shí)施例中，柵極多晶硅結(jié)構(gòu)344位于溝槽320內(nèi)，并且，柵極多晶硅結(jié)構(gòu)344 對(duì)準(zhǔn)由多個(gè)重?fù)诫s多晶硅層3421,3422，…3似6所構(gòu)成的重?fù)诫s多晶硅結(jié)構(gòu)。相較之下， 本實(shí)施例的柵極多晶硅結(jié)構(gòu)445則是形成于磊晶層310的上表面，并且，本實(shí)施例的重?fù)诫s多晶硅結(jié)構(gòu)對(duì)準(zhǔn)P型本體450，形成于重?fù)诫s多晶硅結(jié)構(gòu)周圍的P型井區(qū)460連接P型本體450。本實(shí)施例通過(guò)在相鄰二個(gè)P型井區(qū)460間所產(chǎn)生的空乏區(qū)，以提升晶體管元件的耐壓。但是以上所述，僅為本發(fā)明的較佳實(shí)施例而已，當(dāng)不能以此限定本發(fā)明實(shí)施的范圍，凡依本發(fā)明權(quán)利要求范圍及發(fā)明說(shuō)明內(nèi)容所作的簡(jiǎn)單的等效變化與修改，皆仍屬本發(fā)明權(quán)利要求涵蓋的范圍內(nèi)。另外本發(fā)明的任一實(shí)施例或權(quán)利要求不須達(dá)到本發(fā)明所揭示的全部目的或優(yōu)點(diǎn)或特點(diǎn)。此外，摘要部分和標(biāo)題僅是用來(lái)輔助專利文件搜尋之用，并非用來(lái)限制本發(fā)明的權(quán)利要求保護(hù)范圍。
權(quán)利要求
1.一種功率半導(dǎo)體，其特征在于，包括 一第一導(dǎo)電型的基材；一溝槽，形成于該基材內(nèi)；一重?fù)诫s多晶硅結(jié)構(gòu)，位于該溝槽的一下部份，并且，該重?fù)诫s多晶硅結(jié)構(gòu)的至少一側(cè)邊是直接接觸該基材；一導(dǎo)電結(jié)構(gòu)，位于該溝槽的一上部份；一柵極介電層，位于該導(dǎo)電結(jié)構(gòu)與該重?fù)诫s多晶硅結(jié)構(gòu)之間；以及一第二導(dǎo)電型的本體，位于該基材內(nèi)；其中，該重?fù)诫s多晶硅結(jié)構(gòu)內(nèi)的摻雜是至少通過(guò)該重?fù)诫s多晶硅結(jié)構(gòu)的該側(cè)邊向外擴(kuò)散以形成一重?fù)诫s區(qū)。
2.如權(quán)利要求1所述的功率半導(dǎo)體，其特征在于，更包括一介電層，該介電層位于該溝槽的一底面，該重?fù)诫s多晶硅結(jié)構(gòu)是位于該介電層上方。
3.如權(quán)利要求1所述的功率半導(dǎo)體，其特征在于，該重?fù)诫s多晶硅結(jié)構(gòu)為該第一導(dǎo)電型。
4.如權(quán)利要求1所述的功率半導(dǎo)體，其特征在于，該重?fù)诫s多晶硅結(jié)構(gòu)為該第二導(dǎo)電型。
5.如權(quán)利要求4所述的功率半導(dǎo)體，其特征在于，該重?fù)诫s區(qū)是連接該本體。
6.如權(quán)利要求1所述的功率半導(dǎo)體，其特征在于，該重?fù)诫s多晶硅結(jié)構(gòu)是由多個(gè)重?fù)诫s多晶硅層堆棧而成，并且，該些重?fù)诫s多晶硅層是通過(guò)至少一介電層區(qū)分隔開來(lái)。
7.如權(quán)利要求6所述的功率半導(dǎo)體，其特征在于，該重?fù)诫s區(qū)是由多個(gè)重?fù)诫s子區(qū)所構(gòu)成，各該重?fù)诫s子區(qū)分別對(duì)應(yīng)于該些重?fù)诫s多晶硅層，并且，至少部分該些重?fù)诫s子區(qū)是互相連接。
8.如權(quán)利要求1所述的功率半導(dǎo)體，其特征在于，該導(dǎo)電結(jié)構(gòu)是一柵極多晶硅結(jié)構(gòu)。
9.如權(quán)利要求1所述的功率半導(dǎo)體，其特征在于，該導(dǎo)電結(jié)構(gòu)是電性連接至一源極。
10.一種功率半導(dǎo)體的制造方法，其特征在于，包括 提供一第一導(dǎo)電型的基材；形成一溝槽于該基材內(nèi)；形成一重?fù)诫s多晶硅結(jié)構(gòu)于該溝槽的一下部份內(nèi)，該重?fù)诫s多晶硅結(jié)構(gòu)的至少一側(cè)邊是直接接觸該基材；形成一柵極介電層至少覆蓋該重?fù)诫s多晶硅結(jié)構(gòu)的一上表面； 形成一導(dǎo)電結(jié)構(gòu)于該溝槽的一上部份；以及施以一熱擴(kuò)散制程，使該重?fù)诫s多晶硅結(jié)構(gòu)的摻雜向外擴(kuò)散以形成一重?fù)诫s區(qū)至少環(huán)繞該重?fù)诫s多晶硅結(jié)構(gòu)的該側(cè)邊。
11.如權(quán)利要求10所述的功率半導(dǎo)體的制造方法，其特征在于，在形成該重?fù)诫s多晶硅結(jié)構(gòu)的步驟前，更包括形成一介電層于該溝槽的一底面。
12.如權(quán)利要求10所述的功率半導(dǎo)體的制造方法，其特征在于，該熱擴(kuò)散制程同時(shí)用以形成一第二導(dǎo)電型的本體。
13.如權(quán)利要求10所述的功率半導(dǎo)體的制造方法，其特征在于，該重?fù)诫s多晶硅結(jié)構(gòu)為該第一導(dǎo)電型。
14.如權(quán)利要求10所述的功率半導(dǎo)體的制造方法，其特征在于，該重?fù)诫s多晶硅結(jié)構(gòu)為一第二導(dǎo)電型。
15.如權(quán)利要求14所述的功率半導(dǎo)體的制造方法，其特征在于，形成該重?fù)诫s多晶硅結(jié)構(gòu)的步驟包括形成一第一重?fù)诫s多晶硅層于該溝槽內(nèi)； 形成一第一介電層覆蓋該第一重?fù)诫s多晶硅層；以及形成一第二重?fù)诫s多晶硅層于該第一介電層上方。
16.如權(quán)利要求10所述的功率半導(dǎo)體的制造方法，其特征在于，該導(dǎo)電結(jié)構(gòu)是一柵極多晶硅結(jié)構(gòu)。
17.如權(quán)利要求10所述的功率半導(dǎo)體的制造方法，其特征在于，更包括，沉積一源極金屬層電性連接該導(dǎo)電結(jié)構(gòu)。
全文摘要
一種具有溝槽底部多晶硅結(jié)構(gòu)的功率半導(dǎo)體及其制造方法，所述功率半導(dǎo)體包括一第一導(dǎo)電型的基材、一溝槽、一重?fù)诫s多晶硅結(jié)構(gòu)、一柵極多晶硅結(jié)構(gòu)與一柵極介電層；其中，溝槽形成于基材內(nèi)；重?fù)诫s多晶硅結(jié)構(gòu)位于溝槽的一下部份，并且，重?fù)诫s多晶硅結(jié)構(gòu)的至少一側(cè)邊直接接觸基材；柵極多晶硅結(jié)構(gòu)位于溝槽的一上部份；柵極介電層位于柵極多晶硅結(jié)構(gòu)與重?fù)诫s多晶硅結(jié)構(gòu)之間；重?fù)诫s多晶硅結(jié)構(gòu)的摻雜向外擴(kuò)散以形成一重?fù)诫s區(qū)。
文檔編號(hào)H01L21/336GK102339851SQ20101023089
公開日2012年2月1日 申請(qǐng)日期2010年7月15日 優(yōu)先權(quán)日2010年7月15日
發(fā)明者涂高維 申請(qǐng)人:科軒微電子股份有限公司