專利名稱：制造具有絕緣性能提高的氮化膜的半導(dǎo)體器件的方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明涉及一種制造具有絕緣膜的半導(dǎo)體器件的方法。
2.背景技術(shù)通常，以存儲(chǔ)器如DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)、靜態(tài)隨機(jī)存取存儲(chǔ)器和邏輯為代表的半導(dǎo)體器件由半導(dǎo)體元件如電阻器、電容器等組成。下面將結(jié)合DRAM的結(jié)構(gòu)對(duì)半導(dǎo)體器件進(jìn)行描述。


圖1是說(shuō)明DRAM示例性結(jié)構(gòu)的橫截面圖。
如圖1所示，DRAM包括存儲(chǔ)單元區(qū)80，其中形成用于存儲(chǔ)信息的存儲(chǔ)單元；外圍電路區(qū)90，其中形成用于選擇任意存儲(chǔ)單元的電路。
在存儲(chǔ)單元區(qū)80內(nèi)形成的各個(gè)存儲(chǔ)單元包括單元晶體管106和電容器112。單元晶體管106具有在其表面附近在P型硅襯底101內(nèi)形成的P-阱層103；通過(guò)柵絕緣膜110在P-阱層103上形成的柵電極111a；和在P-阱層103中形成的漏極108以及源極109。電容器112具有用作板極的上電極126；用作存儲(chǔ)電極的下電極124；和夾在上電極126和下電極124之間的電介質(zhì)材料125。
通過(guò)由多晶硅制成的、能夠擴(kuò)散雜質(zhì)以降低電阻的硅塞114a、114b，將單元晶體管106的源極109與電容器112的下電極124相連。單元晶體管106和單元晶體管107共用的漏極108通過(guò)硅塞114e與位線117連接。共用漏極108的單元晶體管106、107通過(guò)絕緣區(qū)105與其它單元晶體管絕緣。柵電極111a被簡(jiǎn)化為用于絕緣區(qū)105上互連的柵電極互連111b。
在柵電極111a和位線117之間形成夾層絕緣膜113和夾層絕緣膜121，而在位線117和電容器112之間形成夾層絕緣膜123。電容器112的上電極126的頂部表面用夾層絕緣膜130覆蓋，所述夾層絕緣膜130是通過(guò)夾層絕緣膜127在夾層絕緣膜123上形成的。這些夾層絕緣膜確保了各個(gè)元件之間的絕緣，以防止彼此之間在不必要連接的情況下導(dǎo)電。
如圖1所示，在外圍電路區(qū)90中，在P-型硅襯底101內(nèi)部的P-阱層上形成外圍電路晶體管150。通過(guò)包括層壓氮化鎢(WN)膜和鎢(W)膜的鎢塞118，將外圍電路晶體管150的源極和漏極連接到與存儲(chǔ)單元區(qū)80中的位線117在同一層形成的互連152上。通過(guò)包括層壓氮化鈦(TiN)膜和W膜的塞154將互連152連接到在夾層絕緣膜130上形成的互連156。
在具有上述結(jié)構(gòu)的DRAM中，通過(guò)操作外圍電路來(lái)隨機(jī)選擇位線和柵線，并向選定的位線和柵線施加電壓，從而可以把預(yù)定的單元晶體管調(diào)節(jié)為向單元晶體管寫信息或從單元晶體管讀信息。
圖2是從一個(gè)不同方向觀看圖1描述的存儲(chǔ)單元的主要部分所得的橫截面圖。
如圖2所示，位線117a、117b包括層壓導(dǎo)電WN膜119和W膜120。通過(guò)硅塞114c、114d將電容器112的下電極124與源極109連接。為了使這兩組位線117a、117b與硅塞114c電學(xué)上絕緣，在位線117a、117b上形成由氮化硅膜(以下簡(jiǎn)稱為“氮化膜”)制成的氮化掩膜158，并在位線117a、117b的側(cè)壁上形成隔離氮化膜160。
通常，上面提到的隔離氮化膜160是在760℃下，通過(guò)CVD(化學(xué)氣相沉積)法由二氯甲硅烷SiH2Cl2與氨(NH3)反應(yīng)而沉積的氮化膜形成。在下面的描述中，將二氯甲硅烷命名為DCS。
為了提高半導(dǎo)體器件的集成度，有必要進(jìn)一步抑制半導(dǎo)體襯底中雜質(zhì)的擴(kuò)散。為了抑制雜質(zhì)的擴(kuò)散，要減少半導(dǎo)體襯底所承受的熱處理量。因此，一種在半導(dǎo)體襯底上一個(gè)接一個(gè)地形成氮化膜的單晶片系統(tǒng)已被廣泛用于形成氮化膜，以取代能夠同時(shí)在多個(gè)半導(dǎo)體襯底上形成氮化膜的批處理系統(tǒng)，這是因?yàn)閱尉到y(tǒng)能減少對(duì)半導(dǎo)體襯底施加的熱處理量。
另一方面，為了在不使用單晶片系統(tǒng)的情況下，減少批處理系統(tǒng)中的熱處理量，提供了一種在較低溫度下沉積氮化膜的方法。然而，當(dāng)在降低至600℃的溫度下使用DCS沉積氮化膜時(shí)，沉積的速度較低，導(dǎo)致以單位時(shí)間內(nèi)處理量表示的產(chǎn)量降低。
近些年來(lái)，為了解決低產(chǎn)量的問(wèn)題，已經(jīng)使用了批處理系統(tǒng)來(lái)進(jìn)行這種沉積，該系統(tǒng)使用由六氯乙硅烷Si2Cl6組成的反應(yīng)氣體，所述反應(yīng)氣體能在低于DCS的處理溫度下沉積氮化膜。這種方法已經(jīng)公開(kāi)在日本專利未審公布號(hào)No.343793/2002中。在下面的描述中，將六氯乙硅烷命名為HCD。
使用HCD沉積氮化膜的工藝條件如下溫度為600℃，HCD/NH3的氣流比為1∶30，沉積時(shí)間為約1小時(shí)。在下面的描述中，使用DCS形成的氮化膜被命名為DCS-Si3N4，使用HCD形成的氮化膜被命名為HCD-Si3N4。
基于以下事實(shí)在約600℃下HCD-Si3N4的沉積速度與在約760℃下DCS-Si3N4的沉積速度相同，所以在600℃下HCD-Si3N4的沉積比DCS-Si3N4的沉積提供了更高的產(chǎn)量。而且，與通過(guò)單晶片系統(tǒng)沉積的DCS-Si3N4相比，通過(guò)批處理系統(tǒng)沉積的HCD-Si3N4顯現(xiàn)出更好的覆蓋度，并且以均勻厚度形成，與下面模型的密度無(wú)關(guān)。因此已發(fā)現(xiàn)，在覆蓋步驟和模型密度依賴性方面，通過(guò)批處理系統(tǒng)沉積的HCD-Si3N4優(yōu)于通過(guò)單晶片系統(tǒng)沉積的DCS-Si3N4。
在樣品DRAM的屏蔽(screening)試驗(yàn)中，發(fā)現(xiàn)了可靠性故障，該樣品DRAM包括由上述HCD-Si3N4制成的隔層氮化膜。這種故障可能是由如圖2所示的硅塞和位線之間的漏電流引起，該漏電流比采用DCS-Si3N4作為隔層氮化膜的DRAM的漏電流大。為了解決這個(gè)可靠性故障，以下面的方式對(duì)漏電流的特征進(jìn)行評(píng)價(jià)。
用來(lái)測(cè)量漏電流的TEG(試驗(yàn)元件組)具有絕緣膜，該絕緣膜用于漏電流的測(cè)量，被夾在具有預(yù)置模型的兩個(gè)扁平導(dǎo)體之間。測(cè)量條件是將漏電流定義為當(dāng)在導(dǎo)體上施加電壓產(chǎn)生通過(guò)導(dǎo)體的4[MV/cm]的電場(chǎng)時(shí)，流經(jīng)絕緣膜的電流。
從測(cè)量結(jié)果中發(fā)現(xiàn)，HCD-Si3N4所顯示出的約3E-4[A/cm2]的漏電流比DCS-Si3N4所顯示出的約2E-7[A/cm2]的漏電流大了約三個(gè)數(shù)量級(jí)。當(dāng)大漏電流通過(guò)硅塞從DRAM電容器的下電極流入位線時(shí)，電容器能在較短時(shí)間內(nèi)儲(chǔ)存電荷，使得DRAM必須在較短時(shí)間間隔內(nèi)再生(regenate)，導(dǎo)致DRAM消耗了較多能量。
下一步，為了評(píng)估與實(shí)際產(chǎn)品結(jié)構(gòu)近似的DRAM，對(duì)圖2中所示的結(jié)構(gòu)進(jìn)行腐蝕(burn-in)試驗(yàn)，高溫下在硅塞和位線之間施加高電壓，以促進(jìn)在絕緣膜上施加負(fù)載。下面將描述腐蝕試驗(yàn)的結(jié)果。
圖3顯示了由DCS-Si3N4和HCD-Si3N4的腐蝕試驗(yàn)產(chǎn)生的缺陷百分比的收斂曲線。水平軸代表腐蝕試驗(yàn)的次數(shù)，每次試驗(yàn)的持續(xù)時(shí)間為λ，垂直軸代表缺陷百分比。
如圖3所示，在缺陷百分比降到200非特或更低值前，所述200非特被定義為產(chǎn)品的出貨參考，DCS-Si3N4需要五次試驗(yàn)，然而HCD-Si3N4的缺陷百分比高于200非特，并且在進(jìn)行了七次試驗(yàn)后也未收斂。從上述結(jié)果可看出，與使用由單層DCS-Si3N4制成的隔離氮化膜的半導(dǎo)體器件相比，使用由單層HCD-Si3N4制成的隔離氮化膜的半導(dǎo)體器件需要用較多的步驟來(lái)進(jìn)行屏蔽，因而可能增加了半導(dǎo)體器件從開(kāi)始制造到出貨的周期，以及半導(dǎo)體器件的成本。
發(fā)明概述本發(fā)明的目的是提供一種制造使用絕緣膜的半導(dǎo)體器件的方法，通過(guò)限制雜質(zhì)向半導(dǎo)體襯底的擴(kuò)散，該絕緣膜的絕緣性能超過(guò)了現(xiàn)有技術(shù)。
依照本發(fā)明制造半導(dǎo)體器件的方法通過(guò)將含氮?dú)怏w與二氯甲硅烷反應(yīng)形成一層氮化硅膜，并將含氮?dú)怏w與由硅和氯組成的化合物反應(yīng)形成另一層氮化硅膜，從而形成了組成絕緣膜的兩層氮化硅膜。
在本發(fā)明中，一層氮化硅膜在漏電流方面性能優(yōu)越，而另一層氮化硅膜比該層氮化硅膜沉積得更快。因此，這兩層氮化硅膜的絕緣性能得到改善，并且能以較高產(chǎn)量形成絕緣膜。
依照本發(fā)明制造半導(dǎo)體器件的另一種方法包括將硅和氯組成的化合物與含氮?dú)怏w反應(yīng)形成一層氮化硅膜，反應(yīng)條件為化合物與含氮?dú)怏w的氣流比小于1/30；并將含氮?dú)怏w與化合物反應(yīng)形成至少兩層氮化硅膜中的另一層氮化硅膜，反應(yīng)條件為該氣流比高于形成上述一層氮化硅膜的氣流比；從而形成了組成絕緣膜的兩層氮化硅膜。
在該方法中，一層氮化硅膜的漏電流性能優(yōu)越，而另一層氮化硅膜在沉積膜厚度的變化方面比一層氮化硅膜小。因而，這兩層氮化硅膜的絕緣性能得到了改善，絕緣膜的厚度均勻性也得到了改善。在這種場(chǎng)合下，氣流比可以設(shè)置為1/100-1/150，以進(jìn)一步減少流入氮化硅膜的漏電流。
另外，氮化硅膜中的至少一層可以在400-700℃的低溫下沉積，以減少對(duì)半導(dǎo)體器件施加的熱處理量。
另外，一層氮化硅膜的厚度可以低于另一層氮化硅膜，以減少用于形成氮化硅膜的全部沉積時(shí)間，從而增加了氮化硅膜的形成產(chǎn)量。
因此，依照本發(fā)明制造半導(dǎo)體器件的方法包括，通過(guò)沉積漏電流性能優(yōu)良、具有較薄厚度的第一氮化膜作為第一層，然后沉積可以沉積得更快的第二氮化膜作為第二層，該層不必暴露于外部空氣，由此在導(dǎo)體之間形成用作絕緣膜的層狀結(jié)構(gòu)，使得形成絕緣膜的產(chǎn)量很高，與現(xiàn)有技術(shù)相比較，所得層狀結(jié)構(gòu)減少了導(dǎo)體間的漏電流，從而改善了絕緣膜的成膜質(zhì)量。如果第二氮化膜的沉積厚度變化極小，那么第二氮化膜就不會(huì)對(duì)絕緣膜厚度的均勻性產(chǎn)生不利影響。
并且，當(dāng)半導(dǎo)體器件是下述DRAM時(shí)，其中在與電容器連接的硅塞和位線之間，第一氮化膜和第二氮化膜被層壓形成層壓氮化物膜，較小的漏電流將會(huì)通過(guò)硅塞從電容器流入位線。因此，所得的DRAM在電容器上儲(chǔ)存電荷的時(shí)間更長(zhǎng)，再生的時(shí)間間隔更久，結(jié)果導(dǎo)致DRAM能量消耗的降低。
另外，以較薄的厚度沉積第一氮化膜可以得到與現(xiàn)有技術(shù)同樣的產(chǎn)量。另外，當(dāng)?shù)谝缓偷诙ぶ械闹辽僖环N以400-700℃的低溫沉積時(shí)，可以減少對(duì)半導(dǎo)體襯底施加的熱處理量。這樣能夠避免雜質(zhì)在半導(dǎo)體襯底中的擴(kuò)散，并增強(qiáng)半導(dǎo)體器件的集成度。
根據(jù)下面的描述并參照說(shuō)明本發(fā)明實(shí)施例的附圖，本發(fā)明的上述和其它的目的、特征和優(yōu)點(diǎn)將是顯而易見(jiàn)的。
附圖簡(jiǎn)述圖1是常規(guī)半導(dǎo)體器件的示例性結(jié)構(gòu)的橫截面圖；圖2是從一個(gè)不同方向觀察圖1所示半導(dǎo)體器件主要部分所得的橫截面圖；圖3是通過(guò)用于評(píng)估氮化膜質(zhì)量的腐蝕試驗(yàn)所得的缺陷百分比的收斂曲線圖；圖4是在根據(jù)本發(fā)明制造半導(dǎo)體器件的方法中使用的氣相生長(zhǎng)系統(tǒng)的示例性結(jié)構(gòu)的框圖；圖5是根據(jù)本發(fā)明制造方法的半導(dǎo)體器件的示例性結(jié)構(gòu)的橫截面圖；圖6A-6H是說(shuō)明根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的橫截面圖；圖7是半導(dǎo)體器件結(jié)構(gòu)的橫截面圖，其中由本發(fā)明的制備方法產(chǎn)生的隔離氮化膜被用作覆蓋單元晶體管的柵電極側(cè)壁的絕緣膜；圖8是漏電流與氣流比的相關(guān)性曲線圖；圖9是膜均勻度與氣流比的相關(guān)性曲線圖。
優(yōu)選實(shí)施方案詳述第一實(shí)施方案首先，描述的是根據(jù)本發(fā)明制造半導(dǎo)體器件的方法所使用的氣相生長(zhǎng)系統(tǒng)。圖4是說(shuō)明氣相生長(zhǎng)系統(tǒng)的示例性結(jié)構(gòu)的框圖。在下面的描述中應(yīng)注意，半導(dǎo)體襯底不僅包括由硅等制成的襯底，還包括在其上形成半導(dǎo)體元件、夾層絕緣膜等的那些襯底。
圖4所述氣相生長(zhǎng)系統(tǒng)是一種批式低壓CVD系統(tǒng)。所描述的氣相生長(zhǎng)系統(tǒng)包括用于在半導(dǎo)體襯底上形成氮化膜的加工爐12；用來(lái)形成氮化膜的反應(yīng)氣體14；用于將反應(yīng)氣體14導(dǎo)入加工爐12的氣體導(dǎo)管16；各個(gè)用于控制相關(guān)反應(yīng)氣體14流速的質(zhì)量流量控制器(MFC)18；用于從加工爐12中排出氣體的排氣泵20。該氣相生長(zhǎng)系統(tǒng)還包括用來(lái)控制各種反應(yīng)氣體的流速以及加工爐12內(nèi)的溫度和壓力的控制器(未顯示)。如圖4所示，烘干單元22安裝在將HCD原料導(dǎo)入用于加熱HCD的加工爐12的管線中。
加工爐12包括將加工爐12內(nèi)部與外部空氣隔離的蓋子12a；對(duì)加工爐12均勻加熱的加熱器；監(jiān)測(cè)加工爐12內(nèi)溫度的溫度傳感器；監(jiān)測(cè)加工爐12內(nèi)壓力的壓力傳感器。在加工爐12的蓋子12a附近，提供一個(gè)傳送機(jī)器人，將晶片板26送入加工爐12內(nèi)，并從加工爐12中除去晶片板26。該傳送機(jī)器人包括用于監(jiān)測(cè)盒子是否存在、晶片板26位置等的位置傳感器。然后，傳送機(jī)器人將未加工的半導(dǎo)體襯底從盒子場(chǎng)(未顯示)運(yùn)送到晶片板26上，將加工過(guò)的半導(dǎo)體襯底從晶片板26返回到盒子里。
控制器包括用于執(zhí)行程序中預(yù)定進(jìn)程的CPU(中央處理器)和用于存儲(chǔ)程序的存儲(chǔ)器?？刂破鬟B接到控制信號(hào)線上，用于向加熱器、MFC18、排氣泵20和傳送機(jī)器人發(fā)出控制信號(hào)，并監(jiān)控用于接收來(lái)自各個(gè)傳感器的信號(hào)的信號(hào)線。通過(guò)控制信號(hào)線和監(jiān)控信號(hào)線，傳感器實(shí)現(xiàn)對(duì)各種元件的控制，依照由操作者預(yù)定的操作條件進(jìn)行操作以在各個(gè)半導(dǎo)體襯底的表面上形成氮化膜。
接著，描述的是通過(guò)本發(fā)明的制造方法制造的半導(dǎo)體器件的結(jié)構(gòu)。在下面的描述中，將與現(xiàn)有技術(shù)近似的元件標(biāo)記為相同標(biāo)號(hào)，這里省略對(duì)它們的詳細(xì)描述。
圖5是說(shuō)明由本發(fā)明制造方法制造的半導(dǎo)體器件的示例性結(jié)構(gòu)的橫截面圖。該圖描述了從P-阱層103到電容器的上電極126的結(jié)構(gòu)，因?yàn)槭Ｏ碌慕Y(jié)構(gòu)與圖1所述的結(jié)構(gòu)相近似，所以省略了對(duì)它的描述。
如圖5所描述，提供了將位線117a、117b與硅塞114c絕緣的隔離氮化膜205。隔離氮化膜205由氮化膜201和氮化膜203組成。在該實(shí)施方案中，氮化膜201由DCS-Si3N4制成，而氮化膜203由HCD-Si3N4制成。
接著，描述的是如圖5所示的制造半導(dǎo)體器件的方法。由于在圖5所示夾層絕緣膜121下面的結(jié)構(gòu)與現(xiàn)有技術(shù)的制造方法近似，下面將集中描述前述夾層絕緣膜121的形成。
圖6A到6H是說(shuō)明本發(fā)明制造半導(dǎo)體器件的方法的橫截面圖。
如圖6A所示，WN膜119和W膜120作為導(dǎo)電材料依次在夾層絕緣膜121上形成。然后，通過(guò)等離子體CVD方法形成氮化掩膜158后，用已知的平版印刷步驟和蝕刻步驟形成位線117a、117b。所得位線117a、117b的頂部表面覆蓋有氮化掩膜158。
如圖4所示的氣相生長(zhǎng)系統(tǒng)中，當(dāng)加工爐12內(nèi)的壓力降低到預(yù)定的水平13.3-266Pa(0.1-2.0托)后，使用DCS和氨作為反應(yīng)氣體來(lái)沉積DCS-Si3N4，厚度為5-10nm，以形成氮化膜201，沉積的工藝條件如下DCS/NH3的氣流比為1/10到1/20，溫度為600℃，沉積時(shí)間為約2小時(shí)(圖6B)。
隨后，如圖6C所示，使用HCD和氨作為反應(yīng)氣體來(lái)沉積HCD-Si3N4，沉積厚度為40-70nm，以形成氮化膜203，不必將半導(dǎo)體襯底暴露于外部空氣中，沉積的工藝條件如下HCD/NH3的氣流比為1/30，溫度為600℃，沉積時(shí)間為約1小時(shí)。應(yīng)注意，能在400-700℃下沉積DCS-Si3N4和HCD-Si3N4。
然后，如圖6D所示，將氮化膜201(DCS-Si3N4)和氮化膜203(HCD-Si3N4)各向異性地蝕刻，形成隔離氮化膜205。隨后，在通過(guò)CVD法形成夾層絕緣膜123后，用CMP(化學(xué)機(jī)械拋光)對(duì)夾層絕緣膜123進(jìn)行拋光，以使其表面平坦。
然后，如圖6E所示，用已知的平版印刷步驟形成抗蝕劑掩模162，所述抗蝕劑掩模162具有用于制備塞孔的孔洞。隨后，如圖6F所示，將夾層絕緣膜121和夾層絕緣膜123從上述的抗蝕劑掩模162上各向異性地蝕刻，形成塞孔164。
如圖6G所示，在除去抗蝕劑掩模162之后，將塞孔164嵌入雜質(zhì)擴(kuò)散多晶硅166內(nèi)。然后，通過(guò)全部蝕刻除去在夾層絕緣膜123上形成的雜質(zhì)擴(kuò)散多晶硅166，形成硅塞114c(圖6H)。
隨后，用與現(xiàn)有技術(shù)近似的方式在硅塞114c上形成電容器，用導(dǎo)電材料形成想要的線路來(lái)制得DRAM。
現(xiàn)在，將進(jìn)行描述的是，依照前述制造半導(dǎo)體的方法，由層壓氮化膜201和氮化膜203組成的層壓氮化膜的漏電流性能。
當(dāng)采用與常規(guī)漏電流性能評(píng)估方法類似的方法時(shí)，測(cè)量到的層壓氮化膜的漏電流為約2E-6[A/cm2]。與單層HCD-Si3N4的約3E-4[A/cm2]漏電流值相比，該漏電流值小約兩個(gè)數(shù)量級(jí)。這是因?yàn)榘ǖ?01的DCS-Si3N4的漏電流為約2E-7[A/cm2]，因此它具有優(yōu)良的絕緣性能。
接著描述的是層壓氮化膜的厚度均勻性。
當(dāng)以上述制造方法把氮化膜201和氮化膜203依次沉積下來(lái)時(shí)，在晶片板26上放置監(jiān)控襯底，以測(cè)量沉積膜的厚度。在沉積氮化膜203之后，在監(jiān)控襯底上以預(yù)定的點(diǎn)數(shù)測(cè)量層壓氮化膜的厚度。然后對(duì)平均值X和偏差R進(jìn)行計(jì)算以測(cè)量厚度，并且計(jì)算(R/2X)×100[％]作為在監(jiān)控襯底表面上膜均勻性的離差指示。結(jié)果，層壓氮化膜顯現(xiàn)出的離差為約3％，這是單層HCD-Si3N4的離差即約6％的一半。
如上所述，依照本發(fā)明制造半導(dǎo)體器件的方法，該層壓結(jié)構(gòu)是通過(guò)以較薄的厚度(例如，厚度為5-10nm)沉積漏電流性能優(yōu)良的第一氮化膜形成第一層，然后快速沉積第二氮化膜來(lái)制得第二層，不必暴露于外部空氣中，由此在導(dǎo)體間制得作為絕緣膜的層壓結(jié)構(gòu)。與常規(guī)單層相比較，所得層壓絕緣膜能夠限制導(dǎo)體之間的漏電流，并且對(duì)厚度均勻性沒(méi)有負(fù)面影響，因此具有改善的膜質(zhì)量。
并且，如上所述，當(dāng)該半導(dǎo)體器件為如下DRAM時(shí)，其中在連接到電容器的硅塞和位線之間形成層壓氮化膜，通過(guò)硅塞從電容器流入位線的漏電流減弱。因此，所得DRAM在電容器上存儲(chǔ)電荷的時(shí)間更長(zhǎng)，并能以更長(zhǎng)的時(shí)間間隔進(jìn)行再生，從而減少了DRAM的能量消耗。
而且，以較低的厚度沉積第一氮化膜時(shí)，能夠使產(chǎn)量與常規(guī)的單層絕緣膜的產(chǎn)量相同。另外，在較低溫度400-700℃下沉積第一和第二氮化膜可減少對(duì)半導(dǎo)體襯底施加的熱處理量。這可以防止雜質(zhì)擴(kuò)散到半導(dǎo)體襯底中，增加半導(dǎo)體器件的集成度。
另外，由于第二氮化膜在第一氮化膜沉積之后沉積，沒(méi)有暴露在外部空氣中，可以防止將漂浮在外部空氣中的雜質(zhì)離子如鈉離子(Na+)截留在第一和第二氮化層之間，因此進(jìn)一步減少了漏電流。
如下所述，用于前述制造方法的隔離氮化膜205可以涂敷到單元晶體管柵電極的側(cè)壁。
圖7是將隔離氮化膜用作絕緣膜的半導(dǎo)體器件的橫截面圖，該絕緣膜覆蓋了單元晶體管柵電極的側(cè)壁。
如圖7所示，隔離氮化膜205覆蓋了單元晶體管106的柵電極111a的側(cè)壁和柵電極互連111c的側(cè)壁。剩余的結(jié)構(gòu)與圖1相示，其中通過(guò)硅塞114a、114b將電容器的下電極124連接到單元晶體管106的源電極109上。
與由單層HCD-Si3N4組成的隔離氮化膜相比，圖7所示的結(jié)構(gòu)減少了柵電極111a和柵電極互連111c與硅塞114b之間的漏電流。
(第二實(shí)施方案)第二實(shí)施方案的制造方法與第一實(shí)施方案不同，其中第二實(shí)施方案使用HCD和氨沉積第一氮化膜，HCD/NH3的氣流比低于前面的實(shí)施方案，第二氮化膜在氣流比HCD/NH3比第一氮化膜的設(shè)定值高的條件下被沉積。
因?yàn)榘吹诙?shí)施方案的制造方法制得的半導(dǎo)體器件結(jié)構(gòu)與第一實(shí)施方案相近似，除了圖5所示的氮化膜201是由HCD-Si3N4制得之外，所以這里省略對(duì)它的詳細(xì)描述。
依照本發(fā)明制造半導(dǎo)體器件的方法，將參照?qǐng)D6A-6C進(jìn)行描述。
與第一實(shí)施方案的方式類似，位線117a、117b形成在夾層絕緣膜121上(圖6A)。位線117a、117b的頂部表面被氮化掩膜158覆蓋。
然后，如圖6B所示，在如圖4所示的氣相生長(zhǎng)系統(tǒng)中，在加工爐12內(nèi)的壓力降低到13.3到266Pa(0.1-2.0托)的預(yù)定水平后，使用HCD和氨作為反應(yīng)氣體沉積HCD-Si3N4，沉積厚度為5-10nm，以形成氮化膜201，工藝條件如下HCD/NH3的氣流比為1/100，溫度為600℃，沉積時(shí)間為約一小時(shí)。
隨后，如圖6C所示，以HCD和氨作為反應(yīng)氣體，沉積了厚度為40-70nm的HCD-Si3N4，以形成氮化膜203，不必將半導(dǎo)體襯底暴露于外部空氣中，工藝條件如下HCD/NH3的氣流比為1/30，溫度為600℃，沉積時(shí)間為約一小時(shí)。后續(xù)處理以與第一實(shí)施方案類似的方式進(jìn)行，制得DRAM。
現(xiàn)在，將詳細(xì)描述的是當(dāng)NH3/HCD的氣流比變化時(shí)，單層HCD-Si3N4的漏電流性能。
除了NH3/HCD的氣流比之外，沉積條件相同。氣流比NH3/HCD設(shè)定為五組值30∶1、50∶1、100∶1、120∶1和150∶1。對(duì)每組氣流比的漏電流的測(cè)量方法與通常漏電流性能評(píng)估方法相似。
圖8是漏電流對(duì)氣流比NH3/HCD的關(guān)系曲線圖，其水平軸代表氣流比NH3/HCD，垂直軸代表漏電流。
圖8所畫(huà)出的圓圈代表各個(gè)氣流比的漏電流。當(dāng)氣流比NH3/HCD等于30∶1時(shí)，所得漏電流為約3E-4[A/cm2]。隨著氨流速的增加，漏電流減小，當(dāng)氣流比NH3/HCD等于150∶1時(shí)，漏電流為約1E-6[A/cm2]。
從圖8的曲線圖可以理解，漏電流隨著氨氣體流速的增加而減小，因此HCD-Si3N4的膜質(zhì)量得到了改善。并且，氣流比NH3/HCD更優(yōu)選為100∶1到150∶1，其中漏電流減小到約2E-6[A/cm2]或更低。
在前述制造方法中，基于以下事實(shí)，在氣流比NH3/HCD等于100∶1時(shí)沉積氮化膜201，如圖8所示，氮化膜201的漏電流為約2E-6[A/cm2]。通過(guò)這個(gè)觀察可以理解，由層壓氮化膜201和氮化膜203組成的層壓氮化膜的漏電流比在氣流比NH3/HCD為30∶1時(shí)沉積的單層HCD-Si3N4的漏電流小。
下面描述的是HCD-Si3N4的厚度均勻性。
除了氣流比HCD/Si3N4之外，沉積條件相同。HCD與NH3的氣體流速為下列四組HCD/NH3設(shè)定值，即30/900、20/1000、10/1000、10/1500sccm。以氣流比HCD/NH3來(lái)進(jìn)行描述，它們等于1∶30、1∶50、1∶100和1∶150。
如圖4所示，用來(lái)測(cè)量膜厚度的監(jiān)控襯底被放置在晶片板26上的五個(gè)位置。這五個(gè)位置包括頂部位置(頂部)、底部位置(底部)、把頂部和底部之間的空間對(duì)分的中心位置(中心)、把頂部和中心之間的空間對(duì)分的位置(TC)、把中心和底部的空間對(duì)分的位置(CB)。把監(jiān)控襯底放在晶片板36上的五個(gè)位置，因?yàn)椴粌H要在每個(gè)監(jiān)控襯底的表面內(nèi)檢查膜的厚度，也要在晶片板26上檢查位置相關(guān)性。厚度均勻性的變化指示的計(jì)算方法與第一實(shí)施方案相類似。
圖9是說(shuō)明厚度均勻性與氣流比的相關(guān)性曲線圖，其中水平軸代表氣流比HCD/NH3，垂直軸代表厚度均勻性的變化指示。變化值用圓圈畫(huà)出，代表在放置了監(jiān)控襯底的頂部位置處的變化；三角形代表TC的變化；正方形代表中心的變化；十字代表CB的變化；菱形代表底部的變化。
如圖9所示，當(dāng)把氣流比HCD/NH3設(shè)定為1∶30時(shí)，在監(jiān)控襯底上膜厚度的變化范圍是0.3-2.5％，在最大變化與最小變化之間的差為2.2％。隨著氣流比HCD/NH3依次變化并設(shè)定為1∶150，在監(jiān)控襯底上膜厚度的變化范圍是2.5-6.8％，在最大變化與最小變化之間的差達(dá)到4.3％。因此，較小的氣流比HCD/NH3導(dǎo)致在每個(gè)監(jiān)控襯底內(nèi)和在監(jiān)控襯底之間膜厚度的較大變化。
從圖9中可以看出，較大氣流比HCD/NH3導(dǎo)致在襯底表面內(nèi)和在襯底之間較小的變化，因此得到較高的厚度均勻性。
在前述制造方法中，由于氮化膜201是以氣流壁HCD/NH3等于1∶100沉積的，所以氮化膜201的厚度變化很大，其變化范圍是2.0-6.3％。然而，由于氮化膜203是以氣流比HCD/NH3等于1∶30沉積的，其厚度變化減少到約0.3-2.5％。這是由于氮化膜203的厚度范圍是40-70，遠(yuǎn)遠(yuǎn)大于氮化膜201的5-10nm的厚度，因此氮化膜203吸收了氮化膜201的厚度變化，從而平均了這兩個(gè)膜的厚度變化。
在第二實(shí)施方案中，在用HCD作為反應(yīng)氣體，以較薄的厚度(例如，5-10nm)沉積漏電流性能優(yōu)越的第一氮化膜以得到第一層之后，厚度變化很小的第二氮化膜被沉積以形成第二層，不必暴露在外部空氣中，制得層壓結(jié)構(gòu)。在層壓結(jié)構(gòu)中的所得絕緣膜經(jīng)受了在導(dǎo)體之間的比前述實(shí)施方案小的漏電流，而厚度變化與前述實(shí)施方案基本上相等?？傊伺c第一實(shí)施方案相近似的優(yōu)點(diǎn)之外，第二實(shí)施方案還通過(guò)使用HCD作為反應(yīng)氣體來(lái)沉積第一和第二氮化膜，提供了更均勻的膜質(zhì)量。
當(dāng)將硅氯化合物命名為SixCly時(shí)，將具有(x，y)＝(2，6)的六氯乙硅烷用于第一和第二實(shí)施方案。然而，(x，y)可以是除了(2，6)以外的值。
在沉積氮化膜201之后，并在沉積氮化膜203之前，可以通過(guò)排氣泵20將加工爐12內(nèi)的氣體一次排空?；蛘?，如圖4所示，為了凈化氣相生長(zhǎng)系統(tǒng)的加工爐12，將氮?dú)馄款A(yù)先連接到氣體導(dǎo)管16上以提供氮?dú)猓渲性诔练e氮化膜201之后，在沉積氮化膜203之前，用氮?dú)鈨艋庸t12。此外，使用氮?dú)鈱?duì)加工爐12的凈化可以與對(duì)加工爐12中的氣體排出結(jié)合使用。在已經(jīng)沉積氮化膜201后，在排出加工爐12內(nèi)的氣體時(shí)或在用氮?dú)馇逑醇庸t12時(shí)，能夠改善在氮化膜201和氮化膜203之間的界面條件。
并且，當(dāng)將氨氣用于形成前述實(shí)施方案中的氮化膜時(shí)，可以使用任何其它含氮?dú)怏w。
此外，第二實(shí)施方案的隔離氮化膜可以被用作覆蓋如圖7所示柵電極側(cè)壁的絕緣膜。
盡管已用具體術(shù)語(yǔ)描述了本發(fā)明的優(yōu)選實(shí)施方案，但是這種描述僅是說(shuō)明性的，應(yīng)理解，在不背離下面權(quán)利要求書(shū)的精神或范圍的情況下可以作出變化和改變。
權(quán)利要求
1.一種制造具有至少兩層氮化硅膜的半導(dǎo)體器件的方法，所述方法包括以下步驟將含氮?dú)怏w與二氯甲硅烷反應(yīng)，形成所述至少兩層氮化硅膜中的一層氮化硅膜；和將含氮?dú)怏w與由硅和氯組成的化合物反應(yīng)，形成所述至少兩層氮化硅膜中的另一層氮化硅膜。
2.一種制造具有至少兩層氮化硅膜的半導(dǎo)體器件的方法，所述方法包括以下步驟將由硅和氯組成的化合物與含氮?dú)怏w反應(yīng)，反應(yīng)條件為所述化合物與所述含氮?dú)怏w的氣流比小于1/30，以形成所述至少兩層氮化硅膜中的一層氮化硅膜；將所述含氮?dú)怏w與所述化合物反應(yīng)，反應(yīng)條件為所述氣流比高于在所述一層氮化硅膜的形成過(guò)程中的氣流比，以形成所述至少兩層氮化硅膜中的另一層氮化硅膜。
3.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述氣流比為1/100-1/150。
4.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述一層氮化硅膜的沉積溫度為400-700℃。
5.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述另一層氮化硅膜的沉積溫度為400-700℃。
6.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述一層氮化硅膜的沉積溫度為400-700℃。
7.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述另一層氮化硅膜的沉積溫度為400-700℃。
8.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述化合物是六氯乙硅烷。
9.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述化合物是六氯乙硅烷。
10.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述含氮?dú)怏w為氨。
11.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述含氮?dú)怏w為氨。
12.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述一層氮化硅膜的厚度小于所述另一層氮化硅膜的厚度。
13.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述一層氮化硅膜的厚度小于所述另一層氮化硅膜的厚度。
14.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述一層氮化硅膜的厚度為5-10nm。
15.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述一層氮化硅膜的厚度為5-10nm。
16.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述另一層氮化硅膜的厚度為40-70nm。
17.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中所述另一層氮化硅膜的厚度為40-70nm。
全文摘要
本發(fā)明公開(kāi)了一種制造半導(dǎo)體器件的方法，所述方法包括通過(guò)下列步驟形成兩層氮化硅膜作為絕緣膜將含氮?dú)怏w與二氯甲硅烷反應(yīng)，形成一層氮化硅膜；將含氮?dú)怏w與由硅和氯組成的化合物反應(yīng)，形成另一層氮化硅膜。一層氮化硅膜的漏電流性能優(yōu)越，而另一層氮化硅膜的沉積速度比一層氮化硅膜的沉積速度快，導(dǎo)致氮化硅膜的絕緣性能改善并使模擬膜的產(chǎn)量較高。
文檔編號(hào)H01L23/522GK1574248SQ20041004575
公開(kāi)日2005年2月2日 申請(qǐng)日期2004年5月21日 優(yōu)先權(quán)日2003年5月21日
發(fā)明者瀧本俊英 申請(qǐng)人:爾必達(dá)存儲(chǔ)器株式會(huì)社