專利名稱：半導體集成電路設備的制作方法
發(fā)明
背景技術：
領域本發(fā)明涉及一種半導體集成電路設備，其具有多個可操作地與內(nèi)部時鐘同步的內(nèi)部電路。
背景技術：
近年來，諸如微型計算機等等之類的許多半導體集成電路設備具有由CMOS(互補金屬氧化物半導體)組成的各種內(nèi)部電路，所述CMOS對于高度集成設計和低電流消耗有幫助。當CMOS電路的輸出從“1”變化到“0”或者從“0”變化到“1”，CMOS電路消耗電源電流。具體來講，如果半導體集成電路設備具有連接到大電容負載的總線線路，并且是由CMOS電路驅(qū)動的，則當所述總線線路上的數(shù)據(jù)從“1”變化到“0”或者從“0”變化到“1”的時候，所述半導體集成電路設備消耗大量電流。這意味著通過觀測由半導體集成電路設備消耗的電流，可以讀取在半導體集成電路設備中執(zhí)行的數(shù)據(jù)處理序列，以及在該半導體集成電路設備中處理的數(shù)據(jù)。也就是說，通過觀察在由半導體集成電路設備消耗的電流方面的變化，人們也許能夠識別正在該總線線路上傳輸什么數(shù)據(jù)，該半導體集成電路設備是如何工作的，以及該半導體集成電路設備正在處理什么數(shù)據(jù)。因此，需要有這樣的技術，用于使得實際上不可能基于對所消耗的電流波形的觀察來再現(xiàn)數(shù)據(jù)，借此保護保存在半導體集成電路設備中的用戶程序和內(nèi)部數(shù)據(jù)。
用于防護用戶程序和內(nèi)部數(shù)據(jù)的一種傳統(tǒng)方法是對這樣的用戶程序和內(nèi)部數(shù)據(jù)加密。例如，日本專利第2937919號公開了一種偽隨機數(shù)發(fā)生器，用于產(chǎn)生供程序和數(shù)據(jù)加密使用的隨機數(shù)。
依據(jù)一種減少消耗電流波形的數(shù)據(jù)相關性的簡單處理過程，始終向半導體集成電路設備供應具有不依賴于數(shù)據(jù)變化的預定周期的虛假電流。
然而，由于由半導體集成電路設備消耗的電流被所述始終對其供應的虛假的電流增加了，所以半導體集成電路設備在其應用方面受到了限制。此外，所述用于保護程序和內(nèi)部數(shù)據(jù)的處理進程的能力相對較低，這是因為可以通過對消耗的電流波形的觀察來決定虛假電流的存在。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是提供一種半導體集成電路設備，其在不過度地增加消耗電流的情況下，使得難以基于對消耗的電流波形的觀察來再現(xiàn)所保存的數(shù)據(jù)，借此增加了保護程序和內(nèi)部數(shù)據(jù)的能力。
為了實現(xiàn)上述目的，根據(jù)本發(fā)明的一種半導體集成電路設備具有間歇時鐘產(chǎn)生電路，該電路通過從具有預定周期的第一時鐘中消除一些脈沖，來產(chǎn)生作為間歇脈沖鏈的第二時鐘，并且將所述第二時鐘作為內(nèi)部時鐘提供給半導體集成電路設備的每一內(nèi)部電路。同時，用于消耗電源電流的電流產(chǎn)生電路是與第三時鐘時間關聯(lián)地工作的，所述第三時鐘包括從第一時鐘中消除的脈沖鏈。
利用上述結(jié)構，即使內(nèi)部電路是使用第二時鐘工作的，用和當內(nèi)部電路使用第一時鐘正常地工作時一樣的方式來改變半導體集成電路設備的消耗電流的波形。
因此，難以將當內(nèi)部電路是使用第二時鐘工作的時候觀察的消耗電流波形、與當內(nèi)部電路是使用第一時鐘正常地工作的時候觀察的消耗電流波形相區(qū)分。相應地，即使通過分析消耗電流波形，也難以再現(xiàn)正在被處理的數(shù)據(jù)處理序列(程序)和內(nèi)部數(shù)據(jù)。保護保存在半導體集成電路設備中的程序和內(nèi)部數(shù)據(jù)的能力被增加了。此外，防止了消耗電流有不必要的增加，這是因為不必始終向半導體集成電路設備始終供應虛假電流。
本發(fā)明的上述些及其他目的、特征和有益效果將根據(jù)以下參照附圖所作的說明而更加明顯，所述附示了本發(fā)明的范例。


圖1是根據(jù)本發(fā)明的第一實施例的半導體集成電路設備的方框圖；圖2是圖1中所示半導體集成電路設備中的電流產(chǎn)生電路的電路圖；圖3是表示圖1中所示半導體集成電路設備的工作的時間圖；圖4是根據(jù)本發(fā)明的第二實施例的半導體集成電路設備的方框圖；以及圖5是根據(jù)本發(fā)明的第三實施例的半導體集成電路設備的方框圖。
具體實施例方式
第一實施例如圖1中所示，依據(jù)本發(fā)明的第一實施例的半導體集成電路設備包括中央處理器(CPU)103，ROM 104，RAM 105，以及用作存儲器件的EEPROM 106，充當用于向該半導體集成電路設備外部的電路傳輸數(shù)據(jù)、以及從所述外部的電路接收數(shù)據(jù)的接口的輸入輸出端口(I/O)107，用于產(chǎn)生具有預定周期的時鐘A(第一時鐘)的時鐘產(chǎn)生電路101，用于產(chǎn)生時鐘C(第二時鐘)的間歇時鐘產(chǎn)生電路100，所述時鐘C包括通過從所述時鐘A中消除一些脈沖得到的間歇脈沖鏈，以及用于與時鐘B(第三時鐘)時間關聯(lián)地消耗電源電流的電流產(chǎn)生電路102，所述時鐘B包括待從所述時鐘A中除去的脈沖鏈。
間歇時鐘產(chǎn)生電路100包括用于產(chǎn)生隨機數(shù)的隨機數(shù)發(fā)生器108，用于暫時地保持從隨機數(shù)發(fā)生器108輸出的隨機數(shù)的寄存器109，用于依據(jù)從隨機數(shù)發(fā)生器108輸出的隨機數(shù)來產(chǎn)生時鐘B的定時發(fā)生器110，以及用于通過向其提供時鐘B和時鐘A、并且與時鐘B時間關聯(lián)地停止輸出時鐘A來產(chǎn)生時鐘C的同步電路111。
在圖1中，半導體集成電路設備被顯示為具有CPU 103，ROM104，RAM 105，EEPROM 106和I/O 107，作為其內(nèi)部電路。然而，半導體集成電路設備的內(nèi)部電路不局限于那些電路，而是可以有具有其他功能的各種電路。
時鐘產(chǎn)生電路101產(chǎn)生具有預定周期的時鐘A，并將時鐘A提供給同步電路111。如果沒有使用包括間歇脈沖鏈的時鐘C，則時鐘A被用作內(nèi)部時鐘，用于同步地操作半導體集成電路設備的各個內(nèi)部電路，例如CPU 103，ROM 104，RAM 105，EEPROM 106，I/O 107，隨機數(shù)發(fā)生器108，等等。
時鐘產(chǎn)生電路101可以是用于使用石英晶體振蕩器、環(huán)形振蕩器或者其它在現(xiàn)有技術中公知的器件來振蕩產(chǎn)生時鐘A的電路，或者可以是用于根據(jù)由外電路提供的時鐘產(chǎn)生時鐘A的電路。時鐘產(chǎn)生電路101可以被設置為依據(jù)由外電路提供的信號控制振蕩的開始或者停止。
定時發(fā)生器110經(jīng)由寄存器109接收由隨機數(shù)發(fā)生器108產(chǎn)生的隨機數(shù)，并且例如當隨機數(shù)與預置值一致的時候產(chǎn)生為“1”的時鐘B。
同步電路111被提供時鐘B以及由時鐘產(chǎn)生電路101輸出的時鐘A，并且當時鐘B是“1”的時候停止輸出時鐘A，借此產(chǎn)生是間歇的脈沖鏈的時鐘C。在本實施例中，半導體集成電路設備的內(nèi)部電路(CPU103，存儲器，I/O 107，等等)是使用時鐘C作為內(nèi)部時鐘工作的。此外，在本實施例中，電流產(chǎn)生電路102是與時鐘B時間關聯(lián)地工作的，所述時鐘B包括待從時鐘A中除去的脈沖鏈。利用這一結(jié)構，即使當內(nèi)部電路是使用作為間歇脈沖鏈的時鐘C工作的時候，用和當內(nèi)電路使用時鐘A正常地工作時一樣的方式來改變半導體集成電路設備的消耗電流的波形。因此，難以將當內(nèi)電路是使用時鐘C工作的時候觀察的消耗電流波形、與當內(nèi)電路是使用時鐘A正常地工作的時候觀察的消耗電流波形相區(qū)分。相應地，難以分析正被處理的數(shù)據(jù)對于消耗電流波形的相關性。
舉例來說，隨機數(shù)發(fā)生器108包括用于使用已知的線性反饋移位寄存器產(chǎn)生偽隨機數(shù)的偽隨機數(shù)發(fā)生器。
如圖2中所示，電流產(chǎn)生電路102包括電阻R和N溝道MOS晶體管Q1，它們彼此串聯(lián)連接，并且被插在電源VDD和地電位GND之間。利用圖2中所示結(jié)構，通過電阻R的值確定穿過電流產(chǎn)生電路102的電流。
將在下文中參照圖3說明依據(jù)第一實施例的半導體集成電路設備的工作。圖3是一時間圖，其示出當半導體集成電路設備的內(nèi)部電路是使用時鐘A工作(正常地工作)的時候產(chǎn)生的消耗電流波形，當半導體集成電路設備的內(nèi)部電路是使用時鐘C工作的時候產(chǎn)生的消耗電流波形，以及當半導體集成電路設備的內(nèi)部電路是使用時鐘C工作、并且電流產(chǎn)生電路102是使用時鐘B工作的時候產(chǎn)生的消耗電流波形。
如圖3中所示，如果半導體集成電路設備的內(nèi)部時鐘是使用時鐘C間歇地工作的，則消耗電流變得小于當半導體集成電路設備的內(nèi)部電路是使用時鐘A正常地工作時的情形。然而，能夠從半導體集成電路設備的外部確定其內(nèi)部電路是以與當它們是正常地工作的時候顯著不同的方式來工作的。因此，減少了使得難于從外部對半導體集成電路設備的內(nèi)部處理工作進行分析的影響。
依據(jù)本實施例，半導體集成電路設備的內(nèi)部電路是使用時鐘C工作的，同時電流產(chǎn)生電路102是使用時鐘B工作。在這時候，消耗電流的值(平均值)實質(zhì)上與當半導體集成電路設備的內(nèi)部電路是使用時鐘A正常地工作的時候的消耗電流的值相同。然而，由于難以將在這時候觀察的消耗電流波形與當內(nèi)部電路是使用時鐘A正常地工作的時候觀察的消耗電流波形相區(qū)分，所以即使當觀察消耗電流波形的時候，也難以分析正被處理的數(shù)據(jù)對于消耗電流波形的相關性。因此難以再現(xiàn)數(shù)據(jù)。
依據(jù)本實施例的半導體集成電路設備使得難以基于對消耗電流波形的觀察來再現(xiàn)保存的數(shù)據(jù)，保護保存在半導體集成電路設備中的程序和內(nèi)部數(shù)據(jù)的能力被提高了。此外，防止消耗電流有不必要的增加，這是因為不必始終向半導體集成電路設備始終供應虛假電流。
第二實施例如圖4中所示，依據(jù)本發(fā)明的第二實施例的半導體集成電路設備與依據(jù)第一實施例的半導體集成電路設備相似，它不僅具有在圖1中所示的電路結(jié)構之外，還具有包含有多個電流產(chǎn)生電路1021至102n(n是正整數(shù))的電流產(chǎn)生電路群113，以及用于選擇待工作的電流產(chǎn)生電路的電路選擇寄存器112。依據(jù)第二實施例的半導體集成電路設備的其他結(jié)構和工作細節(jié)與依據(jù)第一實施例的半導體集成電路設備的那些結(jié)構和工作細節(jié)相同，下文中將不再說明。
舉例來說，電路選擇寄存器112被配置為能夠經(jīng)由數(shù)據(jù)總線，從外電路向其中寫入期望值。
依據(jù)存儲在電流選擇寄存器112中的值預先選擇電流產(chǎn)生電路1021至102n，并且所選擇的電流產(chǎn)生電路是使用由定時發(fā)生器輸出的時鐘B工作的。
舉例來說，如果電流選擇寄存器112中的位0被分配給電流產(chǎn)生電路1021，則當存儲在電流選擇寄存器112中的值是“1H”的時候，也就是說當位0是“1”的時候，電流產(chǎn)生電路1021使用時鐘B工作。類似地，當相應位是“1”的時候，被分配給電流選擇寄存器112的其他位的電流產(chǎn)生電路1022至102n使用時鐘B工作。可以是一次一個地選擇電流產(chǎn)生電路1021至102n并使其工作，或者同時地選擇電流產(chǎn)生電路1021至102n中的多于一個并使其同時工作。電流產(chǎn)生電路1021至102n可以被配置為所消耗的電流因此而彼此不同或者彼此相等。
利用依據(jù)第二實施例的半導體集成電路設備，由于從電流產(chǎn)生電路1021至102n中被選擇出來的電路或多個電路工作，所以比依據(jù)第一實施例的半導體集成電路設備更好地實現(xiàn)了與當內(nèi)部電路正常地工作的時候觀察的消耗電流波形相接近的消耗電流波形。
因此，依據(jù)第二實施例的半導體集成電路設備使得更加難以基于對消耗電流波形的觀察來再現(xiàn)保存的數(shù)據(jù)，并且因此，保護保存在半導體集成電路設備中的程序和內(nèi)部數(shù)據(jù)的能力被進一步地提高了。
第三實施例如圖5中所示，依據(jù)本發(fā)明的第三實施例的半導體集成電路設備與依據(jù)第二實施例的半導體集成電路設備相似，除了由隨機數(shù)發(fā)生器產(chǎn)生的隨機數(shù)是經(jīng)由寄存器209提供給電路選擇寄存器212的。依據(jù)第三實施例的半導體集成電路設備的其他結(jié)構和工作細節(jié)與依據(jù)第二實施例的半導體集成電路設備的那些結(jié)構和工作細節(jié)相同，下文中將不再說明。
依據(jù)第三實施例，寄存器209暫時地保持由隨機數(shù)發(fā)生器產(chǎn)生的隨機數(shù)，并且將該隨機數(shù)提供給電路選擇寄存器212。因此，電路選擇寄存器212從電流產(chǎn)生電路群中隨機地選擇一個將使用時鐘B工作的電流產(chǎn)生電路。
因為隨機選擇的電流產(chǎn)生電路是使用時鐘B工作的，所以與使用依據(jù)第二實施例的半導體集成電路設備相比，更加難以基于對消耗電流波形的觀察再現(xiàn)所保存的數(shù)據(jù)。因此，保護保存在半導體集成電路設備中的程序和內(nèi)部數(shù)據(jù)的能力大大提高了。
在所述第一至第三實施例中，所述定時發(fā)生器和電流產(chǎn)生電路是基于由隨機數(shù)發(fā)生器輸出的隨機數(shù)工作的。然而，可以使用諸如計時器、移位寄存器或者半導體集成電路設備的內(nèi)部總線之類的、其數(shù)據(jù)在半導體集成電路設備的工作期間隨時間變化的電路(可變數(shù)據(jù)輸出電路)的輸出值，而不是使用隨機數(shù)，供操作定時發(fā)生器和電流產(chǎn)生電路使用。
雖然已經(jīng)使用特定術語說明了本發(fā)明的最佳實施例，但是這樣的說明僅僅用作舉例說明的目的，并且可以理解的是，可以在不背離以下權利要求書的精神或范圍的情況下作出變化和變型。
權利要求
1.一種具有多個可操作地與內(nèi)部時鐘同步的內(nèi)部電路的半導體集成電路設備，包括時鐘產(chǎn)生電路，用于產(chǎn)生具有預定周期的第一時鐘；間歇時鐘產(chǎn)生電路，用于產(chǎn)生包含間歇脈沖鏈的第二時鐘、并且將所述第二時鐘作為所述內(nèi)部時鐘提供給所述內(nèi)部電路，所述間歇脈沖鏈是通過從所述第一時鐘中消除一些脈沖而產(chǎn)生的；以及電流產(chǎn)生電路，用于與第三時鐘時間關聯(lián)地消耗電源電流，所述第三時鐘包括待從所述第一時鐘中消除的脈沖鏈。
2.如權利要求1所述的半導體集成電路設備，其中所述間歇時鐘產(chǎn)生電路包括可變數(shù)據(jù)輸出電路，用于輸出可隨時間變化的數(shù)據(jù)；定時發(fā)生器，用于依據(jù)從所述可變數(shù)據(jù)輸出電路輸出的數(shù)據(jù)產(chǎn)生所述第三時鐘；以及同步電路，用于通過被提供所述第三時鐘和從所述時鐘產(chǎn)生電路輸出的所述第一時鐘、并且與所述第三時鐘時間關聯(lián)地停止輸出所述第一時鐘，來產(chǎn)生所述第二時鐘。
3.如權利要求2所述的半導體集成電路設備，其中所述可變數(shù)據(jù)輸出電路是用于產(chǎn)生隨機數(shù)的隨機數(shù)發(fā)生器。
4.如權利要求1所述的半導體集成電路設備，進一步包括電流產(chǎn)生電路群，包含多個所述電流產(chǎn)生電路；以及電路選擇寄存器，用于依據(jù)預先存儲的值選擇至少一個將消耗所述電源電流的所述電流產(chǎn)生電路。
5.如權利要求2所述的半導體集成電路設備，進一步包括電流產(chǎn)生電路群，包含多個所述電流產(chǎn)生電路；以及電路選擇寄存器，用于依據(jù)從所述可變數(shù)據(jù)輸出電路輸出的數(shù)據(jù)，選擇至少一個將消耗所述電源電流的所述電流產(chǎn)生電路。
全文摘要
通過從具有預定周期的第一時鐘中消除一些脈沖產(chǎn)生作為間歇脈沖鏈的第二時鐘，并將其作為內(nèi)部時鐘提供給半導體集成電路設備的內(nèi)部電路。同時，用于消耗電源電流的電流產(chǎn)生電路與第三時鐘時間關聯(lián)地工作，所述第三時鐘包括待從所述第一時鐘中消除的脈沖鏈。
文檔編號H01L21/822GK1534428SQ200410031380
公開日2004年10月6日 申請日期2004年3月26日 優(yōu)先權日2003年3月28日
發(fā)明者島本光裕 申請人:恩益禧電子股份有限公司