專利名稱：靜態(tài)隨機存取存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有互補型場效應(yīng)晶體管的靜態(tài)隨機存取存儲器(以下稱SRAM)。
背景技術(shù)：
作為高速且低功耗的半導(dǎo)體存儲器，有用互補型絕緣柵場效應(yīng)晶體管(以下稱CMOS)構(gòu)成的SRAM。CMOS具有電子傳導(dǎo)型場效應(yīng)晶體管和空穴傳導(dǎo)型場效應(yīng)晶體管，SRAM的各存儲單元具有兩個CMOS、以及連接在各CMOS上的構(gòu)成傳輸門的場效應(yīng)晶體管。
在這些場效應(yīng)晶體管中，如果α線或中性粒子線橫切在漏區(qū)的高濃度雜質(zhì)擴(kuò)散層和襯底阱之間形成的耗盡層，則因此而生成的電子或空穴受耗盡層中的電場作用而被收集在漏區(qū)中，存在發(fā)生使SRAM的邏輯狀態(tài)反轉(zhuǎn)的軟錯誤的問題。
另一方面，為了CMOS的微細(xì)化，提出了將肖特基結(jié)用于空穴傳導(dǎo)型及電子傳導(dǎo)型的場效應(yīng)晶體管的漏區(qū)，進(jìn)行共用化的方案(參照專利文獻(xiàn)1)。
<專利文獻(xiàn)1>日本專利申請?zhí)亻_2000-124329公報在現(xiàn)有的SRAM中，由于α線或中性粒子線入射到場效應(yīng)晶體管的襯底內(nèi)的耗盡層中，所以存在頻頻發(fā)生軟錯誤的問題。
本發(fā)明將改善這樣的SRAM單元中的軟錯誤的寬容性作為目的之一。

發(fā)明內(nèi)容
為了解決上述課題，根據(jù)本發(fā)明的第一方面，提供一種靜態(tài)隨機存取存儲器，其特征在于包括第一互補型場效應(yīng)晶體管，該第一互補型場效應(yīng)晶體管具備具有與半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第一漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第一電子傳導(dǎo)型場效應(yīng)晶體管；以及與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共有第一漏區(qū)，在上述半導(dǎo)體襯底上具有與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第一空穴傳導(dǎo)型場效應(yīng)晶體管，第一傳輸門，該第一傳輸門由與上述第一互補型場效應(yīng)晶體管共有上述第一漏區(qū)的場效應(yīng)晶體管構(gòu)成，第二互補型場效應(yīng)晶體管，該第二互補型場效應(yīng)晶體管具有具有與上述半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第二漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第二電子傳導(dǎo)型場效應(yīng)晶體管；以及與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共有漏區(qū)，在上述半導(dǎo)體襯底上具有與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第二空穴傳導(dǎo)型場效應(yīng)晶體管，第二傳輸門，該第二傳輸門由與上述第二互補型場效應(yīng)晶體管共有上述第二漏區(qū)的場效應(yīng)晶體管構(gòu)成，上述第一互補型場效應(yīng)晶體管的共用柵極連接在上述第二漏區(qū)上，上述第二互補型場效應(yīng)晶體管的共用柵極連接在上述第一漏區(qū)上。
為了解決上述課題，根據(jù)本發(fā)明的第二方面，提供一種靜態(tài)隨機存取存儲器，其特征在于包括第一互補型場效應(yīng)晶體管，該第一互補型場效應(yīng)晶體管具有具有與半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第一漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第一電子傳導(dǎo)型場效應(yīng)晶體管；與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共有第一漏區(qū)，具有與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第一空穴傳導(dǎo)型場效應(yīng)晶體管；以及在上述第一漏區(qū)上夾著介電體層形成的、連接上述第一電子傳導(dǎo)型場效應(yīng)晶體管及上述第一空穴傳導(dǎo)型場效應(yīng)晶體管的柵極的布線，第二互補型場效應(yīng)晶體管，該第二互補型場效應(yīng)晶體管具有具有與上述半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第二漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第二電子傳導(dǎo)型場效應(yīng)晶體管；與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共有上述第二漏區(qū)，具有與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第二空穴傳導(dǎo)型場效應(yīng)晶體管；以及在上述第二漏區(qū)上夾著介電體層形成的、連接上述第二電子傳導(dǎo)型場效應(yīng)晶體管及上述第二空穴傳導(dǎo)型場效應(yīng)晶體管的柵極的布線，上述第一互補型場效應(yīng)晶體管的共用柵極連接在上述第二漏區(qū)上，上述第二互補型場效應(yīng)晶體管的共用柵極連接在上述第二漏區(qū)上。
如果采用本發(fā)明，則由于對互補型場效應(yīng)晶體管和傳輸門設(shè)置共有漏區(qū)，在共有漏區(qū)和半導(dǎo)體襯底之間形成肖特基結(jié)，所以能使漏耗盡層狹窄，能減少由α線或中性粒子線在耗盡層中生成電子空穴對的頻度。另外，由于共用漏區(qū)，所以靜態(tài)隨機存取存儲器各部的設(shè)計的自由度增大，同時能縮小存儲單元。


圖1是說明本發(fā)明的第一實施方式的SRAM存儲單元用的平面布局圖(也表示一部分連接關(guān)系)。
圖2是第一實施方式的SRAM存儲單元用的A-A’的剖面示意圖。
圖3是第一實施方式的SRAM存儲單元用的B-B’的剖面示意圖。
圖4是第一實施方式的SRAM存儲單元用的另一平面布局圖(也表示一部分連接關(guān)系)。
圖5是圖4所示的平面布局圖中的A-A’剖面示意圖。
圖6是圖4所示的平面布局圖中的B-B’剖面示意圖。
圖7是第一實施方式的SRAM存儲單元用的另一平面布局圖(也表示一部分連接關(guān)系)。
圖8是圖7所示的平面布局圖中的A-A’剖面示意圖。
圖9是圖7所示的平面布局圖中的B-B’剖面示意圖。
具體實施例方式
以下，參照

本發(fā)明的各實施方式。另外，在所有實施方式和實施例中，相同的結(jié)構(gòu)標(biāo)以同一標(biāo)記，省略重復(fù)的說明。另外，各圖是說明本發(fā)明和促進(jìn)對其理解用的示意圖，其形狀，尺寸和比例等有與實際的裝置不同的地方，但參照以下的說明和眾所周知的技術(shù)，能適當(dāng)?shù)卦O(shè)計變更它們。
(第一實施方式)圖1中示出了根據(jù)本發(fā)明的實施方式的SRAM存儲單元的俯視圖。
該SRAM存儲單元具有第一CMOS 1和第二CMOS 3。第一CMOS 1具有空穴傳導(dǎo)型場效應(yīng)晶體管11和電子傳導(dǎo)型場效應(yīng)晶體管12，兩者共有漏區(qū)13。另外，空穴傳導(dǎo)型場效應(yīng)晶體管11的柵極14和電子傳導(dǎo)型場效應(yīng)晶體管的柵極17用布線G1連接(共用化)。15是空穴傳導(dǎo)型場效應(yīng)晶體管11的源區(qū)，16是電子傳導(dǎo)型場效應(yīng)晶體管12的源區(qū)。
第二CMOS 3具有空穴傳導(dǎo)型場效應(yīng)晶體管31和電子傳導(dǎo)型場效應(yīng)晶體管32，兩者共有漏區(qū)33。另外，空穴傳導(dǎo)型場效應(yīng)晶體管31的柵極34和電子傳導(dǎo)型場效應(yīng)晶體管的柵極37用布線G2連接(共用化)。圖1中的35是空穴傳導(dǎo)型場效應(yīng)晶體管31的源區(qū)，圖1中的36是電子傳導(dǎo)型場效應(yīng)晶體管32的源區(qū)。
第一CMOS 1和第二CMOS 3的空穴傳導(dǎo)型場效應(yīng)晶體管11、31的源區(qū)15、35共同連接，被供給Vcc。另外，電子傳導(dǎo)型場效應(yīng)晶體管12、32的源區(qū)16、36共同連接，被供給Vss。另外，第一CMOS1的共用化了的柵極G1連接在第二CMOS 3的共有漏區(qū)33上，第二CMOS 3的共用化了的柵極G2連接在第一CMOS 1的共有漏區(qū)13上。由此，該一對CMOS構(gòu)成雙穩(wěn)態(tài)觸發(fā)電路。
SRAM存儲單元還具有構(gòu)成傳輸門的兩個電子傳導(dǎo)型場效應(yīng)晶體管5、7，各電子傳導(dǎo)型場效應(yīng)晶體管共有CMOS和漏區(qū)。就是說，第一CMOS 1的共有漏構(gòu)成電子傳導(dǎo)型場效應(yīng)晶體管5的漏，第二CMOS 3的共有漏構(gòu)成電子傳導(dǎo)型場效應(yīng)晶體管7的漏。
這里，場效應(yīng)晶體管5、7的柵極51、71是字線WL，分別連接在字線控制電路上。另外，場效應(yīng)晶體管5、7的源區(qū)53由位線BL控制，源區(qū)73由位線/BL控制。
另外，通過柵極14、17、34、37、51、71的控制和漏電壓的施加，在各柵極下面的半導(dǎo)體襯底(源·漏區(qū)之間)上形成備場效應(yīng)晶體管的溝道。另外，各CMOS和傳輸門的共用漏區(qū)13、33能采用例如ErSi2等的金屬電極。
圖2是圖1中的A-A’的剖面示意圖。
本實施方式的各場效應(yīng)晶體管在襯底9的表面上形成。在空穴傳導(dǎo)型場效應(yīng)晶體管11下面的襯底9上，形成添加了n型雜質(zhì)的阱區(qū)91，在電子傳導(dǎo)型場效應(yīng)晶體管12下面的襯底9上，形成添加了p型雜質(zhì)的阱區(qū)92。另外，該實施方式中的備晶體管都是絕緣柵型的，所以柵極14、17和襯底9利用柵絕緣膜18、19進(jìn)行絕緣。
如圖2所示，在本實施方式中，將與半導(dǎo)體襯底9有肖特基結(jié)的金屬層用于共有漏區(qū)，所以包圍它的耗盡層20極其狹窄。因此，與現(xiàn)有的由雜質(zhì)擴(kuò)散層構(gòu)成的漏區(qū)相比，能減少耗盡層中由α線或中性粒子線生成的電子空穴對的數(shù)量。
圖3是圖1中的B-B’的剖面圖。
如圖3所示，由于共有漏區(qū)13與半導(dǎo)體襯底形成肖特基結(jié)，所以漏耗盡層20狹窄，能減少由α線或中性粒子線在耗盡層中生成電子空穴對的頻度。另外，在圖2及圖3中，省略而未示出在半導(dǎo)體襯底9上形成的層間絕緣膜。
另外，如果采用這些金屬漏區(qū)13，則由于其周圍的耗盡層窄，所以具有不容易發(fā)生短溝道效應(yīng)的效果。就是說，如果將高濃度的雜質(zhì)擴(kuò)散層用于漏區(qū)，則在與阱區(qū)之間能形成寬的耗盡層，喪失了柵極的控制性，成為短溝道效應(yīng)的原因。為了抑制該短溝道效應(yīng)，雖然有必要使柵極長度形成得足夠長，但如果采用本實施方式，則沒有這樣的必要，還能實現(xiàn)半導(dǎo)體集成電路的微細(xì)化。
另外，作為用于共有漏13、33的金屬，能采用ErSi2等的金屬硅化物。特別是ErSi2對空穴的勢壘高，所以能抑制由ErSi2和p型阱之間的空穴電流引起的泄漏。另外，由于ErSi2被p型阱包圍著，所以具有能抑制由ErSi2和n型阱之間的電子電流引起的泄漏的效果。由于形成肖特基結(jié)的金屬性材料的功函數(shù)比本征半導(dǎo)體的能帶隙的中央高，被在半導(dǎo)體襯底上形成了肖特基結(jié)的空穴傳導(dǎo)型的半導(dǎo)體區(qū)包圍著，所以能獲得這些作用和效果。這樣的金屬漏的材料除了ErSi2以外，還有YSi2、GdSi2、DySi2、HoSi2等。
如上所述，由于用共有金屬層形成全部場效應(yīng)晶體管的漏區(qū)，所以由肖特基勢壘形成的耗盡層比pn結(jié)窄很多，能抑制靜態(tài)隨機存取存儲器中的短溝道效應(yīng)和軟錯誤。另外，由于全部漏區(qū)共有，所以漏區(qū)中不需要以前的STI(淺溝分離)等的元件分離區(qū)，所以適合微細(xì)化，用于設(shè)置元件分離區(qū)的布局上的制約少。
圖4中示出了本實施方式的SRAM單元中的第二平面圖。在該第二平面圖中，不變更各晶體管的結(jié)構(gòu)和連接關(guān)系，只變更了柵極和源、漏區(qū)的平面配置方法。在該例中，由L形的圖形構(gòu)成兩個CMOS的共用化了的柵G1、G2，分別與由同樣的L形圖形構(gòu)成的共用漏13、33組合，構(gòu)成矩形圖形。如果這樣處理，則由于共用柵極G1、G2緊密配置，所以不僅能提高集成度，而且適合于柵極形成后或以后的布線工序后的CMP(化學(xué)機械拋光)等平坦化工序。
在圖4中，被共用化了的一個CMOS的柵G1(G2)和另一個CMOS的漏區(qū)33(13)用布線101、103連接。布線101連接在漏區(qū)13和柵G2分別重疊的區(qū)域上，布線103連接在柵G1和漏區(qū)33分別重疊的區(qū)域上。
另外，也可以將成為上述實施方式的傳輸門的場效應(yīng)晶體管作為空穴傳導(dǎo)型的。在將傳輸門作為空穴傳導(dǎo)型的場效應(yīng)晶體管的情況下，將其源區(qū)53、73作為p型雜質(zhì)的擴(kuò)散區(qū)。另外，例如將PtSi用于CMOS的作為共用漏的13、33。
另外，如圖5所示的圖1中的A-A’剖面的變形及圖6所示的圖1中的B-B’剖面的變形所示，在半導(dǎo)體襯底9’上，形成包圍空穴傳導(dǎo)型場效應(yīng)晶體管的柵極14下面的溝道區(qū)(源、漏區(qū)之間的區(qū)域)、p型源區(qū)15、共用漏區(qū)13的n型阱91’。另外，在半導(dǎo)體襯底9’上，與n型阱相鄰地形成包圍電子傳導(dǎo)型場效應(yīng)晶體管的溝道區(qū)和源區(qū)的p型阱92’。
這里，由于PtSi對電子的勢壘高，所以如果采用PtSi漏區(qū)13，則能抑制由與n型阱之間的電子電流以前的泄漏。另外，由于PtSi被n型阱包圍，所以也能抑制由PtSi和p型阱之間的空穴電流以前的泄漏。形成肖特基結(jié)的金屬性材料的功函數(shù)比本征半導(dǎo)體的能帶隙的中央低，在半導(dǎo)體襯底上形成了肖特基結(jié)的電子傳導(dǎo)型的半導(dǎo)體區(qū)中有必要包含這樣的作用和效果。作為能獲得這樣的作用和效果的漏材料，除了PtSi以外，還有Pt2Si、IrSi、IrSi2等。
(第二實施方式)用圖7中的俯視圖，說明根據(jù)本發(fā)明的第二方面的肖特基漏SRAM。
在該例中，第一CMOS 1的空穴傳導(dǎo)型場效應(yīng)晶體管的柵極14和電子傳導(dǎo)型場效應(yīng)晶體管的柵極17用上層的導(dǎo)體M0連接，成為第一CMOS 1的共用化柵。另外，該M0用上層的導(dǎo)體M1’連接在第二CMOS 3的漏區(qū)33上。
第二CMOS 3的空穴傳導(dǎo)型柵極34用上層的導(dǎo)體M0’與電子傳導(dǎo)型柵極37連接，再用上層的導(dǎo)體M1連接在第一CMOS 1的漏區(qū)13上。
這樣，如果使CMOS的漏區(qū)和傳輸門的場效應(yīng)晶體管的漏共用化，則由于利用多層布線，所以與以往相比，能進(jìn)行微細(xì)化的局部。但是，在本實施方式中，未必需要使3個場效應(yīng)晶體管的漏區(qū)共用化。
圖8是圖7中的A-A’剖面示意圖，圖9是圖7中的B-B’剖面示意圖。
在本實施方式中，由于由在M0和共用漏區(qū)13之間形成的絕緣層95、97產(chǎn)生的寄生電容構(gòu)成第一CMOS 1的新的電容成分，所以不消費芯片面積，能有效地抑制由軟錯誤引起的邏輯反轉(zhuǎn)。雖然未示出第二CMOS 3的剖面圖，但第二CMOS 3與第一CMOS 1對稱地構(gòu)成，所以采用與第一CMOS 1同樣的結(jié)構(gòu)，能獲得與第一CMOS 1同樣的效果。
另外，在各剖面圖中，在柵極14、17、51的側(cè)壁上能設(shè)置所謂的側(cè)壁絕緣膜。但是，由于圖8和圖9中的柵極14、17的側(cè)面接觸導(dǎo)體M0，所以能降低接觸電阻，與此不同，如果設(shè)置側(cè)壁絕緣膜，則由于接觸區(qū)只限于柵極14、17的上表面，所以存在接觸電阻增大的缺點。
另外，在絕緣層95、97中，能使用氧化硅、氮化硅等絕緣材料。圖8及圖9中的93表示氧化硅等層間絕緣膜，W表示連接導(dǎo)體M0和導(dǎo)體M1’的接點，連接共用漏13和導(dǎo)體M1的接點。
如上所述，如果采用本實施方式，則由于在3個場效應(yīng)晶體管中使用共用的漏區(qū)，所以除了能提高軟錯誤的寬容性以外，還能增加設(shè)計的自由度，能使單元縮小。
與此不同，在將雜質(zhì)擴(kuò)散層用于漏區(qū)的現(xiàn)有的CMOS中，空穴傳導(dǎo)型場效應(yīng)晶體管和電子傳導(dǎo)型場效應(yīng)晶體管的漏區(qū)，其不同的雜質(zhì)是分別獨立的，為了將它們作為共用漏必須形成接點，因此不可能降低寄生電容。
另外，在以上說明的第一實施方式中，雖然不使用元件分離區(qū)，但也能在各晶體管的漏區(qū)之間形成元件分離，在此情況下，上述的共有的漏區(qū)被分離，所以必須設(shè)置連接分離的漏區(qū)之間的布線。
以上，雖然說明了本發(fā)明的實施方式，但本發(fā)明不限定于這些，在權(quán)利要求中記載的發(fā)明的要旨的范疇內(nèi)，能進(jìn)行各種變更。
另外，本發(fā)明在實施階段，在不脫離其要旨的范圍內(nèi)，能進(jìn)行各種變形。
另外，通過將上述實施方式中公開的多種結(jié)構(gòu)要素適當(dāng)?shù)亟M合起來，能形成發(fā)明的種種方面。例如，可以從實施方式中所示的全部結(jié)構(gòu)要素中刪除幾個結(jié)構(gòu)要素。另外，也可以將不同的實施方式中的結(jié)構(gòu)要素適當(dāng)?shù)亟M合。
權(quán)利要求
1.一種靜態(tài)隨機存取存儲器，其特征在于包括第一互補型場效應(yīng)晶體管，該第一互補型場效應(yīng)晶體管具備具有與半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第一漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第一電子傳導(dǎo)型場效應(yīng)晶體管；以及與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共有第一漏區(qū)，在上述半導(dǎo)體襯底上具有與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第一空穴傳導(dǎo)型場效應(yīng)晶體管，第一傳輸門，該第一傳輸門由與上述第一互補型場效應(yīng)晶體管共有上述第一漏區(qū)的場效應(yīng)晶體管構(gòu)成，第二互補型場效應(yīng)晶體管，該第二互補型場效應(yīng)晶體管具備具有與上述半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第二漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第二電子傳導(dǎo)型場效應(yīng)晶體管；以及與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共有漏區(qū)，在上述半導(dǎo)體襯底上具有與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第二空穴傳導(dǎo)型場效應(yīng)晶體管，第二傳輸門，該第二傳輸門由與上述第二互補型場效應(yīng)晶體管共有上述第二漏區(qū)的場效應(yīng)晶體管構(gòu)成，上述第一互補型場效應(yīng)晶體管的共用柵極連接在上述第二漏區(qū)上，上述第二互補型場效應(yīng)晶體管的共用柵極連接在上述第一漏區(qū)上。
2.一種靜態(tài)隨機存取存儲器，其特征在于包括第一互補型場效應(yīng)晶體管，該第一互補型場效應(yīng)晶體管具備具有與半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第一漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第一電子傳導(dǎo)型場效應(yīng)晶體管；與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共有第一漏區(qū)，具有與上述第一電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第一空穴傳導(dǎo)型場效應(yīng)晶體管；以及在上述第一漏區(qū)上夾著介電體層形成的、連接上述第一電子傳導(dǎo)型場效應(yīng)晶體管及上述第一空穴傳導(dǎo)型場效應(yīng)晶體管的柵極的布線，第二互補型場效應(yīng)晶體管，該第二互補型場效應(yīng)晶體管具備具有與上述半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第二漏區(qū)、以及在上述半導(dǎo)體襯底上形成的柵極的第二電子傳導(dǎo)型場效應(yīng)晶體管；與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共有上述第二漏區(qū)，具有與上述第二電子傳導(dǎo)型場效應(yīng)晶體管共用化了的柵極的第二空穴傳導(dǎo)型場效應(yīng)晶體管；以及在上述第二漏區(qū)上夾著介電體層形成的、連接上述第二電子傳導(dǎo)型場效應(yīng)晶體管及上述第二空穴傳導(dǎo)型場效應(yīng)晶體管的柵極的布線，上述第一互補型場效應(yīng)晶體管的共用柵極連接在上述第二漏區(qū)上，上述第二互補型場效應(yīng)晶體管的共用柵極連接在上述第二漏區(qū)上。
3.根據(jù)權(quán)利要求1或2所述的靜態(tài)隨機存取存儲器，其特征在于上述第一及第二漏區(qū)由呈一體的金屬性材料膜構(gòu)成。
4.根據(jù)權(quán)利要求1至3中的任意一項所述的靜態(tài)隨機存取存儲器，其特征在于上述第一及第二漏區(qū)的金屬性材料的功函數(shù)比本征半導(dǎo)體的能帶隙的中央高，上述第一及第二漏區(qū)包含于在上述半導(dǎo)體襯底上形成的空穴傳導(dǎo)型的半導(dǎo)體區(qū)中。
5.根據(jù)權(quán)利要求1至3中的任意一項所述的靜態(tài)隨機存取存儲器，其特征在于上述第一及第二漏區(qū)的金屬性材料的功函數(shù)比本征半導(dǎo)體的能帶隙的中央低，上述第一及第二漏區(qū)包含于在上述半導(dǎo)體襯底上形成的電子傳導(dǎo)型的半導(dǎo)體區(qū)中。
全文摘要
提供一種靜態(tài)隨機存取存儲器，軟錯誤的寬容性好。它包括第一互補型場效應(yīng)晶體管，其具備具有和半導(dǎo)體襯底構(gòu)成肖特基結(jié)的漏區(qū)的第一電子傳導(dǎo)型場效應(yīng)晶體管；與第一電子傳導(dǎo)型場效應(yīng)晶體管共有漏區(qū)，具有與第一電子傳導(dǎo)型場效應(yīng)晶體管共用的柵極的第一空穴傳導(dǎo)型場效應(yīng)晶體管；第二互補型場效應(yīng)晶體管，其具備具有和半導(dǎo)體襯底構(gòu)成肖特基結(jié)的第二漏區(qū)的第二電子傳導(dǎo)型場效應(yīng)晶體管；以及與第二電子傳導(dǎo)型場效應(yīng)晶體管共有漏區(qū)，具有與第一電子傳導(dǎo)型場效應(yīng)晶體管共用的柵極的第二空穴傳導(dǎo)型場效應(yīng)晶體管，第一及第二互補型場效應(yīng)晶體管的共用柵極連接在相對的互補型場效應(yīng)晶體管的共有漏區(qū)上。
文檔編號H01L27/092GK1601750SQ200410011720
公開日2005年3月30日 申請日期2004年9月24日 優(yōu)先權(quán)日2003年9月24日
發(fā)明者松澤一也, 內(nèi)田建, 中內(nèi)孝浩 申請人:株式會社東芝