專利名稱：半導(dǎo)體芯片、半導(dǎo)體晶片及半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片、半導(dǎo)體晶片及半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
開發(fā)了3維組裝方式的半導(dǎo)體裝置。此外，已知在半導(dǎo)體芯片上形成貫通電極，疊加半導(dǎo)體芯片，接合上下的貫通電極。在以往的結(jié)構(gòu)中，上下的半導(dǎo)體芯片的短路防止對(duì)策不完善?；蛘?，考慮在形成半導(dǎo)體芯片的貫通電極的面上形成絕緣層。但是，在此種情況下，在上下半導(dǎo)體芯片之間用于充填底部填充(unerfill)材的間隙變得狹窄。

發(fā)明內(nèi)容
本發(fā)明的目的是，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，在端子周邊部形成絕緣層，防止短路，以及通過充分確保間隙提高底部填充材的充填性。
(1)本發(fā)明的半導(dǎo)體芯片，具有半導(dǎo)體基板；集成電路，至少一部分嵌入上述半導(dǎo)體基板；貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部；絕緣層，避開上述第2面的一部分區(qū)域地形成在上述突出部的周邊區(qū)域。如果采用本發(fā)明，由于形成在貫通電極的突出部的周邊區(qū)域，避開其以外區(qū)域地形成絕緣層，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(2)在該半導(dǎo)體芯片中可以隨著遠(yuǎn)離上述突出部而變薄地形成上述絕緣層。
(3)本發(fā)明的半導(dǎo)體芯片，其中，具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面的整面上的絕緣層；上述絕緣層包括形成在上述突出部的周邊區(qū)域的第1絕緣部及其以外的第2絕緣部；比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣部。如果采用本發(fā)明，由于比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣部，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(4)在該半導(dǎo)體芯片中也可以隨著遠(yuǎn)離上述突出部，減薄地形成上述第1絕緣部。
(5)本發(fā)明的半導(dǎo)體芯片，其中，具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、絕緣層，避開上述第2面的一部分區(qū)域地形成在上述第2面的所述突出部的周邊區(qū)域；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成。如果采用本發(fā)明，由于在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(6)本發(fā)明的半導(dǎo)體芯片，其中，具有
半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；在所述半導(dǎo)體基板的第2面上，所述突出部的周邊區(qū)域從其以外的區(qū)域隆起而形成；以所述周邊區(qū)域上的部分表面從其以外的部分的表面隆起的方式形成所述絕緣層。如果采用本發(fā)明，由于絕緣層的突出部周邊區(qū)域上的部分表面從其以外的部分的表面隆起而形成，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(7)在該半導(dǎo)體芯片中也可以以超過上述絕緣層的最厚部分的高度的方式形成所述突出部。
(8)在該半導(dǎo)體芯片中也可以以與所述絕緣層的最厚部分相同的高度的方式形成所述突出部。
(9)本發(fā)明的半導(dǎo)體晶片，具有半導(dǎo)體基板；多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板；多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部；多個(gè)絕緣層，避開上述第2面的部分區(qū)域地分別形成在上述突出部的周邊區(qū)域。如果采用本發(fā)明，由于形成在貫通電極的突出部的周邊區(qū)域，避開其以外區(qū)域地形成絕緣層，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(10)在該半導(dǎo)體晶片中也可以隨著遠(yuǎn)離上述突出部，分別減薄地形成上述多個(gè)絕緣層。
(11)本發(fā)明的半導(dǎo)體晶片，其中，具有半導(dǎo)體基板、多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板、多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；上述絕緣層包括分別形成在上述突出部的周邊區(qū)域的多個(gè)第1絕緣部及其以外的第2絕緣部；比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣部。如果采用本發(fā)明，由于比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣部，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(12)在該半導(dǎo)體晶片中也可以隨著遠(yuǎn)離上述突出部，分別減薄地形成上述第1絕緣部。
(13)本發(fā)明的半導(dǎo)體晶片，其中，具有半導(dǎo)體基板、多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板、多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、多個(gè)絕緣層，避開上述第2面的部分區(qū)域地分別形成在上述突出部的周邊區(qū)域；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成。如果采用本發(fā)明，由于在上述第2面，突出部的周邊區(qū)域從其以外的區(qū)域隆起而形成，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(14)本發(fā)明的半導(dǎo)體晶片，其中，具有半導(dǎo)體基板、多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板、
多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成。
以所述周邊區(qū)域上的部分表面從其以外的部分表面隆起的方式形成所述絕緣層。如果采用本發(fā)明，由于絕緣層的突出部周邊區(qū)域上的部分表面從其以外的部分表面隆起而形成，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(15)在該半導(dǎo)體晶片，其中也可以以超過所述絕緣層的最厚部分的高度的方式分別形成所述突出部。
(16)在該半導(dǎo)體晶片，其中也可以以與所述絕緣層的最厚部分相同高度的方式分別形成所述突出部。
(17)本發(fā)明的半導(dǎo)體裝置，具有疊加的多個(gè)半導(dǎo)體芯片，其中通過上述貫通電極，電連接上述多個(gè)半導(dǎo)體芯片中的上下半導(dǎo)體芯片。
(18)電路基板也可以組裝上述半導(dǎo)體芯片。
(19)電路基板也可以組裝上述半導(dǎo)體裝置。
(20)電子機(jī)器也可以具有上述半導(dǎo)體芯片。
(21)電子機(jī)器也可以具有上述半導(dǎo)體裝置。
(22)本發(fā)明的半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及；(b)避開上述第2面的一部分，在上述突出部的周邊區(qū)域形成絕緣層。如果采用本發(fā)明，由于形成在貫通電極的突出部的周邊區(qū)域，避開其以外區(qū)域地形成絕緣層，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(23)在該半導(dǎo)體裝置的制造方法中也可以隨著遠(yuǎn)離上述突出部，減薄地形成上述絕緣層。
(24)本發(fā)明的半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及；(b)在上述第2面的整面上，以包括形成在上述突出部的周邊區(qū)域的第1絕緣部和其以外的第2絕緣部地、同時(shí)上述第2絕緣部變得比上述第1絕緣部還薄地形成絕緣層。如果采用本發(fā)明，由于形成的第2絕緣部比上述第1絕緣部的最厚部分薄，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(25)在該半導(dǎo)體裝置的制造方法中也可以隨著遠(yuǎn)離上述突出部，減薄地形成上述第1絕緣部。
(26)本發(fā)明的半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及、(b)避開上述第2面的一部分，在上述突出部的周邊區(qū)域形成絕緣層；在上述第2面，以所述周邊區(qū)域從其以外的區(qū)域隆起的方式形成所述半導(dǎo)體基板。如果采用本發(fā)明，由于在第2面，以從其以外的區(qū)域隆起的方式形成突出部的周邊區(qū)域，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(27)本發(fā)明的半導(dǎo)體裝置的制造方法，其中包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及、(b)在上述第2面的整個(gè)面上形成絕緣層；在上述第2面，以所述周邊區(qū)域從其以外的區(qū)域隆起的方式形成所述半導(dǎo)體基板；
以所述周邊區(qū)域上的部分表面從其以外的部分表面隆起的方式形成所述絕緣層。如果采用本發(fā)明，由于以從其以外的部分表面隆起的方式形成絕緣層的突出部的周邊區(qū)域上的部分表面，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
(28)在該半導(dǎo)體裝置的制造方法中也可以比上述突出部低地形成上述絕緣層的最厚部分。
(29)在該半導(dǎo)體裝置的制造方法中也可以以上述絕緣層的最厚部分達(dá)到與上述突出部相同的高度地形成上述絕緣層。
(30)在該半導(dǎo)體裝置的制造方法中，也可以還包括在上述半導(dǎo)體基板上，形成多個(gè)上述集成電路，與各自的上述集成電路對(duì)應(yīng)地形成上述貫通電極；切斷上述半導(dǎo)體基板。
(31)在該半導(dǎo)體裝置的制造方法中，也可以還包括疊加上述(a)～(b)工序結(jié)束的多個(gè)上述半導(dǎo)體基板，及、通過上述貫通電極，電連接多個(gè)上述半導(dǎo)體基板中的上下的半導(dǎo)體基板。


圖1A～圖1D是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖2A～圖2D是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖3A～圖3D是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖4是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖5是說明本發(fā)明的實(shí)施方式的第1變形例的圖。
圖6是說明本發(fā)明的實(shí)施方式的第2變形例的圖。
圖7是說明本發(fā)明的實(shí)施方式的第3變形例的圖。
圖8是說明本發(fā)明的實(shí)施方式的第4變形例的圖。
圖9是說明本發(fā)明的實(shí)施方式的第5變形例的圖。
圖10是說明本發(fā)明的實(shí)施方式的第6變形例的圖。
圖11是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖12是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖13是說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖14是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的圖。
圖15是表示本發(fā)明的實(shí)施方式的電路基板的圖。
圖16是表示本發(fā)明的實(shí)施方式的電子機(jī)器的圖。
圖17是表示本發(fā)明的實(shí)施方式的電子機(jī)器的圖。
具體實(shí)施例方式
以下，參照

本發(fā)明的實(shí)施方式。
圖1A～圖4是說明適用本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。在本實(shí)施方式中，采用半導(dǎo)體基板10。在半導(dǎo)體基板10上，嵌入集成電路(例如，具有晶體管或存儲(chǔ)器的電路)12的至少一部分(一部分或全部)。在半導(dǎo)體基板10上，也可以嵌入多個(gè)集成電路12的各自的至少一部分，也可以嵌入1個(gè)集成電路12的至少一部分。在半導(dǎo)體基板10上，形成多個(gè)電極(例如焊盤(Pad))14。各電極14與集成電路12電連接。也可以由鋁形成各電極14。電極14的表面的形狀不特別限定，但多采用矩形。
在半導(dǎo)體基板10上，形成1層或1層以上的鈍化膜16、18。鈍化膜16、18，例如，可以由SiO2、SiN、聚酰亞胺樹脂等形成。在圖1A所示例中，在鈍化膜16上，形成電極14和連接集成電路12和電極14的配線(未圖示)。此外，避開電極14的表面的至少一部分地形成另外的鈍化膜18。在覆蓋電極14的表面地形成鈍化膜18后，也可以通過蝕刻其一部分，露出電極14的一部分。蝕刻可以采用干法蝕刻或濕法蝕刻。在蝕刻鈍化膜18時(shí)，也可以蝕刻電極14的表面。
在本實(shí)施方式中，在半導(dǎo)體基板10上，從該第1面20形成凹部22(參照?qǐng)D1C)。第1面20是形成電極14的一側(cè)(形成集成電路12的一側(cè))的面。避開集成電路12的元件及配線地形成凹部22。如圖1B所示，在電極14上也可以形成貫通孔24。在貫通孔24的形成中，也可以采用蝕刻(干法蝕刻或濕法蝕刻)。也可以在通過光蝕工序形成圖形化的抗蝕劑(未圖示)后進(jìn)行蝕刻。當(dāng)在電極14的下面形成鈍化膜16時(shí)，也在其上形成貫通孔26(參照?qǐng)D1C)。在用鈍化膜16停止電極14的蝕刻時(shí)，在貫通孔26的形成中，也可以采用將用于蝕刻電極14的蝕刻劑換成另外的蝕刻劑。此時(shí)，也可以再次，形成通過光蝕工序形成圖形化的抗蝕劑(未圖示)。
如圖1C所示，與貫通孔24(及貫通孔26)連通地，在半導(dǎo)體基板10上形成凹部22。通過使貫通孔24(及貫通孔26)與凹部22結(jié)合，也可稱為凹部。在凹部22的形成中，也可以采用蝕刻(干法蝕刻或濕法蝕刻)。也可以在通過光蝕工序形成圖形化的保護(hù)膜(未圖示)后進(jìn)行蝕刻。或者，在凹部22的形成中，也可以使用激光(例如CO2激光、YAG激光等)。激光器也可以用于形成貫通孔24、26。也可以通過一種蝕刻劑或激光連續(xù)形成凹部22及貫通孔24、26。在凹部22的形成中，也可以采用噴砂加工。
如圖1D所示，也可以在凹部22的內(nèi)側(cè)形成絕緣層28。絕緣層28也可以是氧化膜。例如，在由Si形成半導(dǎo)體基板10時(shí)，絕緣層28可以是SiO2，也可以是SiN。絕緣層28形成在凹部22的底面。絕緣層28形成在凹部22的內(nèi)壁面。但是，以不埋入凹部22地形成絕緣層28。即，通過絕緣層28形成凹部。絕緣層28也可以形成在鈍化膜16的貫通孔26的內(nèi)壁面。絕緣層28也可以形成在鈍化膜18上。
絕緣層28也可以形成在電極14的貫通孔24的內(nèi)壁面。避開電極14的一部分(例如其上面)地形成絕緣層28。也可以覆蓋電極14的表面整體地形成絕緣層28，也可以通過蝕刻(干法蝕刻或濕法蝕刻)其一部分，露出電極14的一部分。也可以在通過光蝕工序形成圖形化的抗蝕劑(未圖示)后進(jìn)行蝕刻。
然后，在凹部22(例如絕緣層28的內(nèi)側(cè))設(shè)置導(dǎo)電部30(參照?qǐng)D2B)。導(dǎo)電部30也可以由Cu或W等形成。如圖2A所示，也可以在形成導(dǎo)電部30的外層部32后，形成其中心部34。中心部34可由Cu、W、摻雜多晶硅(例如，低溫多晶硅)中的任何一種構(gòu)成。外層部32也可以至少包括阻擋層。阻擋層是防止中心部34或以下說明的籽晶層的材料在半導(dǎo)體基板10(例如Si)中擴(kuò)散的。阻擋層也可以由不同于中心部34的材料(例如Ti、W、TiN)形成。在用電鍍形成中心部34時(shí)，外層部32也可以包含籽晶層。在形成阻擋層后形成籽晶層。籽晶層由與中心部34相同的材料(例如Cu)形成。另外，導(dǎo)電部30(至少其中心部34)也可以由非電鍍或噴墨方式形成。
如圖2B所示，當(dāng)也在鈍化膜18上形成外層部32時(shí)，如圖2C所示，蝕刻外層部32的鈍化膜18上的部分。在形成外層部32后，通過形成中心部34，能夠設(shè)置導(dǎo)電部30。導(dǎo)電部30的一部分位于半導(dǎo)體基板10的凹部22內(nèi)。由于在凹部22的內(nèi)壁面和導(dǎo)電部30的之間夾著絕緣層28，遮斷兩者的電連接。導(dǎo)電部30與電極14電連接。例如，也可以將導(dǎo)電部30接觸在從電極14的絕緣層28露出的露出部。導(dǎo)電部30的一部分也可以位于鈍化膜18上。導(dǎo)電部30也可以只設(shè)在電極14的區(qū)域內(nèi)。導(dǎo)電部30也可以至少向凹部22的上方突出。例如，導(dǎo)電部30也可以比鈍化膜18突出。
另外，作為變形例，在鈍化膜18上殘存外層部32的狀態(tài)下，也可以形成中心部34。此時(shí)，由于與中心部34連接的層也形成在鈍化膜18的上方，所以蝕刻該層。
如圖2D所示，也可以在導(dǎo)電部30上設(shè)置釬料材36。釬料材36，例如用釬料形成，也可以由軟釬料及硬釬料中的任何一種形成。也可以用抗蝕劑覆蓋導(dǎo)電部30以外的區(qū)域地形成釬料36。通過以上的工序，通過導(dǎo)電部30或在其中添加釬料材36，能夠形成凸起。
在本實(shí)施方式中，如圖3A所示，也可以利用如機(jī)械研磨·磨削及化學(xué)研磨·磨削中的至少一種方法磨削半導(dǎo)體基板10的第2面(第1面20的相對(duì)面)。該工序進(jìn)行到露出形成在凹部22的絕緣層28之前。另外，也可以省略圖3A所示的工序，直接進(jìn)行下面的圖3B所示的工序。
如圖3B所示，使導(dǎo)電部30從第2面38突出。例如，蝕刻半導(dǎo)體基板10的第2面38，以露出絕緣層28。具體是，蝕刻半導(dǎo)體裝置10的第2面38，使導(dǎo)電部30以被絕緣層28覆蓋的狀態(tài)下突出(具體是該凹部22內(nèi)的部分)。也可以通過對(duì)于半導(dǎo)體基板(例如Si)10的蝕刻量大于對(duì)于絕緣層(例如SiO2)28的蝕刻量的性質(zhì)的蝕刻劑進(jìn)行蝕刻。蝕刻劑可以是SF6或CF4或Cl2氣體。蝕刻也可以采用干法蝕刻裝置?；蛘?，蝕刻劑也可以是氟酸及硝酸的混合液或氟酸、硝酸及醋酸的混合液。
另外，也可以通過在半導(dǎo)體基板10的第1面20的一側(cè)設(shè)置，例如玻璃板、樹脂層、樹脂帶等加強(qiáng)部件(例如，利用粘合劑或粘接片材粘貼)，進(jìn)行圖3A～圖3B中的至少任何1個(gè)工序。
通過以上工序，能夠使導(dǎo)電部30從半導(dǎo)體基板10的第2面38突出。即，能夠形成具有從第2面38突出的突出部42的貫通電極40。貫通電極40貫通第1及第2面20、38。
如圖4所示，在第2面38上形成絕緣層50。在本實(shí)施方式中，在第2面38的整面上形成絕緣層50。以具有第1及第2絕緣部52、54地形成絕緣層50。
第1絕緣部52是形成在突出部42的周邊區(qū)域的絕緣部。周邊區(qū)域是圍住突出部42的區(qū)域。此外，周邊區(qū)域是從突出部42的側(cè)面的寬度約為從突出部42的第2面38的高度的5％～100％左右的區(qū)域。周邊區(qū)域的說明也與其他例相當(dāng)。第1絕緣部52也可以密接在突出部42的側(cè)面。也可以隨著遠(yuǎn)離突出部42減薄地形成第1絕緣部52。第1絕緣部52，最終以避開突出部42的前端面地形成。例如，也可以以突出部42的側(cè)面接觸的部分的表面達(dá)到與突出部42的前端面相同的厚度，或，以低于突出部42的前端面的厚度，形成第1絕緣部52。第2絕緣部54是絕緣層50中的第1絕緣部52以外的部分，比第1絕緣部52的最厚部分減薄地形成第2絕緣部54。也可以比第1絕緣部52的最薄部分減薄地形成第2絕緣部54。
絕緣層50可由樹脂形成。絕緣層50也可以采用旋轉(zhuǎn)涂料器形成，也可以通過澆注或印刷形成。也可以在以不同于第1及第2絕緣部52、54的形狀(例如平坦地)形成絕緣層50后，通過對(duì)其進(jìn)行蝕刻，形成第1及第2絕緣部52、54。此時(shí)，蝕刻也可以使用蝕刻液。作為蝕刻液，使用與貫通電極40(及其周圍的絕緣層28)相比，對(duì)于構(gòu)成絕緣層50的樹脂蝕刻速度快的溶液。由于存在突出部42，不容易蝕刻其周邊區(qū)域的部分，所以，能夠形成第1及第2絕緣部52、54?；蛘?，可以通過澆注或印刷等，具有第1及第2絕緣部52、54地形成絕緣層50。
如果采用本實(shí)施方式，由于比第1絕緣部52的最厚部分減薄地形成第2絕緣部54，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。
圖5是表示上述實(shí)施方式的第1變形例的圖。上述絕緣層50以其最厚部分(與第1絕緣部52的突出部42的接觸部)低于突出部42的形式形成。即，以達(dá)到超過絕緣層50的最厚部分的高度地形成突出部42。另外，圖5所示的絕緣層60以其最厚部分(與第1絕緣部62的突出部42的接觸部)達(dá)到與突出部42相同的高度地形成。即，以達(dá)到與絕緣層60的最厚部分相同的高度地形成突出部42。其以外的內(nèi)容與在上述實(shí)施方式中說明的內(nèi)容相當(dāng)。
圖6是表示上述實(shí)施方式的第2變形例的圖。在圖6所示例中，在突出部42的周邊區(qū)域(例如只在周邊區(qū)域)形成絕緣層150。周邊區(qū)域的內(nèi)容如上所述。也可以隨著遠(yuǎn)離突出部42減薄地形成絕緣層150。以不形成在第2面38的整面，避開其一部分地形成絕緣層150。絕緣層150以其最厚部分(與突出部42的接觸部)低于突出部42的形式形成。即，以達(dá)到超過絕緣層50的最厚部分的高度地形成突出部42。在絕緣層150，也可以采用圖4所示的第1絕緣部52的內(nèi)容。如果采用本例，由于形成在貫通電極40的突出部42的周邊區(qū)域，避開其以外區(qū)域地形成絕緣層150，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。其以外的內(nèi)容與在上述實(shí)施方式中說明的內(nèi)容相當(dāng)。
圖7是表示上述實(shí)施方式的第3變形例的圖。在圖7所示例中，在突出部42的周邊區(qū)域(例如只在周邊區(qū)域)形成絕緣層160。周邊區(qū)域的內(nèi)容如上所述。也可以隨著遠(yuǎn)離突出部42減薄地形成絕緣層160。以不形成在第2面38的整面，避開其一部分地形成絕緣層160。絕緣層160以其最厚部分(與突出部42的接觸部)達(dá)到與突出部42相同的高度的形式形成。即，以達(dá)到與絕緣層160的最厚部分的高度地形成突出部42。在絕緣層160，也可以采用圖4所示的第1絕緣部52的內(nèi)容。如果采用本例，由于形成在貫通電極40的突出部42的周邊區(qū)域，避開其以外區(qū)域地形成絕緣層160，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。其以外的內(nèi)容與在上述實(shí)施方式中說明的內(nèi)容相同。
圖8是表示上述實(shí)施方式的第4變形例的圖。在圖8所示例中，在第2面238，以突出部42的周邊區(qū)域(詳細(xì)情況如上述)從其以外的區(qū)域隆起的方式形成半導(dǎo)體基板210。關(guān)于第2面238的形狀，在蝕刻第2面238時(shí)，也可以通過在突出部42的周邊區(qū)域放慢蝕刻速度來形成。在第2面238形成絕緣層250。絕緣層250也可以形成在第2面238的整面上。以突出部42的周邊區(qū)域上的部分的表面比其以外部分的表面隆起的方式形成絕緣層250。絕緣層250的形狀也可以與第2面238的形狀對(duì)應(yīng)。在絕緣層250上也可以采用圖4所示的絕緣層50或圖5所示的絕緣層60的內(nèi)容。如果采用本例，由于絕緣層250的突出部42的周邊區(qū)域上的部分表面從其以外部分的表面隆起而形成，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。其以外的內(nèi)容與在上述實(shí)施方式中說明的內(nèi)容相同。
圖9是表示上述實(shí)施方式的第5變形例的圖。在圖9所示例中，采用在第4變形例中說明的半導(dǎo)體基板210。在第2面238形成絕緣層260。在突出部42的周邊區(qū)域(例如只在周邊區(qū)域)形成絕緣層260。避開第2面238的一部分(周邊區(qū)域以外的區(qū)域)地形成絕緣層260。在絕緣層260，也可以采用圖6所示的絕緣層150或圖7所示的絕緣層160的內(nèi)容。如果采用本例，在第2面238，由于通過從突出部42的周邊區(qū)域以外的區(qū)域升高地形成突出部42的周邊區(qū)域，所以，可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠防止短路。此外，通過充分確保疊加的上下半導(dǎo)體芯片之間的間隙，能夠提高底部填充材的充填性。其以外的內(nèi)容與在上述實(shí)施方式中說明的內(nèi)容相當(dāng)。
圖10是表示上述實(shí)施方式的第6變形例的圖。在上述的實(shí)施方式中，在電極14的區(qū)域內(nèi)形成貫通電極40。相反，在圖10所示例中，在電極314的區(qū)域外形成貫通電極340。電極314和貫通電極340由配線312電連接。其以外的結(jié)構(gòu)也可以采用上述實(shí)施方式或第1～5變形例中的任何內(nèi)容。
下面，返回到圖4所示的實(shí)施方式的說明，但以下說明的內(nèi)容能夠與上述的變形例的內(nèi)容置換。如果是通過蝕刻形成第1及第2的絕緣部52、54，一旦覆蓋突出部42的前端部地形成絕緣層50，也可以在其后對(duì)其進(jìn)行蝕刻。此時(shí)，在進(jìn)行蝕刻前，也可以磨削或研磨絕緣層50。也可以連續(xù)進(jìn)行絕緣層50的磨削或研磨，或者，也可以不同于此，磨削或研磨貫通電極40。在貫通電極40被覆蓋在絕緣層28的狀態(tài)(參照?qǐng)D3B)下形成絕緣層50，也可以通過磨削或研磨絕緣層28，露出貫通電極40。
也可以露出貫通電極40(具體是突出部42)的新生面。例如，也可以磨削或研磨突出部42到露出新生面(只由構(gòu)成材料構(gòu)成的面，即去除氧化膜及堆積的有機(jī)物的面)。磨削中也可以使用砂輪。例如，可以使用粒度大致在#100～#4000的砂輪，但是，如果采用粒度大致在#1000～#4000的砂輪，能夠防止損傷絕緣膜28。研磨中也可以使用研磨布。研磨布可以是絨面式的或泡沫聚氨酯式的研磨布，也可以是無紡布。研磨中，也可以使用，作為研磨粒子在Na、NH4等堿陽離子溶液中分散有膠態(tài)二氧化硅的料漿。研磨粒子具有0.03μm～10μm左右的粒徑，也可以按10wt％左右的比率分散。料漿也可以含有螯合劑、氨、過氧化氫水等添加劑。研磨壓力可以在5g/cm2～1kg/cm2左右。
在形成絕緣層28時(shí)，在研磨或磨削貫通電極40之前研磨或磨削絕緣層28。也可以連續(xù)進(jìn)行絕緣層28的研磨或磨削和貫通電極40的研磨或磨削。去除絕緣層28的至少形成在凹部22的底面的部分。而且，也可以露出貫通電極40，進(jìn)一步露出其新生面，也可以通過露出貫通電極40的新生面，將貫通電極40的前端部的外周面覆蓋在絕緣層28。也可以以不露出貫通電極40的中心部34的新生面地露出外層部32(例如阻擋層)的新生面，也可以露出外層部32及中心部34的新生面。如果露出貫通電極40的新生面，能夠形成電連接時(shí)的特性優(yōu)良的貫通電極。另外，也可以在新生面氧化之前(例如，露出新生面后或其后盡快(例如24小時(shí)以內(nèi)))，電連接貫通電極40。
通過以上工序，例如，能得到具有貫通電極40及絕緣層50的半導(dǎo)體晶片70(參照?qǐng)D11)。此時(shí)，在半導(dǎo)體基板10上形成多個(gè)集成電路12，與各自的集成電12路對(duì)應(yīng)地形成貫通電極40。其詳細(xì)的結(jié)構(gòu)為可從上述的制造方法導(dǎo)出的內(nèi)容?；蛘撸玫骄哂胸炌姌O40及絕緣層50的半導(dǎo)體芯片80(參照?qǐng)D13)。此時(shí)，在半導(dǎo)體基板10上形成1個(gè)集成電路12。其詳細(xì)的結(jié)構(gòu)為可由上述的制造方法導(dǎo)出的內(nèi)容。
可以切斷(例如劃線)半導(dǎo)體晶片70。例如，如圖11所示，切斷具有貫通電極40及絕緣層50的半導(dǎo)體芯片70(例如劃線)。切斷中，也可以使用切削器(例如切割機(jī))72或激光(例如CO2激光、YAG激光等)。由此，能得到具有貫通電極40及絕緣層50的半導(dǎo)體芯片80(參照?qǐng)D13)。其詳細(xì)的結(jié)構(gòu)為可由上述的制造方法導(dǎo)出的內(nèi)容。
半導(dǎo)體裝置的制造方法也可以包括疊加多個(gè)半導(dǎo)體基板10。例如，如圖12所示，也可以疊加具有貫通電極40及絕緣層50的多個(gè)半導(dǎo)體晶片70?；蛘?，如圖13所示，也可以疊加具有貫通電極40及絕緣層50的多個(gè)半導(dǎo)體芯片80。此外，也可以疊加具有貫通電極40及絕緣層50的半導(dǎo)體芯片80和具有貫通電極40及絕緣層50的多個(gè)半導(dǎo)體晶片70。
在疊加的多個(gè)半導(dǎo)體基板10中，通過貫通電極40電連接上下的半導(dǎo)體基板10。具體是，也可以對(duì)上下的貫通電極40之間進(jìn)行電連接。在電連接中，可以采用軟釬料接合或金屬接合，也可以采用各向異性導(dǎo)電材料(各向異性導(dǎo)電膜或各向異性導(dǎo)電膠等)，也可以采用利用絕緣性粘合劑的收縮力的壓接，也可以是上述的組合。
圖14是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置(疊加型半導(dǎo)體裝置)的圖。疊加型半導(dǎo)體裝置包括具有上述貫通電極40的多個(gè)半導(dǎo)體芯片80。多個(gè)半導(dǎo)體芯片80被疊加。也可以通過釬料材82接合上下的貫通電極40之間或貫通電極40和電極14。在貫通電極40的突出部42的周邊區(qū)域，形成絕緣層(例如，如圖7所示的絕緣層160)。釬焊料82放置在絕緣層160上，但是不能與半導(dǎo)體芯片80的第2面38接觸。因此，能防止釬料材82等造成的短路。此外，由于絕緣層160是上述的形狀，所以能夠在上下的半導(dǎo)體芯片80之間形成足夠的間隙。在該間隙中能夠設(shè)置絕緣材料(例如，粘合劑·樹脂·底部填充材)84。由于能確保充足的間隙，所以容易充填絕緣材料84。通過絕緣材料84能夠維持或增強(qiáng)貫通電極40的接合狀態(tài)，在本實(shí)施方式的半導(dǎo)體裝置中，能夠采用由本實(shí)施方式或其變形例的半導(dǎo)體裝置的制造方法(參照?qǐng)D1A～圖13)指導(dǎo)的內(nèi)容。
在疊加的多個(gè)半導(dǎo)體芯片80中的1個(gè)(例如，在第2面38的方向最外側(cè)的半導(dǎo)體芯片80)上，也可以疊加不具有貫通電極的半導(dǎo)體芯片90。除不具有貫通電極外，半導(dǎo)體芯片90的內(nèi)容與半導(dǎo)體芯片80的內(nèi)容相當(dāng)。半導(dǎo)體芯片80的貫通電極40也可以接合在半導(dǎo)體芯片90的電極94上。
疊加的多個(gè)半導(dǎo)體芯片80，也可以組裝在配線基板100上。在疊加的多個(gè)半導(dǎo)體芯片80中，最外側(cè)的半導(dǎo)體芯片80也可以組裝在配線基板(例如插入式選擇指(interposer))100上。在該組裝中也可以采用面朝下鍵合。此時(shí)，在第1面20的方向具有最外側(cè)(例如最下側(cè))的貫通電極40的半導(dǎo)體芯片80可以組裝在配線基板100上。例如，也可以在配線圖形102上電連接(例如接合)從貫通電極40的第1面20突出的突出部或電極14。在半導(dǎo)體芯片80和配線基板100之間也可以設(shè)置絕緣材料(例如，粘合劑·樹脂·底部填充材)84。通過絕緣材料84能夠維持或加強(qiáng)貫通電極40或電極14的接合狀態(tài)。
或，作為未圖示的例子，也可以在配線基板100上面朝上鍵合疊加的多個(gè)半導(dǎo)體芯片80。此時(shí)，也可以在配線圖形102上電連接(例如接合)從貫通電極40的第2面38突出的突出部42。在配線基板100上，設(shè)置電連接在配線圖形102上的外部端子(例如焊球)104。或者，在半導(dǎo)體芯片80上形成應(yīng)力緩和層，在其上面，由電極14形成配線圖形，也可以在其上面形成外部端子。其他的內(nèi)容可以由上述的制造方法導(dǎo)出。
圖15表示組裝疊加多個(gè)半導(dǎo)體芯片的半導(dǎo)體裝置1的電路基板1000。通過上述的貫通電極40電連接多個(gè)半導(dǎo)體芯片。作為具有上述半導(dǎo)體裝置的電子機(jī)器，圖16示出了筆記本電腦2000，圖17示出攜帶電話3000。
本發(fā)明不局限于上述的實(shí)施方式，可以進(jìn)行多種變形。例如，本發(fā)明包括與根據(jù)實(shí)施方式說明的構(gòu)成實(shí)質(zhì)上相同的構(gòu)成(例如功能、方法及結(jié)果相同的構(gòu)成或目的及結(jié)果相同的構(gòu)成)。此外，本發(fā)明還包括置換在實(shí)施方式中說明的構(gòu)成中的非本質(zhì)部分的構(gòu)成。此外，本發(fā)明還包括能夠達(dá)到具有與根據(jù)實(shí)施方式說明的構(gòu)成相同的作用效果的構(gòu)成或相同的目的的構(gòu)成。此外，本發(fā)明還包括在根據(jù)實(shí)施方式說明的構(gòu)成中附加眾所周知技術(shù)的構(gòu)成。
權(quán)利要求
1.一種半導(dǎo)體芯片，具有半導(dǎo)體基板；集成電路，至少一部分嵌入上述半導(dǎo)體基板；貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部；絕緣層，避開上述第2面的一部分區(qū)域地形成在上述突出部的周邊區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體芯片，其中隨著遠(yuǎn)離上述突出部，減薄地形成上述絕緣層。
3.如權(quán)利要求1或2所述的半導(dǎo)體芯片，其中以超過上述絕緣層的最厚部分的高度的方式形成所述突出部。
4.如權(quán)利要求1或2所述的半導(dǎo)體芯片，其中以與所述絕緣層的最厚部分相同的高度的方式形成所述突出部。
5.一種半導(dǎo)體芯片，具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面的整面上的絕緣層；上述絕緣層包括形成在上述突出部的周邊區(qū)域的第1絕緣部及其以外的第2絕緣部；比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣部。
6.如權(quán)利要求5所述的半導(dǎo)體芯片，其中隨著遠(yuǎn)離上述突出部，減薄地形成上述第1絕緣部。
7.如權(quán)利要求5或6所述的半導(dǎo)體芯片，其中以超過上述絕緣層的最厚部分的高度的方式形成所述突出部。
8.如權(quán)利要求5或6所述的半導(dǎo)體芯片，其中以與所述絕緣層的最厚部分相同的高度的方式形成所述突出部。
9.一種半導(dǎo)體芯片，具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、絕緣層，避開上述第2面的一部分區(qū)域地形成在上述第2面的所述突出部的周邊區(qū)域；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成。
10.如權(quán)利要求9所述的半導(dǎo)體芯片，其中以超過上述絕緣層的最厚部分的高度的方式形成所述突出部。
11.如權(quán)利要求9所述的半導(dǎo)體芯片，其中以與所述絕緣層的最厚部分相同的高度的方式形成所述突出部。
12.一種半導(dǎo)體芯片，具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；在所述半導(dǎo)體基板的第2面上，所述突出部的周邊區(qū)域從其以外的區(qū)域隆起而形成；以所述周邊區(qū)域上的部分表面從其以外的部分的表面隆起的方式形成所述絕緣層。
13.如權(quán)利要求12所述的半導(dǎo)體芯片，其中以超過上述絕緣層的最厚部分的高度的方式形成所述突出部。
14.如權(quán)利要求12所述的半導(dǎo)體芯片，其中以與所述絕緣層的最厚部分相同的高度的方式形成所述突出部。
15.一種半導(dǎo)體晶片，具有半導(dǎo)體基板；多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板；多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部；多個(gè)絕緣層，避開上述第2面的部分區(qū)域地分別形成在上述突出部的周邊區(qū)域；
16.如權(quán)利要求15所述的半導(dǎo)體晶片，其中隨著遠(yuǎn)離上述突出部，分別減薄地形成上述多個(gè)絕緣層。
17.如權(quán)利要求15或16所述的半導(dǎo)體晶片，其中以超過所述絕緣層的最厚部分的高度的方式分別形成所述突出部。
18.如權(quán)利要求15或16所述的半導(dǎo)體晶片，其中以與所述絕緣層的最厚部分相同的高度的方式分別形成所述突出部。
19.一種半導(dǎo)體晶片，具有半導(dǎo)體基板、多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板、多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；上述絕緣層包括分別形成在上述突出部的周邊區(qū)域的多個(gè)第1絕緣部及其以外的第2絕緣部；比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣部。
20.如權(quán)利要求19所述的半導(dǎo)體晶片，其中隨著遠(yuǎn)離上述突出部，減薄地分別形成上述第1絕緣部。
21.如權(quán)利要求19或20所述的半導(dǎo)體晶片，其中以超過所述絕緣層的最厚部分的高度的方式分別形成所述突出部。
22.如權(quán)利要求19或20所述的半導(dǎo)體晶片，其中以與所述絕緣層的最厚部分相同的高度的方式分別形成所述突出部。
23.一種半導(dǎo)體晶片，具有半導(dǎo)體基板、多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板、多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、多個(gè)絕緣層，避開上述第2面的部分區(qū)域地分別形成在上述突出部的周邊區(qū)域；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成。
24.如權(quán)利要求23所述的半導(dǎo)體晶片，其中以超過所述絕緣層的最厚部分的高度的方式分別形成所述突出部。
25.如權(quán)利要求23所述的半導(dǎo)體晶片，其中以與所述絕緣層的最厚部分相同的高度的方式分別形成所述突出部。
26.一種半導(dǎo)體晶片，具有半導(dǎo)體基板、多個(gè)集成電路，至少一部分嵌入上述半導(dǎo)體基板、多個(gè)貫通電極，分別貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成；以所述周邊區(qū)域上的部分表面從其以外的部分的表面隆起的方式形成所述絕緣層。
27.如權(quán)利要求26所述的半導(dǎo)體晶片，其中以超過所述絕緣層的最厚部分的高度的方式分別形成所述突出部。
28.如權(quán)利要求26所述的半導(dǎo)體晶片，其中以與所述絕緣層的最厚部分相同的高度的方式分別形成所述突出部。
29.一種半導(dǎo)體裝置，具有疊加的多個(gè)半導(dǎo)體芯片，其中各半導(dǎo)體芯片具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、絕緣層，避開上述第2面的部分區(qū)域地形成在上述突出部的周邊區(qū)域；通過上述貫通電極，電連接上述多個(gè)半導(dǎo)體芯片中的上下半導(dǎo)體芯片。
30.一種半導(dǎo)體裝置，具有疊加的多個(gè)半導(dǎo)體芯片，其中各半導(dǎo)體芯片具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面的整面上的絕緣層；上述絕緣層包括形成在上述突出部的周邊區(qū)域的第1絕緣部和其以外的第2絕緣部；比上述第1絕緣部的最厚部分減薄地形成上述第2絕緣層；通過上述貫通電極，電連接上述多個(gè)半導(dǎo)體芯片中的上下半導(dǎo)體芯片。
31.一種半導(dǎo)體裝置，具有疊加的多個(gè)半導(dǎo)體芯片，其中各半導(dǎo)體芯片具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、絕緣層，避開上述第2面的部分區(qū)域地形成在上述第2面的上述突出部的周邊區(qū)域；在所述半導(dǎo)體基板的所述第2面上，所述周邊區(qū)域從其以外的區(qū)域隆起而形成。通過上述貫通電極，電連接上述多個(gè)半導(dǎo)體芯片中的上下半導(dǎo)體芯片。
32.一種半導(dǎo)體裝置，具有疊加的多個(gè)半導(dǎo)體芯片，其中各半導(dǎo)體芯片具有半導(dǎo)體基板、集成電路，至少一部分嵌入上述半導(dǎo)體基板、貫通電極，貫通上述半導(dǎo)體基板的第1及第2面，具有從上述第2面突出的突出部、形成在上述第2面整面上的絕緣層；在所述半導(dǎo)體基板的所述第2面上，所述突出部的周邊區(qū)域從其以外的區(qū)域隆起而形成；以所述周邊區(qū)域上的部分表面從其以外的部分的表面隆起的方式形成所述絕緣層；通過上述貫通電極，電連接上述多個(gè)半導(dǎo)體芯片中的上下半導(dǎo)體芯片。
33.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及；(b)避開上述第2面的一部分，在上述突出部的周邊區(qū)域形成絕緣層。
34.如權(quán)利要求33所述的半導(dǎo)體裝置的制造方法，其中隨著遠(yuǎn)離上述突出部，減薄地形成上述絕緣層。
35.如權(quán)利要求33或34所述的半導(dǎo)體裝置的制造方法，其中比上述突出部低地形成上述絕緣層的最厚部分。
36.如權(quán)利要求33或34所述的半導(dǎo)體裝置的制造方法，其中以上述絕緣層的最厚部分達(dá)到與上述突出部相同的高度地形成上述絕緣層。
37.如權(quán)利要求33或34所述的半導(dǎo)體裝置的制造方法，還包括在上述半導(dǎo)體基板上形成多個(gè)上述集成電路，與各自的上述集成電路對(duì)應(yīng)地形成上述貫通電極，對(duì)所述半導(dǎo)體基板進(jìn)行切斷。
38.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部；(b)避開上述第2面的一部，在上述突出部的周邊區(qū)域形成絕緣層；疊加上述(a)～(b)工序結(jié)束的多個(gè)上述半導(dǎo)體基板；及，通過上述貫通電極，電連接多個(gè)上述半導(dǎo)體基板中的上下的半導(dǎo)體基板。
39.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部；(b)在上述第2面的整面上，以包括形成在上述突出部的周邊區(qū)域的第1絕緣部和其以外的第2絕緣部地、同時(shí)上述第2絕緣部變得比上述第1絕緣部還薄地形成絕緣層。
40.如權(quán)利要求39所述的半導(dǎo)體裝置的制造方法，其中隨著遠(yuǎn)離上述突出部，減薄地形成上述第1絕緣部。
41.如權(quán)利要求39或40所述的半導(dǎo)體裝置的制造方法，其中比上述突出部低地形成上述絕緣層的最厚部分。
42.如權(quán)利要求39或40所述的半導(dǎo)體裝置的制造方法，其中以上述絕緣層的最厚部分達(dá)到與上述突出部相同的高度地形成上述絕緣層。
43.如權(quán)利要求39或40所述的半導(dǎo)體裝置的制造方法，其中還包括在上述半導(dǎo)體基板上，形成多個(gè)上述集成電路，與各自的上述集成電路對(duì)應(yīng)地形成上述貫通電極，對(duì)上述半導(dǎo)體基板進(jìn)行切斷。
44.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部；(b)在上述第2面的整面上，以包括形成在上述突出部的周邊區(qū)域的第1絕緣部和其以外的第2絕緣部地、同時(shí)上述第2絕緣部變得比上述第1絕緣部還薄地形成絕緣層；疊加上述(a)～(b)工序結(jié)束的多個(gè)上述半導(dǎo)體基板；及，通過上述貫通電極，電連接多個(gè)上述半導(dǎo)體基板中的上下的半導(dǎo)體基板。
45.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部、(b)避開上述第2面的一部，在上述突出部的周邊區(qū)域形成絕緣層；在上述第2面，以所述周邊區(qū)域從其以外的區(qū)域隆起的方式形成所述半導(dǎo)體基板。
46.如權(quán)利要求45所述的半導(dǎo)體裝置的制造方法，其中比上述突出部低地形成上述絕緣層的最厚部分。
47.如權(quán)利要求45所述的半導(dǎo)體裝置的制造方法，其中以上述絕緣層的最厚部分達(dá)到與上述突出部相同的高度地形成上述絕緣層。
48.如權(quán)利要求45～47中的任何一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中還包括在上述半導(dǎo)體基板上，形成多個(gè)上述集成電路，與各自的上述集成電路對(duì)應(yīng)地形成上述貫通電極，對(duì)上述半導(dǎo)體基板進(jìn)行切斷。
49.一種半導(dǎo)體裝置的制造方法，其中包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及、(b)避開上述第2面的一部分，在上述突出部的周邊區(qū)域形成絕緣層；另外還包括在上述第2面，以所述周邊區(qū)域從其以外的區(qū)域隆起的方式形成所述半導(dǎo)體基板；疊加上述(a)～(b)工序結(jié)束的多個(gè)上述半導(dǎo)體基板；及，通過上述貫通電極，電連接多個(gè)上述半導(dǎo)體基板中的上下的半導(dǎo)體基板。
50.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及、(b)在上述第2面的正面形成絕緣層；在上述第2面，以所述周邊區(qū)域從其以外的區(qū)域隆起的方式形成所述半導(dǎo)體基板；以所述周邊區(qū)域上的部分表面從其以外的部分表面隆起的方式形成所述絕緣層。
51.如權(quán)利要求50所述的半導(dǎo)體裝置的制造方法，其中比上述突出部低地形成上述絕緣層的最厚部分。
52.如權(quán)利要求50所述的半導(dǎo)體裝置的制造方法，其中以上述絕緣層的最厚部分達(dá)到與上述突出部相同的高度地形成上述絕緣層。
53.如權(quán)利要求50～52中的任何一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中還包括在上述半導(dǎo)體基板上，形成多個(gè)上述集成電路，與各自的上述集成電路對(duì)應(yīng)地形成上述貫通電極，對(duì)上述半導(dǎo)體基板進(jìn)行切斷。
54.一種半導(dǎo)體裝置的制造方法，包括(a)在形成集成電路的至少一部分的半導(dǎo)體基板上形成貫通電極，其貫通該第1及第2面并具有從上述第2面突出的突出部，及、(b)在上述第2面的正面形成絕緣層；另外還包括在上述第2面，以所述周邊區(qū)域從其以外的區(qū)域隆起的方式形成所述半導(dǎo)體基板；以所述周邊區(qū)域上的部分表面從其以外的部分表面隆起的方式形成所述絕緣層；疊加上述(a)～(b)工序結(jié)束的多個(gè)上述半導(dǎo)體基板，及、通過上述貫通電極，電連接多個(gè)上述半導(dǎo)體基板中的上下的半導(dǎo)體基板。
全文摘要
一種半導(dǎo)體芯片、半導(dǎo)體晶片、半導(dǎo)體裝置及其制造方法，所述半導(dǎo)體芯片具有半導(dǎo)體基板(10)、貫通半導(dǎo)體基板(10)的第1及第2面(20)、(38)并具有從第2面(38)的突出部(42)的貫通電極(40)、形成在第2面(38)的整面上的絕緣層(50)。絕緣層(50)包括形成在突出部(42)的周邊區(qū)域的第1絕緣部(52)及其以外的第2絕緣部(54)。比第1絕緣部(52)的最厚部分減薄地形成第2絕緣部(54)。根據(jù)本發(fā)明可以充分確保疊加的上下半導(dǎo)體芯片之間的間隙，防止短路。
文檔編號(hào)H01L23/48GK1518105SQ20041000202
公開日2004年8月4日 申請(qǐng)日期2004年1月12日 優(yōu)先權(quán)日2003年1月15日
發(fā)明者原一巳 申請(qǐng)人:精工愛普生株式會(huì)社