專利名稱：具有平行板溝槽電容器的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體器件，尤其是形成有高頻旁路電容器的集成電路。
背景技術(shù)：
制造移動(dòng)電話和其它無(wú)線通訊設(shè)備需要具有大量無(wú)源元件的集成電路以降低生產(chǎn)成本和/或通訊設(shè)備的物理尺寸。一類單獨(dú)存在的無(wú)源元件是旁路電容器，該旁路電容器連接在電源接線端之間，以消除電壓尖脈沖和其它的對(duì)電源的擾動(dòng)，也起到低通濾波器的作用。
迄今為止，由于集成后具有大電容值或低性能，許多半導(dǎo)體器件的制造存在將旁路電容器集成到半導(dǎo)體器件裸片和其它元件上的困難。在移動(dòng)電話和其它的無(wú)線通訊設(shè)備中，旁路電容器必須具有一毫微法或更大的電容值，能夠過(guò)濾在六千兆赫或更大頻段下的信號(hào)。集成旁路電容器的嘗試帶來(lái)占據(jù)大量裸片面積的元件，這導(dǎo)致產(chǎn)生大的等效串連電阻(ESR)和隨之帶來(lái)的低的頻率響應(yīng)。而且，裸片面積增加了一筆制造電容器的費(fèi)用。
因此，需要這樣一種集成電路，它形成有旁路電容器，具有大電容值和低ESR以實(shí)現(xiàn)高頻響應(yīng)而且維持低成本。


圖1是第一制造階段后帶有電容器的半導(dǎo)體器件的橫截面視圖；圖2是第二制造階段后的半導(dǎo)體器件的橫截面視圖；和圖3是第三制造階段后的半導(dǎo)體器件的橫截面視圖。
具體實(shí)施例方式
附圖中，具有相同標(biāo)號(hào)的元件具有相同的功能。
圖1的橫截面透視圖顯示了形成在半導(dǎo)體襯底12上的半導(dǎo)體器件10，在第一制造階段后它包括電容器20。在一個(gè)實(shí)施例中，襯底12以單晶硅形成，半導(dǎo)體器件形成為用于無(wú)線通訊設(shè)備、在大約一千兆赫和大約六千兆赫之間頻段工作的集成電路。在一個(gè)實(shí)施例中，電容器20作為電源濾波器或具有至少一毫微法電容的旁路電容器工作。
重?fù)诫s基層13，為存在于電容器20和半導(dǎo)體器件10的其它部分的高頻信號(hào)提供低電阻接地面。在一個(gè)實(shí)施例中，基層13包括硼原子摻雜的單晶硅，其具有p型電導(dǎo)率和大約0.1Ω-cm的電阻率。在一個(gè)實(shí)施例中，基層13被施以偏壓以在地電位工作。
外延層14生成在基層13上，具有p型電導(dǎo)率和相對(duì)大的電阻率。高電阻為形成在襯底12上的晶體管(圖中未示出)提供一低寄生襯底電容以實(shí)現(xiàn)半導(dǎo)體器件10的整體高頻工作。在一個(gè)實(shí)施例中，外延層14具有大約2.75μm的厚度和大約1014原子/cm3的摻雜濃度。
埋置層15形成在外延層14上，可以為雙極NPN晶體管(未示出)提供一低集電極電阻通路，和為形成在襯底12上的雙極PNP晶體管(未示出)提供一低基極電阻，并作為半導(dǎo)體器件10的一部分集成在電容器20中。在一個(gè)實(shí)施例中，置入埋置層15以具有一n型電導(dǎo)率，大約1μm的厚度和大約6.0×1019原子/cm3的摻雜濃度。
外延層16生成在埋置層15上達(dá)到大約0.8μm的厚度。在一個(gè)實(shí)施例中，外延層16具有一n型電導(dǎo)率，和大約2.0×1016原子/cm3的摻雜濃度。
在襯底12的表面24中刻蝕有多個(gè)溝槽17，該溝槽的深度足以達(dá)到基層13以形成襯底接觸。在一個(gè)實(shí)施例中，形成具有大約7μm深度和大約1μm寬度的溝槽17。
同時(shí)，為了隨后形成電容器20的極板，在表面24刻蝕有多個(gè)溝槽18。在一個(gè)實(shí)施例中，形成具有大約8μm深度和大約1.5μm寬度的溝槽。在一個(gè)實(shí)施例中，溝槽18較溝槽17具有更寬的寬度，因此更快地被刻蝕，這也解釋了同時(shí)形成時(shí)溝槽18較溝槽17具有稍微更大的深度。
一共形的導(dǎo)電層22置于表面24上，并在電容器20的區(qū)域形成圖案以遮蓋溝槽18的側(cè)壁25和底面26，從而形成電容器20的第一極板。如圖所示導(dǎo)電層22也順著溝槽17的側(cè)壁27和底面28排布。
如導(dǎo)電層22的共形膜具有基本恒定的厚度，而不管形成有共形膜的底部輪廓如何。為了避免減薄陡立的豎直臺(tái)階，如位于溝槽18上部拐角29的部位，導(dǎo)電層22形成為共形膜。這樣，導(dǎo)電層22在毗鄰角29的區(qū)域31形成有基本恒定的半徑。
通常采用如化學(xué)氣相沉積(CVD)、等離子增強(qiáng)CVD、或電鍍的工藝形成導(dǎo)電層22，這些工藝提供良好的階梯覆蓋和如果不在所有的表面形貌上就在大部分表面上均勻的厚度。目前CVD工藝在商業(yè)上可以實(shí)現(xiàn)沉積各種導(dǎo)電金屬，如鎢、多晶硅、銅、鋁和類似金屬或它們的組合，其中任何一種金屬能為層22提供一種適合的材料。在一個(gè)實(shí)施例中，用重?fù)诫s硼原子的多晶硅形成導(dǎo)電層22，其具有p型電導(dǎo)率和大約4000的厚度以及低表面電阻。例如，在一個(gè)實(shí)施例中，多晶硅導(dǎo)電層22的摻雜濃度可能位于大約1020原子/cm3的量級(jí)。導(dǎo)電層22在區(qū)域31處的半徑厚度優(yōu)選地處于其在平面處如表面24和/或側(cè)壁25的厚度的大約10％。共形的特性和在所有底部輪廓上基本均厚的導(dǎo)電層22提供了具有均勻電容、高的擊穿電壓和產(chǎn)生高頻響應(yīng)的低等效電阻(ESR)的電容器20。而且，隨后沉積在導(dǎo)電層22的外表面32上的膜更容易形成均勻的厚度，從而保證經(jīng)受一標(biāo)定范圍的操作偏差的優(yōu)點(diǎn)。
導(dǎo)電層22沿溝槽18的側(cè)壁25形成，具有同樣的p型電導(dǎo)率，從而與基層13形成歐姆電接觸。導(dǎo)電層22通常被摻雜到接近用作摻雜源的硼的溶解度極限的程度，其中硼原子從導(dǎo)電層22擴(kuò)散進(jìn)入層13-16以進(jìn)一步降低基層13的有效電阻和電容器20的ESR。使用導(dǎo)電層22作為摻雜源降低輕摻雜外延層14的電阻，容易被延伸以提供這樣一種電容器，該電容器在幾乎任何應(yīng)用中(包括基層13被輕摻雜而不是重?fù)诫s的情況)都具有低等效串連電阻和高頻率響應(yīng)。
圖2是第二制造階段后的半導(dǎo)體器件的橫截面視圖。
電介質(zhì)膜33形成在外表面32上，起到電容器電介質(zhì)的作用。采用共形工藝生成或沉積電介質(zhì)膜33，該工藝帶來(lái)在半導(dǎo)體器件10的所有底部形貌上的恒定厚度。導(dǎo)電層22的共形性質(zhì)更容易形成電介質(zhì)膜33的恒定厚度，其外面32較內(nèi)表面下的底部形貌更光滑。在一個(gè)實(shí)施例中，電介質(zhì)膜33包括沉積的氮化硅，其厚度在大約40到大約600之間，最常用的厚度為400。在一個(gè)可替代的實(shí)施例中，電介質(zhì)膜33形成為電介質(zhì)堆疊層，包括，例如氧化物-氮化物堆疊層或氧化物-氮化物-氧化物堆疊層。在另一個(gè)可替代的實(shí)施例中，電介質(zhì)膜33可以形成有氧化鋁、五氧化鉭、氧化鉿或其它高介電常數(shù)電介質(zhì)或它們的組合。
導(dǎo)電層35形成在電介質(zhì)膜33上面，優(yōu)選地也具有共形形式，用作電容器20的第二極板。導(dǎo)電層35可以用與導(dǎo)電層22相同的材料形成，盡管不需要如此。為了提供高頻性能，可歸因于導(dǎo)電層35的等效串連電阻元件優(yōu)選地較低。在一個(gè)實(shí)施例中，導(dǎo)電層35包括具有p型電導(dǎo)率和大約1020原子/cm3摻雜濃度的多晶硅。在一個(gè)實(shí)施例中，采用CVD工藝沉積導(dǎo)電層35達(dá)到大約4000的厚度。
在一個(gè)實(shí)施例中，大面積深刻蝕工藝(blanket etch back process)從覆蓋表面24的區(qū)域除去導(dǎo)電層35，保留溝槽18中的部分，該保留部分可以下凹達(dá)到稍微低于電介質(zhì)膜33的上表面的水平。如果溝槽17足夠狹窄，在溝槽17中很少或沒(méi)有留下的空間容納欲沉積的導(dǎo)電層35的材料。
圖3是第三制造階段后的集成電路10的橫截面視圖。導(dǎo)電膜22形成圖案并被刻蝕形成電容器20的底板。
導(dǎo)電膜36置于電介質(zhì)膜33上，然后形成圖案，并被刻蝕形成板38，板38與圖示的溝槽18的開口附近的導(dǎo)電層35的裸露部分接觸。在一個(gè)實(shí)施例中，以沉積的具有大約1800厚度的未摻雜的多晶硅形成板38，然后形成圖案，摻雜使其具有p型電導(dǎo)率以形成電阻、晶體管電極和半導(dǎo)體器件的其它元件(未示出)。
在一個(gè)可替代的實(shí)施例中，上述的大面積平坦化刻蝕步驟(blanket planarization etch step)和導(dǎo)電膜36的沉積步驟都可以省略。替代地，導(dǎo)電層35形成圖案，選擇性地刻蝕形成板38作為溝槽18中部分的連續(xù)延伸。然后電介質(zhì)膜33和導(dǎo)電層22形成圖案并如圖示刻蝕。
然后電介質(zhì)膜40形成在板38上。在一個(gè)實(shí)施例中，電介質(zhì)膜40包括具有沉積到大約500厚度的氮化硅和具有沉積到大約6000厚度的二氧化硅。
然后電介質(zhì)膜40形成圖案，被刻蝕以除去電介質(zhì)膜33和40的可選擇的部分，從而暴露毗鄰溝槽17的區(qū)域45處的導(dǎo)電層22外表面32?？涛g進(jìn)一步暴露板38的表面39。
然后如晶體管的有源器件(未示出)連同其它元件(未示出)可以形成在半導(dǎo)體器件10上。這樣，在形成關(guān)鍵部件如晶體管之前電容器20基本被全部完成。因此，電容器20的制造對(duì)用于形成關(guān)鍵有源器件和其它元件的整體熱平衡(thermal budget)的干擾即使有也是微不足道的。
電容器20位于溝槽18中的部分被稱為溝槽部分，其中電介質(zhì)膜33位于導(dǎo)電層22和35之間。位于區(qū)域41的部分被稱為表面部分，其中板38與導(dǎo)電層22被電介質(zhì)膜33分隔。電容器20的總電容包括表面和溝槽部分，這帶來(lái)裸片面積的有效利用，單位面積的高整體電容和低的制造成本。
沉積互連金屬化層和形成圖案以形成電容器20的電極42和44。電極42接觸區(qū)域45中的導(dǎo)電層22，從而提供一種結(jié)構(gòu)來(lái)與電容器20的第一極板形成電接觸。電極44接觸區(qū)域41的板38，從而提供一種結(jié)構(gòu)來(lái)與電容器20的第二極板形成電接觸。
電容器20的操作如下進(jìn)行。電極42在圖3的視平面外被耦合在一起，通常在地電位操作，這使電容器20的一個(gè)極板連同基層13接地。電極44在圖3的視平面外被耦合在一起，并接收包括電流信號(hào)IIN的信號(hào)，該電流信號(hào)具有在大約1千兆赫赫大約6千兆赫之間頻率工作的交流分量。在一個(gè)實(shí)施例中，IIN表示噪聲、開關(guān)電流或終端上為向半導(dǎo)體器件20施加偏壓提供動(dòng)力的其它擾動(dòng)。
電流信號(hào)IIN經(jīng)電極44被發(fā)送到板38，板38放在表面24上面，用作電容器20的一個(gè)極板的一部分。電流信號(hào)IIN進(jìn)一步被發(fā)送到導(dǎo)電層35，該導(dǎo)電層形成在溝槽18中，用作極板的第二部分。電流信號(hào)IIN被電容耦合經(jīng)電介質(zhì)膜33到導(dǎo)電層22以過(guò)濾或降低交流分量的幅值，該導(dǎo)電層形成在表面24和側(cè)壁25上，用作電容器20的另一極板。電流信號(hào)IIN從電極44經(jīng)寄生電阻通路被有效地發(fā)送到在地電位操作的電極42，該寄生電阻通路包括導(dǎo)電層22和35、板38和/或基層13。由于重?fù)诫s，電阻通路具有低電阻，其提供了高頻電容。
總之，本發(fā)明提供一種適用于多種技術(shù)中的集成電路的半導(dǎo)體器件和電容器結(jié)構(gòu)。半導(dǎo)體襯底具有形成有溝槽的表面，電容器具有形成在襯底表面上的第一極板，具有沿溝槽側(cè)壁排布的第一和第二部分。電容器的第二極板形成在第一極板上，延伸進(jìn)入第一和第二部分之間的溝槽。
電容器的極板通常在多個(gè)溝槽中形成，這些極板的排布使裸片面積和頻率響應(yīng)之間的平衡最優(yōu)化。即，如果希望高頻響應(yīng)，形成更多的襯底接觸溝槽以降低電容器電流通路的電阻，從而產(chǎn)生低ESR。襯底接觸溝槽為電容器電流的流動(dòng)提供平行電阻通路，這樣的通路越多，電阻越低，裸片面積越大。在一個(gè)實(shí)施例中，形成具有大約100μm的長(zhǎng)度的溝槽，且具有一個(gè)為各電容器溝槽提供的襯底接觸溝槽以實(shí)現(xiàn)大于千兆赫的頻率響應(yīng)。
上述電容器結(jié)構(gòu)可能在一個(gè)小裸片面積上產(chǎn)生1納法或更大的電容，從而實(shí)現(xiàn)低成本。采用沿溝槽排列的導(dǎo)電層通過(guò)阻止毗鄰單晶半導(dǎo)體層的耗盡產(chǎn)生作為極板電壓函數(shù)的恒定電容。電容器的表面設(shè)計(jì)可以作為列的陣列或單元矩陣被形成，或者可以是環(huán)形的，蛇形的或幾乎任何其它形狀。作為結(jié)果，可以在位于其它器件或毗鄰傳感子電路的器件之間的半導(dǎo)體裸片上布置電容器以使電容器的面積最小或在給定裸片面積下的電容值最大。而且，在形成有源器件之前形成電容器，因此用于形成電容器的熱循環(huán)對(duì)為制造有源器件分配的熱平衡具有很小的作用或幾乎沒(méi)有作用。
權(quán)利要求
1.一種半導(dǎo)體器件，包括一半導(dǎo)體襯底(12)，其具有形成有溝槽(17，18)的襯底表面(24)；和電容器，其具有第一極板(22)和第二極板(35，38)，所述第一極板形成在襯底表面上，具有分別沿溝槽的第一和第二側(cè)壁(25)排列的第一和第二部分，所述第二極板形成在第一極板上，并延伸進(jìn)入位于第一和第二部分之間的溝槽中。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一極板(如鄰近區(qū)域45)的第三部分覆蓋襯底表面，進(jìn)一步包括一電介質(zhì)膜(33)，該電介質(zhì)膜形成在第一部分上并延伸進(jìn)入毗鄰第一極板之第一和第二部分的溝槽中。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中電介質(zhì)膜包括氮化硅。
4.如權(quán)利要求2所述的半導(dǎo)體器件，其中電介質(zhì)膜形成為大于200的厚度。
5.如權(quán)利要求2所述的半導(dǎo)體器件，其中電介質(zhì)膜具有覆蓋第一極板第三部分的第一部分和延伸進(jìn)入位于第一和第二極板之間溝槽的第二部分。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中以多晶硅形成第一極板。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中以多晶硅形成第二極板。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中半導(dǎo)體襯底被摻雜以具有第一導(dǎo)電類型。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中第一極板被摻雜以具有第一導(dǎo)電類型，從而提供與半導(dǎo)體襯底的歐姆接觸。
10.如權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括形成在襯底表面上的金屬化層(42，44)，該金屬化層與第一極板電接觸以形成襯底接觸。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其中第一導(dǎo)電材料具有沿側(cè)壁的第一厚度和在襯底表面上幾乎等于第一厚度的第二厚度。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其中襯底表面和第一側(cè)壁在拐角相交，第一導(dǎo)電材料在拐角處具有第三厚度，其幾乎等于第一和第二厚度。
全文摘要
半導(dǎo)體器件(10)形成在半導(dǎo)體襯底(12)上，該半導(dǎo)體襯底的表面(24)形成有溝槽(18)。電容器(20)具有第一極板(22)，該第一極板形成襯底表面上并具有第一和第二部分，該第一和第二部分分別沿溝槽的第一和第二側(cè)壁(25)排列。第二極板(35，38)形成在第一極板上并延伸至位于第一和第二部分的溝槽中。
文檔編號(hào)H01L29/94GK1717794SQ200380104160
公開日2006年1月4日 申請(qǐng)日期2003年10月7日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者戈登·M.·格利弗納, 艾琳尼·S.·萬(wàn), 蘇德蛤瑪·C.·莎斯特里 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司