專利名稱：場效應(yīng)晶體管結(jié)構(gòu)、其半導(dǎo)體存儲單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種場效應(yīng)晶體管結(jié)構(gòu)、一種相關(guān)的半導(dǎo)體存儲單元與其相關(guān)的制造方法，且特別是關(guān)于一種可用于動態(tài)隨機存取(DRAM)內(nèi)存中的場效應(yīng)晶體管結(jié)構(gòu)。
在半導(dǎo)體技術(shù)中，特別使用具最高集成密度的最先進技術(shù)來制造所謂的動態(tài)隨機訪問存儲器(DRAM)；然而隨著封裝密度或集成密度的提高，在DRAM半導(dǎo)體內(nèi)存中會產(chǎn)生下述困難為控制DRAM半導(dǎo)體存儲單元中選擇晶體管的短溝道行為(滾降，roll-off)，在所有的生產(chǎn)技術(shù)中，皆必須增加相關(guān)的井摻雜(welldoping)或溝道注入(channel implant)；然而，此方式將產(chǎn)生較高的本體效應(yīng)(body effect)，并損害晶體管的寫入行為。隨著源極-基板電壓的增加，該場效應(yīng)晶體管的臨界電壓亦隨之增加，此時即出現(xiàn)所謂的本體效應(yīng)。在下文中，“基板(body)”一詞則是特別代表直接位于晶體管附近、或源極/漏極區(qū)域與溝道區(qū)域上的半導(dǎo)體基板。
在具溝槽電容器的DRAM存儲單元的寫入操作期間(例如寫入一邏輯態(tài)“1”)，舉例而言，連接至該溝槽電容器的源極/漏極區(qū)域的電位會隨著所對應(yīng)的溝槽電容器電容充電增加而增加；假設(shè)基板電位固定，這表示在所述的源極/漏極區(qū)域與基板間的電壓增加，將因而使該晶體管根據(jù)該溝槽電容器的充電狀態(tài)而產(chǎn)生本體效應(yīng)，并使其臨界電壓亦隨之增加；一般即將這個現(xiàn)象稱為“源極隨耦器模式(sourcefollower mode)”。
臨界電壓增加所產(chǎn)生的一項直接結(jié)果是，該場效應(yīng)晶體管接著同樣供應(yīng)一較低電流而于另一源極/漏極區(qū)域或一位線以及該溝槽電容器的電容間給定一個不同的電壓差；因此，該溝槽電容器的完全充電會因而變得比較久，基于此一原因，本體效應(yīng)將對DRAM存儲單元的寫入性能產(chǎn)生限制。
此外，當(dāng)集成密度增加時，會越來越難以保證局部井區(qū)域的接觸連接，亦即與選擇晶體管有關(guān)的井區(qū)域。由于溝槽電容器區(qū)域周圍的消耗現(xiàn)象，因此特別是在高封裝密度的情形中，特別難保證在井接觸與無電位阻障的選擇晶體管之間可具有低阻抗或高傳導(dǎo)電流路徑；特別是，在溝槽電容器的情形中，由于與井摻雜相關(guān)的連接區(qū)域電場強度增加之故，因而無法任意增加所述的井摻雜，故上述現(xiàn)象恒真。


圖1說明了傳統(tǒng)DRAM存儲單元裝置的平面示意圖，其中STI是表示淺溝槽絕緣(Shallow Trench Isolation)；STI是以條帶形式(strip-type)形成，并于一基板中形成復(fù)數(shù)個條帶型主動區(qū)域AA。在該主動區(qū)域AA中所形成的第一與第二源極/漏極區(qū)域S/D以及位于各源極/漏極區(qū)域之間的一溝道即構(gòu)成一場效應(yīng)晶體管結(jié)構(gòu)；為了在該溝道區(qū)域上方產(chǎn)生一控制層CG，需形成本質(zhì)上與該條帶型主動區(qū)域AA垂直的字符線WL，而該等字符線WL亦同樣具有條帶形式，且該等字符線WL可使該場效應(yīng)晶體管得以被驅(qū)動。DTC是表示與該等源極/漏極區(qū)域其中之一傳導(dǎo)性連接的溝槽電容器(Deep Trench Capacitor，深溝槽電容器)，而另一個源極/漏極區(qū)域S/D則連接至一位線(圖中未示)。此外，在圖1中以F表示由光微影方式所形成的最小特征尺寸。
圖3為沿圖1中截線I-I所示的存儲單元裝置截面圖，圖3中與圖1相同的組件符號代表相同或?qū)?yīng)的組件與膜層，且在此不再加以贅述。
根據(jù)圖3所示的半導(dǎo)體存儲單元包含一溝槽電容器DTC(深溝槽電容器)，該溝槽電容器DTC經(jīng)由一電傳導(dǎo)性埋藏連接板BP(埋藏板)而連接至該存儲單元中其它的溝槽電容器或其外部電極(圖中未示)；該溝槽電容器DTC的下方部分以及其內(nèi)部與外部電極則未于圖3中加以說明。
如圖3所示的該溝槽電容器DTC上方部分具有一溝槽電容器連接層8，舉例而言，其包含多晶、高度摻雜的半導(dǎo)體材料，且特別是包含多晶硅。至于就所述溝槽電容器連接層8的絕緣性而言，該溝槽電容器DTC具有一環(huán)形絕緣層7(例如其包含二氧化硅)。舉例而言，為使該溝槽電容器連接層8連接至一第一源極/漏極區(qū)域S/D，需在該第一源極/漏極區(qū)域S/D下方形成一埋藏層BS(Buried Strap，埋藏帶)；較佳為，該埋藏層BS與該第一源極/漏極區(qū)域S/D相同，亦由一第一傳導(dǎo)型n的高度摻雜半導(dǎo)體區(qū)域建構(gòu)而成，且該埋藏層BS是形成于與第一傳導(dǎo)型n相反的第二傳導(dǎo)型p半導(dǎo)體基板中；而為使該溝槽電容器連接層8與形成于基板表面的一字符線WL、或是與所述字符線的被動控制層區(qū)域PCG(Passive Control Gate，被動控制柵極)絕緣，便必須形成一最好是包含二氧化硅的頂部絕緣層9。
此外，在該半導(dǎo)體基板表面，該半導(dǎo)體基板1中具有同樣為第一傳導(dǎo)型n的一第二源極/漏極區(qū)域，藉以定義該場效應(yīng)晶體管的一溝道區(qū)域。在該溝道區(qū)域表面或該半導(dǎo)體基板1表面上，一柵極絕緣層2則形成于至少在該第一與第二源極/漏極區(qū)域之間，且在該柵極絕緣層2表面上具有一控制層3以作為條帶形式的該字符線WL的一部份，且該控制層3是用以驅(qū)動該場效應(yīng)晶體管。經(jīng)由與該場效應(yīng)晶體管的該第二源極/漏極區(qū)域S/D接觸的一位線接觸BLK，所述的區(qū)域?qū)⑦B接至本質(zhì)上位于該等字符線WL上方且與條帶形式之該主動區(qū)域AA平行的一位線BL。
為連接該半導(dǎo)體基板1中的井區(qū)域(未示)，一般會在離該場效應(yīng)晶體管結(jié)構(gòu)某一距離處形成一井連接摻雜區(qū)域WA；根據(jù)圖3，所述的井連接摻雜區(qū)域WA具有第一傳導(dǎo)型n，且一般是用以消除或減少在該場效應(yīng)晶體管結(jié)構(gòu)的基板或半導(dǎo)體基板1中所出現(xiàn)的電荷載流子L。
圖4簡單說明了根據(jù)圖3所示的半導(dǎo)體存儲單元的等效電路圖；其中相同的組件符號代表相同或?qū)?yīng)的組件與區(qū)域，在此即不再加以贅述。
特別是，該井區(qū)域或該半導(dǎo)體基板1相對于該井連接摻雜區(qū)域WA的電傳導(dǎo)性所產(chǎn)生的電阻R會隨著集成密度的增加而增加，進而因上述的本體效應(yīng)而導(dǎo)致功能損害。
特別是在與溝槽電容器有關(guān)的DRAM半導(dǎo)體存儲單元中，上述問題會變得更加重要，這是因為排列在如圖1所示數(shù)組中的溝槽電容器DTC彼此更為靠近，而更壓縮了消除電荷載流子L所需要的溝槽電容器之間的空隙。此外，DRAM半導(dǎo)體存儲單元亦無法經(jīng)由該半導(dǎo)體基板1的較深區(qū)域來消除電荷載流子L，由于用以連接該溝槽電容器DTC反向電極的埋藏連接板BP之故，便需要在此區(qū)域中增層一絕緣層。
然而，基板或直接與該場效應(yīng)晶體管相鄰的該半導(dǎo)體基板的不足或是其高阻抗井連接遲早會產(chǎn)生充電效應(yīng)，并將因此而基于本體效應(yīng)而降低了有效臨界電壓并進而使泄漏電流因此而增加；特別是在圖3所示的DRAM半導(dǎo)體存儲單元的例子中，其記憶時間(retention time)將因此而受到影響。
因此，本發(fā)明的目的即在于提供一種場效應(yīng)晶體管結(jié)構(gòu)、一種相關(guān)的半導(dǎo)體存儲單元以及一種相關(guān)的制造方法，即使在高集成密度的情形中，其電性性質(zhì)本質(zhì)上仍可保持不受影響。
根據(jù)本發(fā)明，此一目的可藉由權(quán)利要求1中關(guān)于場效應(yīng)晶體管結(jié)構(gòu)的特征、權(quán)利要求7中關(guān)于半導(dǎo)體存儲單元的特征以及藉由權(quán)利要求13中關(guān)于制造方法的方法步驟而達成。
特別是，藉由使用一二極管摻雜區(qū)域以于半導(dǎo)體基板中產(chǎn)生一二極管，并利用與該場效應(yīng)晶體管結(jié)構(gòu)的一控制層電傳導(dǎo)連接的一二極管連接層來消除半導(dǎo)體基板中的多余電荷載流子，由于基板電位可藉由該二極管電壓加以控制，因此此方式可有效避免本體效應(yīng)的發(fā)生。
較佳為，在該半導(dǎo)體基板中形成一凹槽，該二極管摻雜區(qū)域則形成在該凹槽的底部，而該二極管連接層則至少形成在該凹槽的部分區(qū)域中，因此便可以將用于消耗多余電荷載流子的二極管配置在該半導(dǎo)體基板的最佳深度，該場效應(yīng)晶體管結(jié)構(gòu)的電性性質(zhì)將因而維持于一特定程度而不受影響。
較佳為，在該二極管連接層與該半導(dǎo)體基板之間的凹槽壁形成一介電層，以產(chǎn)生一個連接至該控制層的電容器，其不僅可使基板電位得以受到二極管的控制，亦可增強該控制層與該基板或該半導(dǎo)體基板之間的耦合。特別是在控制層信號經(jīng)常改變的情形中，藉由所述方式即可特別快速且有效的消除電荷載流子，因此電性性質(zhì)將維持于一特定程度而不受影響。
舉例而言，該凹槽V是直接形成在淺溝槽絕緣中溝道區(qū)域的旁邊，以定義該溝道區(qū)域的寬度，藉此特別可產(chǎn)生特別適用于高集成密度的最佳化間隔。
特別是在使用高度摻雜半導(dǎo)體材料作為二極管連接層時，可在因后續(xù)加熱步驟中所產(chǎn)生的向外擴散(outdiffusion)期間以自排列方式而于該半導(dǎo)體基板中形成二極管摻雜區(qū)域，其無須任何其它的處理步驟，藉此即可明顯簡化精確排列的要求。
較佳為，具有上述類型的選擇晶體管的半導(dǎo)體存儲單元是經(jīng)由其第一源極/漏極區(qū)域而連接至一溝槽電容器，并經(jīng)由其第二源極/漏極區(qū)域而連接至一位線；該控制層則構(gòu)成本質(zhì)上與該位線平行的一字符線的一部份，而該二極管摻雜區(qū)域變形成于該半導(dǎo)體基板中字符線的下方。在此一類型的配置方式中，可經(jīng)由簡單的方式而于該控制層與該二極管摻雜區(qū)域之間產(chǎn)生一自排列接觸連接。
此外，在該半導(dǎo)體基板中可以條帶形式形成一溝槽絕緣，以形成條帶型主動區(qū)域，該溝槽電容器本質(zhì)上是位于該主動區(qū)域中，因此，該溝槽絕緣亦可作為該二極管連接層的絕緣介電層，因而產(chǎn)生半導(dǎo)體存儲單元裝置的最佳化區(qū)域。
特別是，對于表面寬度大于該主動區(qū)域?qū)挾鹊臏喜垭娙萜鞫?，該溝槽電容器可移至另一個相鄰的溝槽絕緣中，以使與該主動區(qū)域相鄰的一溝槽絕緣不被覆蓋；因此可使該凹槽與該溝槽絕緣形成最佳化的適當(dāng)配置，進而針對該等溝槽電容器類型而形成最佳配置。
較佳為，該溝槽電容器的表面截面可為橢圓形，而其位移量最多為0.5F，其中F表示可由光微影方式產(chǎn)生的最小特征尺寸；因此即可利用與曲率有關(guān)的材料性質(zhì)而使該場效應(yīng)晶體管結(jié)構(gòu)自排列連接至該溝槽電容器。
就制造一半導(dǎo)體結(jié)構(gòu)的方法而言，較佳為以一適當(dāng)方式準備一半導(dǎo)體基板，于一溝槽絕緣中形成一凹槽，于該凹槽底部形成一二極管摻雜區(qū)域，并于該凹槽中填充一電傳導(dǎo)二極管連接層，移除一罩幕層，形成一柵極絕緣層，在該柵極絕緣層表面形成一控制層，接著將所制成的表面平坦化至少達該溝槽絕緣，以及接著形成一電傳導(dǎo)連接層以連接該控制層與該二極管連接層；因此，在制程步驟上可經(jīng)由最少的變化或在標準制程中加入最少的額外步驟來產(chǎn)生以上所述的二極管摻雜區(qū)域與二極管連接層，此方法相當(dāng)簡單，因而在成本上具有高度效益。
本發(fā)明的其它較佳細節(jié)則于其它的權(quán)利要求中加以區(qū)別。
本發(fā)明藉由下述較佳實施方式及參考圖標而進一步詳細說明；在圖式中圖1為根據(jù)現(xiàn)有技術(shù)，簡要說明一半導(dǎo)體存儲單元裝置的平面示意圖；圖2為根據(jù)本發(fā)明第一具體實施例，簡要說明一半導(dǎo)體存儲單元裝置的平面示意圖；圖3為沿著圖1中截線I-I所示截面，簡要說明傳統(tǒng)半導(dǎo)體存儲單元裝置的截面示意圖；圖4為如圖3所示的傳統(tǒng)半導(dǎo)體存儲單元裝置的等效電路圖5為沿著圖2中截線II-II所示截面，簡要說明一半導(dǎo)體存儲單元裝置的截面示意圖；圖6為如圖5所示的本發(fā)明之半導(dǎo)體存儲單元裝置的等效電路圖；圖7為根據(jù)現(xiàn)有技術(shù)，簡要說明另一半導(dǎo)體存儲單元裝置的平面示意圖；圖8為根據(jù)本發(fā)明第二具體實施例，簡要說明一半導(dǎo)體存儲單元裝置的平面示意圖；圖9A至圖9F是沿著圖8中截線III-III所示的截面圖，用以根據(jù)本發(fā)明第二具體實施例而說明一制造方法的制造步驟。
圖2為根據(jù)本發(fā)明第一具體實施例，簡要說明一半導(dǎo)體存儲單元裝置的平面示意圖；其中與圖1相同的組件符號代表相同或?qū)?yīng)的組件與膜層，且在此不再加以贅述。
在此例中，圖3所說明的沿圖1截線I-I之截面本質(zhì)上與圖2中的一對應(yīng)截面(未示)相同；然而，在本發(fā)明的具體實施例中則不需要該井連接摻雜區(qū)域WA。
根據(jù)圖2，利用一凹槽V來取代一般需要而在封裝密度增加時即不具效益的該井連接摻雜區(qū)域，該凹槽V是形成在一淺溝槽絕緣STI中，且該半導(dǎo)體基板中的一二極管摻雜區(qū)域則形成在其底部區(qū)域。
圖5為沿著圖2中截線II-II所示截面，簡要說明一半導(dǎo)體存儲單元裝置的截面示意圖；其中相同的組件符號同樣代表相同或?qū)?yīng)的組件與膜層，且在此不再加以贅述。
根據(jù)圖2與圖5，本發(fā)明之場效應(yīng)晶體管結(jié)構(gòu)具有第一傳導(dǎo)型n的第一與第二源極/漏極區(qū)域S/D，該第一與該第二源極/漏極區(qū)域S/D是形成在第二傳導(dǎo)型p的半導(dǎo)體基板1中，以定義一溝道區(qū)域K；其中第二傳導(dǎo)型p與該第一傳導(dǎo)型n相反。較佳為，半導(dǎo)體基板1是由結(jié)晶硅形成，亦可由其它的半導(dǎo)體材料替代，例如鍺、III-V族半導(dǎo)體材料等。
在該溝道區(qū)域K表面形成一柵極絕緣層2，該柵極絕緣層最好是包含熱形成的二氧化硅，然亦可包含不同的電絕緣材料；特別是，在此例中亦可使用穿隧氧化物(tunnel oxides)或其它的柵極介電質(zhì)。
此外，在該柵極絕緣層2表面形成一控制層3，所述的控制層構(gòu)成一相關(guān)字符線WL的一控制層區(qū)域CG(control gate，控制柵極)。
根據(jù)本發(fā)明，在該半導(dǎo)體基板1中或在該場效應(yīng)晶體管結(jié)構(gòu)基板中形成一二極管摻雜區(qū)域4，以產(chǎn)生二極管D；一二極管連接層5或該字符線WL的對應(yīng)部分區(qū)域則電連接該控制層3與該二極管摻雜區(qū)域4，以消除多余的電荷載流子L(例如電洞)。
因此，即可藉由該控制層3(pn結(jié)、pn電容)的電位來等化該半導(dǎo)體基板1或該場效應(yīng)晶體管結(jié)構(gòu)基板中的電荷L。
較佳為，該二極管摻雜區(qū)域4是形成在該半導(dǎo)體基板1的凹槽V的底部區(qū)域中，因此該二極管D可位于該半導(dǎo)體基板1中的最適合深度。
根據(jù)圖5，所述的凹槽V是形成在作為淺溝槽絕緣的該溝槽絕緣STI內(nèi)，該溝槽絕緣STI是直接位于下述的該字符線WL下方。該二極摻雜區(qū)域4是形成于該半導(dǎo)體基板1內(nèi)一最佳深度，即半導(dǎo)體基板內(nèi)的溝槽絕緣STI深度。此外，部分的該溝槽絕緣STI將留在該凹槽V的壁面，因而可于該二極管連接層5與該半導(dǎo)體基板1之間形成一介電層6，以產(chǎn)生與該控制層3連接的另一電容器C；此一電容器C使該字符線或該控制層3對基板或該半導(dǎo)體基板1產(chǎn)生強烈的動態(tài)耦合，因此該井連接摻雜區(qū)域或井接觸WA不會傳統(tǒng)式地產(chǎn)生固定電位。特別是在寫入操作期間，基板的電位會隨該字符線WL的電位而變化，藉以減少該字符線WL與該基板之間的電位差異，并進而縮短寫入時間(此乃相較于邏輯技術(shù)中的動態(tài)VT概念而言)。
另一方面，在該字符線WL與該半導(dǎo)體基板1之間的二極管接觸或pn結(jié)(pn junction)可限制最高基板電位。更精確而言，在該基板電位超過該字符線WL“低”電位約達0.5V的瞬時，則注入電子至該基板中，最后經(jīng)由重新結(jié)合而如圖5所述消除基板中的電荷載流子或多余電洞L。當(dāng)未選擇半導(dǎo)體存儲單元時，即可因此建立平衡關(guān)系而不發(fā)生等化(equalization)；換言之，對于-0.5V大小的負字符線電位而言，在寫入操作外部將產(chǎn)生約0V的基板電位。
這樣的方式可用來避免所謂的源極隨耦器效應(yīng)(source followereffect)，藉以增進寫入性能。此外，該另一電容器C可特別減少所謂的柵極過驅(qū)動(gate overdrive)現(xiàn)象，因而成為半導(dǎo)體發(fā)展中另一項應(yīng)用彈性。對于該控制層電位、或是對于字符線電位的要求、該柵極絕緣層對于GIDL(gate induced drain leakage，柵極誘生源極泄漏)現(xiàn)象的可靠度要求等，即可因而不須太過嚴苛；然由于本方式排除了加強間隔的傳統(tǒng)井接觸，因而特別可因集成基板接觸連接而進一步提升集成密度。
因此即可明顯提升該場效應(yīng)晶體管結(jié)構(gòu)的整體電性性質(zhì)，或亦可在更高集成密度時保持其電性性能。
根據(jù)圖5，為了產(chǎn)生一DRAM半導(dǎo)體存儲單元，圖5特別說明了一溝槽電容器DTC的上部區(qū)域，其具有溝槽電容器連接層8與絕緣溝槽層7，該溝槽電容器連接層8與該絕緣溝槽層7本質(zhì)上是根據(jù)圖3所述的習(xí)知方式而形成。因此，在所述的溝槽電容器DTC表面形成一頂部絕緣層9，該字符線WL的上方區(qū)域則因而作為被動控制層PCG(passivecontrol layer)。
接著在該半導(dǎo)體基板1的較深區(qū)域中形成一埋藏連接板BP(buriedplate)，以連接該溝槽電容器DTC的一外部電極或反向電極(圖中未示)；所述的埋藏連接板一般包含一第一傳導(dǎo)型n的半導(dǎo)體材料，并構(gòu)成關(guān)于上方的半導(dǎo)體基板1或上方第二傳導(dǎo)型p井的一絕緣間隔電荷區(qū)。
然而，根據(jù)圖5，該凹槽V是直接形成在該字符線WL下方，并藉以在該控制層3與該二極管摻雜區(qū)域4之間獲得一自排列接觸連接；此一凹槽亦可形成于不同的位置上，特別是其同樣配置在該主動區(qū)域AA中。特別是當(dāng)凹槽V是配置在該主動區(qū)域AA中時，必須注意確認的是，為了產(chǎn)生該電容器C，一介電層6是另外形成在側(cè)避而不是形成在該凹槽V的底部區(qū)域中，以避免關(guān)于該半導(dǎo)體基板1的電接觸連接。
較佳為，該二極管連接層5包含高度摻雜的半導(dǎo)體材料(例如多晶硅)，其為一第一傳導(dǎo)型n，因此可使該二極管摻雜區(qū)域4在后續(xù)的熱處理步驟中以一自排列方式形成于該凹槽V的底部區(qū)域。然而，在相同的方式中，亦可實施某些其它的摻雜方式，例如藉由氣相或藉由離子布植的方式，并接著在該凹槽V中填充一電傳導(dǎo)材料而作為二極管連接層5。
圖6為如圖5所示的本發(fā)明之半導(dǎo)體存儲單元裝置的等效電路圖；其中相同的組件符號同樣代表相同或?qū)?yīng)的組件與膜層，且在此不再加以贅述。
此一等效電路圖揭露了該二極管摻雜區(qū)域4與相關(guān)的該二極管連接層5的靜態(tài)(pn結(jié))與動態(tài)(電容)性質(zhì)，因此可知該二極管D與該電容C可適用于各種電路情形。
圖7為根據(jù)現(xiàn)有技術(shù)，簡要說明另一半導(dǎo)體存儲單元裝置的平面示意圖，而圖8為根據(jù)本發(fā)明第二具體實施例，簡要說明一半導(dǎo)體存儲單元裝置的平面示意圖；其與圖1與圖2相同的組件符號同樣代表相同或?qū)?yīng)的組件與膜層，且在此不再加以贅述。
根據(jù)圖7，傳統(tǒng)的半導(dǎo)體存儲單元以及與其相關(guān)的溝槽電容器具有的表面寬度大于該主動區(qū)域AA的寬度，因此如圖2所示的凹槽V位置會導(dǎo)致與該溝槽電容器DTC形成短路。
根據(jù)圖8，在沿著一相鄰溝槽絕緣STI的方向中移開該等溝槽電容器DTC最多達0.5F，其中F代表可由光微影方式所制成的最小特征尺寸。在此方式中，在該溝槽絕緣的表面的一大范圍即可自該溝槽電容器或其上部分區(qū)域免除，使得該凹槽V可再次形成在該溝槽絕緣STI內(nèi)，如圖8所示。此位移量最好是落在0.25F至0.5F的范圍中，因而該凹槽V可產(chǎn)生相對于該溝槽電容器DTC的一有效絕緣，同時具有最佳使用面積。在此情形中，為確保對于該溝槽電容器的有效絕緣，除殘留的STI氧化物之外，亦可以介電層6的形式而產(chǎn)生絕緣間隔結(jié)構(gòu)。
如圖7與圖8所示的溝槽電容器DTC的橢圓形截面具有的另一優(yōu)勢為，由于曲率半徑的不同，可藉以在該等絕緣層中(特別是在該溝槽絕緣層7中)產(chǎn)生不同的材料性質(zhì)(如應(yīng)力)，即可因而產(chǎn)生該溝槽電容器DTC之一自排列接觸連接。
如在第一具體實施例中所述，在負字符線/基板電壓的情形中，在該凹槽V下方的二極管同樣可產(chǎn)生DC耦合；而在正字符/基板電壓的情形中，由該pn結(jié)的間隔電荷區(qū)及/或該二極管連接層所形成的電容器以及該半導(dǎo)體基板則在基板與字符線之間產(chǎn)生電容耦合。
因此，經(jīng)由該基板與該字符線之間的電容耦合，即可達成所謂的“主動井技術(shù)(active well technique)”，而由于此效應(yīng)即可在寫入該半導(dǎo)體存儲單元時明顯提升其性能。更精確而言，當(dāng)藉由字符線自低電位(LOW)轉(zhuǎn)換至較高電位(HIGH)的方式來開啟該場效應(yīng)晶體管時，基板電位便會增加，相較于傳統(tǒng)固定的井電位，藉由本發(fā)明即可增加溝道電流(充電電流)。此一電容耦合最初是由該二極管摻雜區(qū)域4pn結(jié)(pn junction)的所謂結(jié)電容所產(chǎn)生，然而除此之外，上述的電容耦合可藉由該凹槽V側(cè)壁的殘余STI氧化物或介電層6而提升，以進而產(chǎn)生該另一電容器C。
在閑置時期(inactive phases)時，該等字符線則可穩(wěn)定該基板或半導(dǎo)體基板的電位；在此情形中，井電位的上臨界值或是半導(dǎo)體基板的電位是由該自元線低電位藉由該二極管D而預(yù)定，若井電位或半導(dǎo)體基板的電位因泄漏電流(例如結(jié)泄漏)而增加至高于所述的預(yù)定臨界值時，電子便經(jīng)由pn結(jié)或該二極管摻雜區(qū)域4而注入，并與基板中多余的電洞再次結(jié)合。
圖9A至圖9F是沿著圖8中截線III-III所示的截面圖，用以根據(jù)本發(fā)明第二具體實施例而說明一制造方法的制造步驟；其與圖1至圖8相同的組件符號同樣代表相同或?qū)?yīng)的組件與膜層，且在此不再加以贅述。
根據(jù)圖9A，首先由習(xí)慣方式舉例說明在半導(dǎo)體基板1經(jīng)標準DRAM制程后的溝槽電容器DTC以及其所述的溝槽電容器連接層8與絕緣環(huán)形層7；在此例中，根據(jù)標準制程，該溝槽電容器連接層8最好是包含高度摻雜的多晶硅，而該溝槽絕緣層7則最好是包含二氧化硅。
利用含有一氧化物襯層20與一氮化物襯層30的罩幕層而進一步形成溝槽絕緣STI，以于該半導(dǎo)體基板表面設(shè)計主動區(qū)域AA；該等溝槽絕緣STI最好是藉由傳統(tǒng)用于產(chǎn)生淺溝槽絕緣的STI制程而形成，并沉積一二氧化硅層(TEOS)。為了保護或絕緣本質(zhì)上形成于該等主動區(qū)域AA中的溝槽電容器DTC，則另于該等位置形成頂部絕緣層9，而其同樣最好是包含二氧化硅。藉由此一標準制程即可制得如圖9A所示的半導(dǎo)體基板。
根據(jù)圖9B，在一接續(xù)步驟中，接著在該溝槽絕緣STI的預(yù)定位置形成凹槽V，該等凹槽V完全穿透該溝槽絕緣并延伸至該半導(dǎo)體基板1中；所述的凹槽V可藉由用于制造接觸孔或溝道的傳統(tǒng)罩幕而形成，且最好是實施非等向氧化物蝕刻方式。
所述凹槽V具有相對高的排列精確性，則可在該等凹槽V側(cè)壁處得到足夠的該STI氧化物殘留的厚絕緣層；然而，若對該等凹槽V的排列精確性要求不夠嚴格，那么在一接續(xù)步驟中便可選擇性地在該凹槽V側(cè)壁處形成一介電層6，其中，最好是藉由傳統(tǒng)間隔方法而均勻沉積一薄二氧化硅層(亦即具有相同厚度)，并接著實施非等向回蝕步驟。
在形成該等凹槽V或在選擇性形成該另一介電層6后，根據(jù)第一具體實施例，首先即可于該凹槽V底部區(qū)域施行半導(dǎo)體基板之摻雜，例如施行氣相摻雜，但特別是施行離子布植；以此方式即可產(chǎn)生如圖9B所示的具第一傳導(dǎo)型之高度摻雜的二極管摻雜區(qū)域。
然后，根據(jù)第一具體實施例，在該凹槽V中形成一電傳導(dǎo)填充材料以作為二極管連接層5，其中，舉例而言，在整體區(qū)域上沉積電傳導(dǎo)填充材料，并接著將其平面化至該凹槽V表面，例如藉由CMP(化學(xué)機械光)方式。
然而根據(jù)第二較佳具體實施例，不施行認和氣相摻雜或離子布植，而是直接在形成該等凹槽V后或是在形成該電絕緣側(cè)壁6后，至少在該凹槽V中形成一摻雜半導(dǎo)體材料以作為二極管連接層5，最好是在整體區(qū)域上形成高度摻雜多晶半導(dǎo)體材料，例如具第一傳導(dǎo)型的多晶硅，并接著將其平面化。
在此例中，該二極管摻雜區(qū)域4是藉由在后續(xù)熱處理期間摻雜兀自該二極管連接層向外擴散而自動形成，不需其它的制程步驟，且一般而言，在后續(xù)制程步驟中無論如何都是需要熱處理程序的。因此可藉由此特別簡單的方式來制造該二極管摻雜區(qū)域。
根據(jù)圖9C，在平面化或在移除沉積在表面的二極管連接層5之后，亦移除該罩幕層，其中，在所述的具體實施例中，可藉由氮化物蝕刻方法而選擇性移除該氮化物襯層30，而藉由氧化物蝕刻方法而選擇性移除該氧化物襯層20；舉例而言，可選擇性于此時實時實施井摻雜，其中，首先在整體區(qū)域上形成一犧牲絕緣層(圖中未示)，接著施行離子布植，最后再次移除該犧牲絕緣層；其可產(chǎn)生p型井或p型基板，其中p型與該主動區(qū)域AA具有的第一傳導(dǎo)型n相反。然而在較為簡單的結(jié)構(gòu)中，亦可不施行此一井摻雜，而該半導(dǎo)體基板1中存在的相反傳導(dǎo)型p摻雜即已足夠。
根據(jù)圖9D，接著至少在該主動區(qū)域AA中形成柵極絕緣層2，并最好是以熱氧化方式轉(zhuǎn)化所有未覆蓋的半導(dǎo)體區(qū)域，以產(chǎn)生高品質(zhì)的柵極氧化物。因此，根據(jù)圖9D，不僅是該主動區(qū)域AA的未覆蓋區(qū)域，而且包含多晶硅的該二極管連接層5未覆蓋區(qū)域皆被所述絕緣層覆蓋；由于熱氧化處理已包含用以產(chǎn)生該二極管摻雜區(qū)域4的熱后處理，因此，至少在此時，該二極管摻雜區(qū)域4實際上是藉由該半導(dǎo)體基板1或離子布植所干擾的半導(dǎo)體區(qū)域中因退火而發(fā)生的向外擴散現(xiàn)象而形成。
然后，根據(jù)圖9D，至少在該柵極絕緣層2表面形成控制層3，較佳為，在整體面積上沉積一電傳導(dǎo)材料，特別是多晶硅，其同樣具有第一傳導(dǎo)型。
根據(jù)圖9E，再次執(zhí)行一平面化步驟，并終止于該半導(dǎo)體基板1上方約20至30奈米處；較佳為，執(zhí)行一CMP方法以將所制得的表面平面化至至少達該溝槽絕緣STI表面，藉以暴露該控制層3的表面與該二極管連接層5的表面。
最后，根據(jù)圖9F，形成一電傳導(dǎo)連接層以連接該控制層3與該二極管連接層5。較佳為在此例中，首先沉積一第一傳導(dǎo)型之高度摻雜的半導(dǎo)體層于整體面積上，最好是使用n+型摻雜多晶硅40；然后，為了進一步提升所述連接層的電傳導(dǎo)性，以及為產(chǎn)生所述第一連接層40之高傳導(dǎo)連接區(qū)域，可于整體面積上沉積一可硅化材料或一可硅化金屬層。最后，藉由可硅化材料50而轉(zhuǎn)化該半導(dǎo)體材料40表面，以形成一高傳導(dǎo)連接層，其中，在未與該半導(dǎo)體材料接觸的表面上則無硅化物形成，而是殘留著原有的沉積材料(金屬)；因此可再次藉由最好是濕式化學(xué)蝕刻方式而輕易地選擇性將該等沉積層回蝕。在此例中，除了鈷、鎳或鉑之外，特別可沉積鎢以形成硅化鎢層50。
然后，在整體面積上沉積氮化硅以作為另一罩幕或保護層60；為完成該DRAM存儲單元或該場效應(yīng)晶體管結(jié)構(gòu)所需的其它制程步驟則與標準制程步驟相同，因此在此處省略了其相關(guān)說明，然而接著需執(zhí)行的是，蝕刻該柵極堆棧或字符線WL、形成源極/漏極區(qū)域S/D以及形成位線BL和連接至各源極/漏極區(qū)域的相關(guān)接觸BLK。
本發(fā)明是根據(jù)一DRAM半導(dǎo)體存儲單元而說明，然而其適用范圍并不限于此，而亦可以相同方式完成所有的其它場效應(yīng)晶體管結(jié)構(gòu)與相關(guān)的半導(dǎo)體存儲單元以及相關(guān)的制造方法，其中可觀察到因所謂本體效應(yīng)而引起的電性性質(zhì)損傷。
同樣的，亦可使用具有同樣性質(zhì)的其它半導(dǎo)體與絕緣材料來取代所使用的材料。
附圖標記列表1半導(dǎo)體基板2柵極絕緣層3控制層4二極管摻雜區(qū)域5二極管連接區(qū)域6介電層7絕緣環(huán)型層8溝槽電容器連接層9頂部絕緣層20 氧化物襯層30 氮化物襯層40 摻雜半導(dǎo)體層50 高傳導(dǎo)金屬半導(dǎo)體層STI 溝槽絕緣AA 主動區(qū)域DTC 溝槽電容器S/D 源極/漏極區(qū)域WL 字符線BL 位線CG 控制層區(qū)域PCG 被動控制層區(qū)域WA 井連接摻雜區(qū)域BLK 位線接觸BS 埋藏層BP 埋藏連接板R電阻器V凹槽K溝道區(qū)域C電容器L電荷載流子
權(quán)利要求
1.一種場效應(yīng)晶體管結(jié)構(gòu)，具有一具有一第一傳導(dǎo)型(n)的第一與第二源極/漏極區(qū)域(S/D)，其形成于具一第二傳導(dǎo)型(p)的一半導(dǎo)體基板(1)中以定義一溝道區(qū)域(K)，該第二傳導(dǎo)型(p)與該第一傳導(dǎo)型(n)相反；一柵極絕緣層(2)，其形成于該溝道區(qū)域(K)表面；以及一控制層(3)，其形成于該柵極絕緣層(2)表面；其特征在于一具該第一傳導(dǎo)型(n)的二極管摻雜區(qū)域(4)，以于該半導(dǎo)體基板(1)中形成一二極管(D)，以及一電傳導(dǎo)二極管連接層(5)，其連接該二極管摻雜區(qū)域(4)與該控制層(3)，以消除該半導(dǎo)體基板(1)中多余的電荷載流子(L)。
2.如權(quán)利要求1所述的場效應(yīng)晶體管結(jié)構(gòu)，其特征在于一凹槽(V)，其形成于該半導(dǎo)體基板(1)中，該二極管摻雜區(qū)域(4)則形成于該凹槽(V)的底部，而該二極管連接層(5)則至少形成于該凹槽(V)的部分區(qū)域中。
3.如權(quán)利要求1或2所述的場效應(yīng)晶體管結(jié)構(gòu)，其特征在于一介電層(6)，其形成于該二極管連接層(5)與該半導(dǎo)體基板(1)間的凹槽(V)壁，以形成一連接至該控制層(3)的電容器(C)。
4.如權(quán)利要求2與3中任一所述的場效應(yīng)晶體管結(jié)構(gòu)，其中該凹槽(V)是直接形成在該溝道區(qū)域(K)旁。
5.如權(quán)利要求2至4中任一所述的場效應(yīng)晶體管結(jié)構(gòu)，其中該凹槽(V)是形成于一淺溝槽絕緣(STI)中，以定義該溝道區(qū)域(K)的一溝道寬度。
6.如權(quán)利要求1至5中任一所述的場效應(yīng)晶體管結(jié)構(gòu)，其中該二極管連接層(5)包含具該第一傳導(dǎo)型(n)的高度摻雜半導(dǎo)體材料。
7.一種半導(dǎo)體存儲單元，其具有如權(quán)利要求1至6中任一所述的選擇晶體管，其中該第一源極/漏極區(qū)域(S/D)連接至一溝槽電容器(DTC)；該第二源極/漏極區(qū)域(S/D)連接至一位線(BL)；以及該控制層(3)構(gòu)成一字符線(WL)的一部份，該字符線(WL)本質(zhì)上與該位線垂直，該二極管摻雜區(qū)域(4)是形成于該半導(dǎo)體基板(1)中的該位線(WL)下方。
8.如權(quán)利要求7所述的半導(dǎo)體存儲單元，其中用于連接該溝槽電容器(DTC)的一反向電極的一埋藏連接板(BP)是形成于該半導(dǎo)體基板(1)中，該二極管摻雜區(qū)域(4)是位于該連接板(BP)與該半導(dǎo)體基板(1)表面之間。
9.如權(quán)利要求7或8所述的半導(dǎo)體存儲單元，其中該溝槽絕緣(STI)是以條帶形式而形成于該半導(dǎo)體基板中(1)，以形成條帶型主動區(qū)域(AA)，該溝槽電容器(DTC)本質(zhì)上是位于該主動區(qū)域(AA)中。
10.如權(quán)利要求9所述的半導(dǎo)體存儲單元，其中該溝槽電容器(DTC)表面具有的寬度大于該主動區(qū)域(AA)的寬度，以揭露與該主動區(qū)域(AA)相鄰的一溝槽絕緣(STI)，而該溝槽電容器(DTC)則位移至另一相鄰的溝槽絕緣(FTI)。
11.如權(quán)利要求10所述的半導(dǎo)體存儲單元，其中該溝槽電容器(DTC)的截面為一橢圓形且其位移量最多為0.5F，其中F表示可經(jīng)由光微影方式而形成的最小特征尺寸。
12.如權(quán)利要求7至11中任一所述的半導(dǎo)體存儲單元，其中其構(gòu)成一DRAM存儲單元。
13.一種用于制造一半導(dǎo)體結(jié)構(gòu)的方法，其包含下列步驟a)準備一半導(dǎo)體基板(1)，該半導(dǎo)體基板(1)具有至少一溝槽絕緣(STI)、一主動區(qū)域(AA)與一相關(guān)的罩幕層(20，30)；b)于該溝槽絕緣(STI)中形成一凹槽(V)，該凹槽(V)延伸至該半導(dǎo)體基板(1)；c)于該半導(dǎo)體基板(1)中的該凹槽(V)底部形成一二極管摻雜區(qū)域(4)，并形成一電傳導(dǎo)二極管連接層(5)以填充該凹槽(V)；d)移除該罩幕層(20；30)；e)至少在該主動區(qū)域(AA)的表面形成一柵極絕緣層(2)；f)至少在該柵極絕緣層(2)的表面形成一控制層(3)；g)平面化所制成的表面至少達該溝槽絕緣(STI)；以及h)形成一電傳導(dǎo)連接層(40，50)，以連接該控制層(3)與該二極管連接層(5)。
14.如權(quán)利要求13所述的方法，其中，在步驟a)中更于該半導(dǎo)體基板(1)中形成一溝槽電容器(DTC)，以形成一半導(dǎo)體存儲單元。
15.如權(quán)利要求13或14所述的方法，其中，在步驟a)中形成一氧化物襯層(20)與一氮化物襯層(30)以作為罩幕層。
16.如權(quán)利要求13至15中任一所述的方法，其中，在步驟b)中實施一非等向氧化物蝕刻方法以形成該凹槽(V)。
17.如權(quán)利要求16所述的方法，其中，在步驟b)中藉由間隔物方式而于該凹槽(V)側(cè)壁形成一介電層(6)。
18.如權(quán)利要求13至17中任一所述的方法，其中，在步驟c)中沉積一摻雜半導(dǎo)體材料于該凹槽(V)中以作為二極管連接層(5)，并實施一熱處理使摻雜物自該凹槽(V)底部的該二極管連接層(5)向外擴散，以產(chǎn)生該二極管摻雜區(qū)域(4)。
19.如權(quán)利要求13至17中任一所述的方法，其中，在步驟c)中首先實施布植以產(chǎn)生該二極管摻雜區(qū)域(4)，以及接著于該凹槽(V)中沉積一電傳導(dǎo)填充材料以作為二極管連接層(5)。
20.如權(quán)利要求13至19中任一所述的方法，其中，在步驟e)之前形成一布植保護層、實施井布植以及移除該布植保護層。
21.如權(quán)利要求13至20中任一所述的方法，其中，在步驟f)中熱形成一氧化物層(2)以作為柵極絕緣層。
22.如權(quán)利要求13至21中任一所述的方法，其中，在步驟h)中形成一摻雜半導(dǎo)體層(40)與一高傳導(dǎo)金屬半導(dǎo)體層(50)以作為連接層。
23.如權(quán)利要求13至22中任一所述的方法，其特征在于下述另一步驟i)進一步處理該半導(dǎo)體結(jié)構(gòu)以形成一場效應(yīng)晶體管或一具至少一字符線(WL)與至少一位線(BL)的DRAM半導(dǎo)體記憶胞。
全文摘要
本發(fā)明是關(guān)于一種場效應(yīng)晶體管結(jié)構(gòu)、一種相關(guān)的半導(dǎo)體存儲單元以及一種相關(guān)的制造方法。為實現(xiàn)一二極管(D)，于具有一場效應(yīng)晶體管結(jié)構(gòu)(S/D，3，K)的一半導(dǎo)體基板(1)上形成一二極管摻雜區(qū)域(4)，而一電傳導(dǎo)二極管連接層(5)則連接所述場效應(yīng)晶體管結(jié)構(gòu)的一控制層(3)與所述的二極管摻雜區(qū)域(4)。藉由這樣的方式，便能夠消除在所述半導(dǎo)體基板(1)上的多余電荷載流子(L)，因而可避免不需要的本體效應(yīng)。
文檔編號H01L29/78GK1714449SQ200380103750
公開日2005年12月28日 申請日期2003年11月12日 優(yōu)先權(quán)日2002年11月21日
發(fā)明者M·希爾勒曼恩, R·斯特拉斯塞 申請人:因芬尼昂技術(shù)股份公司