專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及了一種半導(dǎo)體器件，更具體地說，涉及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)及其制造方法。
背景技術(shù)：
由于半導(dǎo)體器件制造技術(shù)的發(fā)展和對(duì)存儲(chǔ)器件的應(yīng)用的擴(kuò)大，需要有大容量的存儲(chǔ)器件。特別地，其存儲(chǔ)單元由一個(gè)電容器和一個(gè)晶體管組成的DRAM器件的集成密度已得到很大的改進(jìn)。
由于半導(dǎo)體器件集成密度的提高，連接一個(gè)元件至另一元件或連接一層至另一層的接觸孔的尺寸下降了，但是層間介電層的厚的卻變厚了。因此，在光刻工序中，接觸孔的縱橫比(即高度和直徑的比例)變大了且接觸孔的對(duì)準(zhǔn)邊界變窄了。因而，利用傳統(tǒng)方法來形成小接觸孔變得非常困難。
在DRAM器件中，用于形成連接焊盤(landing pad)的技術(shù)被廣泛用于降低接觸孔的縱橫比，且自對(duì)準(zhǔn)接觸(SAC)結(jié)構(gòu)被應(yīng)用到具有大約0.1μm或更少的形體尺寸的圖形中，以解決由于接觸孔自對(duì)準(zhǔn)邊界的降低而引起的短路問題。
圖1A和1B是示出制造帶有SAC焊盤的DRAM器件的傳統(tǒng)方法的剖面圖。
參見圖1A，半導(dǎo)體襯底10在諸如溝槽隔離工藝的隔離工序中被分成有源區(qū)和隔離區(qū)。通過熱氧化工藝在有源區(qū)的表面上生長薄柵氧化層(未示出)。在該柵氧化層上形成作為字線的金屬氧化物半導(dǎo)體(MOS)晶體管的柵電極18。優(yōu)選地，形成的每個(gè)柵電極18具有多晶硅化物結(jié)構(gòu)，其包括摻雜有高濃度雜質(zhì)的多晶硅層14和形成在多晶硅層14上的硅化鎢層16。柵電極18包括形成在硅化鎢層16上的柵掩模層20和形成在柵電極18的側(cè)壁上的柵間隔22。柵掩模層20和柵間隔22利用氮化硅來形成。
在襯底10的暴露于柵間隔22之間的表面部分內(nèi)形成MOS晶體管的源/漏極區(qū)(未示出)。以柵電極18和柵間隔22作為掩模經(jīng)過離子注入工藝形成源/漏極區(qū)。
在其上面形成有MOS晶體管的襯底10的表面上形成第一層間介電層24。當(dāng)柵電極18之間的源/漏極區(qū)的表面暴露時(shí)，利用帶有暴露有源區(qū)的開口的條形(bar-type)掩模圖形對(duì)第一層間介電層24進(jìn)行蝕刻。
利用摻雜多晶硅在第一層間介電層24上形成第一導(dǎo)電層，以填充開口。當(dāng)柵掩模層20的表面暴露時(shí)，通過化學(xué)機(jī)械拋光(CMP)工藝對(duì)第一導(dǎo)電層進(jìn)行平面化。因而，在開口內(nèi)形成了第一和第二接觸焊盤26a和26b。第一和第二接觸焊盤26a和26b與源/漏極區(qū)接觸。此外，第一和第二接觸焊盤26a和26b相對(duì)于柵電極18是自對(duì)準(zhǔn)的。
在第一層間介電層24和接觸焊盤26a和26b上形成由二氧化硅組成的第二層間介電層28。然后，通過CMP工藝或深腐蝕工藝對(duì)第二層間介電層28進(jìn)行平面化。通過光刻工藝對(duì)第二層間介電層28進(jìn)行部分蝕刻，以在漏極區(qū)上形成暴露第二接觸焊盤26b的位線接觸孔30。
依序在第二層間介電層28上形成第二導(dǎo)電層和氮化硅層，以填充位線接觸孔30。通過光刻工藝對(duì)氮化硅層和第二導(dǎo)電層進(jìn)行構(gòu)圖，以在第二層間介電層28上形成包括位線掩模的位線32。
利用二氧化硅在所形成的結(jié)構(gòu)的整個(gè)表面上形成第三層間介電層36。然后，通過CMP工藝或深腐蝕工藝對(duì)第三層間介電層36進(jìn)行平面化。通過光刻工藝對(duì)第三層間介電層36和第二層間介電層28進(jìn)行部分蝕刻，以在源極區(qū)上形成暴露第一接觸焊盤26a的存儲(chǔ)節(jié)點(diǎn)接觸孔38。在此，形成的存儲(chǔ)節(jié)點(diǎn)接觸孔38為線形，使得同時(shí)暴露出其方向與柵極方向相同且互相鄰接的第一接觸焊盤26a。
參考圖1B，在存儲(chǔ)節(jié)點(diǎn)接觸孔38內(nèi)和第三層間介電層36上形成氮化硅層。然后，對(duì)氮化硅層進(jìn)行各向異性蝕刻，以在存儲(chǔ)節(jié)點(diǎn)接觸孔38的內(nèi)側(cè)壁上形成接觸間隔40。
在第三層間介電層36上形成由摻雜多晶硅組成的第三導(dǎo)電層，以填充存儲(chǔ)節(jié)點(diǎn)接觸孔38。然后，當(dāng)?shù)谌龑娱g介電層36的表面暴露時(shí)，通過CMP工藝對(duì)第三導(dǎo)電層進(jìn)行平面化。因此，分別在存儲(chǔ)節(jié)點(diǎn)接觸孔38內(nèi)形成被分離成節(jié)點(diǎn)單元的存儲(chǔ)節(jié)點(diǎn)接觸栓塞(未示出)。
根據(jù)傳統(tǒng)方法，在用于形成SAC焊盤26a和26b的蝕刻工序中，以及在用于把接觸焊盤26a和26b分離成節(jié)點(diǎn)單元CMP的工序中都會(huì)形成氮化硅柵掩模層20的凹槽。此外，在用于形成接觸間隔40蝕刻的工序中也生成柵掩模層20的凹槽。因此，柵掩模層20并不能有效保護(hù)底層?xùn)烹姌O18。當(dāng)增加?xùn)叛谀?0的厚度來解決該問題時(shí)，由于光致抗蝕膜和氮化硅層之間的低蝕刻選擇性，可能會(huì)出現(xiàn)柵裂痕。
由于柵掩模層20的初始寬度有限，隨著用于形成SAC焊盤的蝕刻工序及后續(xù)工序的進(jìn)行，柵掩模層20的寬度會(huì)逐漸變小，從而暴露出了柵電極18的上部分。因而，位線32可能會(huì)與柵電極18發(fā)生短路(參見圖1A中的“C”部位)或者存儲(chǔ)節(jié)點(diǎn)接觸栓塞可能會(huì)與柵電極18發(fā)生短路(參見圖1B中的“D”部位)。

發(fā)明內(nèi)容
本發(fā)明的第一特征是提供一種可以防止在下層布線和上層布線之間發(fā)生短路的半導(dǎo)體器件。
本發(fā)明的第二特征是提供一種制造用于防止在下層布線和上層布線之間發(fā)生短路的半導(dǎo)體器件的方法。
本發(fā)明的第三特征是提供一種制造用于防止在存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)和柵電極之間或位線觸點(diǎn)和柵電極之間發(fā)生短路的DRAM器件的方法。


參考附圖，下文對(duì)優(yōu)選實(shí)施例的詳細(xì)描述將使本領(lǐng)域的普通技術(shù)人員對(duì)于本發(fā)明的上述和其它特征以及優(yōu)點(diǎn)更加清楚明了。
圖1A和1B是示出根據(jù)傳統(tǒng)方法制造DRAM器件的方法的剖面圖。
圖2A-2E是示出根據(jù)本發(fā)明的實(shí)施例制造半導(dǎo)體器件的方法的剖面圖。
圖3A-11B是示出根據(jù)本發(fā)明的另一實(shí)施例制造半導(dǎo)體器件的方法的平面圖和剖面圖。
具體實(shí)施例方式
現(xiàn)在將參考附圖對(duì)本發(fā)明進(jìn)行更加全面的描述，在附圖中示出了本發(fā)明的優(yōu)選實(shí)施例。但是，本發(fā)明可以以很多種不同的方式體現(xiàn)且不應(yīng)被理解為僅限于本說明書中所列出的實(shí)施例；當(dāng)然，提供這些實(shí)施例是為了能夠徹底而全面地公開本發(fā)明，同時(shí)完整地向本領(lǐng)域的普通技術(shù)人員傳達(dá)本發(fā)明的范圍。在全文中相同的數(shù)字表示相同的組件。為了便于描述本發(fā)明，示出中的層的相對(duì)厚度可能被放大了。
圖2A-2E是示出根據(jù)本發(fā)明的實(shí)施例制造半導(dǎo)體器件的方法的剖面圖。
參考圖2A，在半導(dǎo)體襯底50上形成多個(gè)布線55。布線55之間彼此分開。每層布線55包括第一導(dǎo)電層圖形52和包含氮化硅系材料的絕緣掩模層圖形54。第一導(dǎo)電層圖形52包含摻雜多晶硅或金屬。另外，形成的第一導(dǎo)電層圖形52可能具有包含摻雜多晶硅的第一層膜和金屬硅化物的第二層膜的組合層。
在包含布線55的襯底50上形成絕緣層。形成的絕緣層使用氮化硅系材料。然后，對(duì)絕緣層進(jìn)行各向異性蝕刻，以分別在布線55的側(cè)壁上形成間隔56。
使用二氧化硅系材料在間隔56、布線55和襯底50上形成第一層間介電層58。使用帶有暴露接觸區(qū)的開口60的掩模圖形(例如光致抗蝕圖形)對(duì)第一層間介電層58進(jìn)行各向異性蝕刻。在這種情況中，對(duì)第一層間介電層58進(jìn)行蝕刻時(shí)使用的是相對(duì)于氮化硅具有高蝕刻選擇性的蝕刻氣體，，從而暴露了相鄰布線55之間的襯底50的表面。優(yōu)選地，當(dāng)布線55和相鄰布線之間的襯底表面暴露時(shí)，使用條形掩模圖形對(duì)第一層間介電層58進(jìn)行蝕刻。在此，掩模圖形帶有可以敞開至少兩個(gè)不同的接觸區(qū)的開口60。
參考圖2B，在第一層間介電層上形成第二導(dǎo)電層61，以填充開口60。優(yōu)選地，使用摻雜有高濃度雜質(zhì)的多晶硅來形成第二導(dǎo)電層61。
參考圖2C，當(dāng)布線55的絕緣掩模層圖形54的表面暴露時(shí)，通過CMP工藝、深腐蝕工藝或CMP和深腐蝕的組合工藝對(duì)第二導(dǎo)電層61和第一層間介電層58進(jìn)行平面化，從而形成了與間隔56的表面接觸的SAC焊盤62。布線55之間的間隙被SAC焊盤62填充。優(yōu)選地，形成至少兩個(gè)不同的SAC焊盤62，使其分別與至少兩個(gè)不同的接觸區(qū)接觸。
參考圖2D，使用二氧化硅系材料在接觸焊盤62、布線55和第一層間介電層58上形成第二層間介電層64。然后，通過光刻工藝對(duì)第二層間介電層64進(jìn)行部分蝕刻，以形成暴露接觸焊盤62之一的接觸孔66。在此，形成的接觸孔66可以具有與接觸焊盤62的形狀相應(yīng)的環(huán)形形狀或具有線形形狀，以暴露與布線55的方向平行的一個(gè)接觸焊盤62和相鄰的接觸焊盤62。
參考圖2E，在通過接觸孔66暴露的接觸焊盤62的表面上生長選擇性外延硅層68，使其厚度足以覆蓋布線55的絕緣掩模層圖形54。
雖然圖中未示出，但相對(duì)于第二層間介電層64具有蝕刻選擇性的材料(例如氮化硅)被連續(xù)地淀積在第二層間介電層64上和接觸孔66內(nèi)，以形成氮化硅層。然后，以選擇性外延硅層68作為蝕刻終止層對(duì)氮化硅層進(jìn)行各向異性蝕刻，以在接觸孔66的內(nèi)側(cè)壁上形成包括部分氮化硅層的接觸間隔。在此，選擇性外延硅層68在后來的蝕刻工序中用于保護(hù)圍繞底層布線55的絕緣掩模層圖形54。
在第二層間介電層64上形成諸如摻雜多晶硅層的第三導(dǎo)電層，以填充接觸孔66。當(dāng)?shù)诙娱g介電層64的表面暴露時(shí)，通過CMP工藝、深腐蝕工藝或者CMP和深腐蝕的組合工藝對(duì)第三導(dǎo)電層進(jìn)行平面化，從而形成了把暴露的接觸焊盤62電連接至隨后形成在接觸孔66內(nèi)的上層布線的接觸栓塞。另外，在第二層間介電層64上形成用于填充接觸孔66的、由摻雜多晶硅或金屬組成的第三導(dǎo)電層后，通過光刻工藝對(duì)第三導(dǎo)電層進(jìn)行構(gòu)圖，使上層布線通過接觸孔66電連接至暴露的接觸焊盤62。
根據(jù)本實(shí)施例，在形成暴露SAC焊盤62的接觸孔66后，在暴露的接觸焊盤62上形成選擇性外延硅層68，以覆蓋圍繞底層布線55的絕緣掩模層圖形54。因此，由于選擇性外延硅層68的存在，在后來用于形成接觸間隔的蝕刻工藝中沒有形成絕緣掩模層圖形54的凹槽。因而，下層布線55沒有與接觸孔66內(nèi)的接觸栓塞或上層布線發(fā)生短路。
圖3A-11B是示出根據(jù)本發(fā)明的另一實(shí)施例制造半導(dǎo)體器件的方法的平面圖和剖面圖。
圖3A是在其上面定義了有源區(qū)101的襯底100的平面圖，而圖3B和3C是沿圖3A中的A-A’和B-B’線切開的剖面圖。參考圖3A、3B和3C，半導(dǎo)體襯底100通過淺間隙隔離(STI)工藝被分成有源區(qū)101和隔離區(qū)102。優(yōu)選地，如圖3A所示，有源區(qū)101初始時(shí)為藥丸形狀，中間部分較厚。另外，有源區(qū)101在隨后變成矩形或大致為T形。
在隨后的工藝中在每個(gè)有源區(qū)內(nèi)形成至少兩個(gè)分開的接觸區(qū)。
圖4A是在其上面形成有柵極線108的襯底100的平面圖而圖4B和4C是沿圖4A中的A-A’和B-B’線切開的剖面圖。
參考圖4A-4C，通過熱氧化工藝在有源區(qū)101的表面上生長薄柵氧化層(未示出)之后，依序在柵氧化層上形成用于形成柵電極的第一導(dǎo)電層和柵掩模層。優(yōu)選地，第一導(dǎo)電層包括摻雜多晶硅層和層疊在多晶硅層上的金屬硅化物層。柵掩模層由相對(duì)于在隨后的工藝中形成的層間介電層具有蝕刻選擇性的材料組成。優(yōu)選地，使用氮化硅系材料形成柵掩模層。
通過光刻工藝對(duì)柵掩模層和第一導(dǎo)電層進(jìn)行構(gòu)圖，以在半導(dǎo)體襯底100上形成柵極線108。每個(gè)柵極線108包含摻雜多晶硅層圖形104、金屬硅化物層圖形106和柵掩模層圖形110。特別地，在柵掩模層上形成第一光致抗蝕圖形(未示出)之后，以第一光致抗蝕圖形作為蝕刻掩模對(duì)柵掩模層進(jìn)行干蝕刻，以形成柵掩模層圖形110。通過灰化工藝和剝離工藝除去第一光致抗蝕圖形。以柵掩模層圖形110作為掩模對(duì)第一導(dǎo)電層進(jìn)行干蝕刻，以形成多個(gè)包含摻雜多晶硅層圖形104和金屬硅化物層圖形106的柵極線108。柵極線108穿過有源區(qū)101，分別作為MOS晶體管的柵電極。
在其上面形成有柵極線108的襯底100的表面上形成絕緣層。使用相對(duì)于隨后形成的層間介電層具有蝕刻選擇性的材料來形成該絕緣層。優(yōu)選地，絕緣層包含氮化硅系材料。然后，對(duì)該絕緣層進(jìn)行各向異性蝕刻，以在柵極線108的側(cè)壁上形成柵間隔112。因而，由于柵極線108的頂面和側(cè)壁被絕緣層圖形(即柵掩模層圖形110和柵間隔112)所包圍，柵極線108與相鄰的柵極線108被電隔離。
通過離子注入工藝在暴露于柵間隔112之間的有源區(qū)101內(nèi)形成源/漏極區(qū)(未示出)。在此，在形成柵間隔112之前，可以進(jìn)行輕摻雜漏極(lightly doped drain，LDD)離子注入工藝，以在暴露于柵極線108之間的有源區(qū)101內(nèi)形成輕摻雜源/漏極區(qū)，從而完成了具有LDD結(jié)構(gòu)的源/漏極。
一些源/漏極區(qū)與連接至晶體管的存儲(chǔ)電極的存儲(chǔ)節(jié)點(diǎn)接觸區(qū)對(duì)應(yīng)，而其它源/漏極區(qū)與連接至后來形成的位線的位線接觸區(qū)對(duì)應(yīng)。在本實(shí)施例中，源極區(qū)變成存儲(chǔ)節(jié)點(diǎn)接觸區(qū)而漏極區(qū)變成位線接觸區(qū)。因?yàn)樵诖┻^有源區(qū)101的相鄰柵極線108之間形成存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和位線接觸區(qū)，所以在一個(gè)有源區(qū)101內(nèi)形成了兩個(gè)存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和一個(gè)位線接觸區(qū)。
圖5A是形成有SAC掩模圖形的襯底的平面圖而圖5B和5C是沿圖5A中的A-A’和B-B’線切開的剖面圖。
參考圖5A-5C，在其上面形成有MOS晶體管的襯底100上形成包含二氧化硅系材料的第一層間介電層114。在形成第一層間介電層114后，可以通過CMP工藝、深腐蝕工藝或者CMP和深腐蝕的組合工藝對(duì)第一層間介電層114的表面進(jìn)行平面化，以確保后來照相工藝(photo process)中的工藝邊界。
當(dāng)存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和位線接觸區(qū)的表面暴露在柵極線108之間時(shí)，使用帶有暴露有源區(qū)101的開口115的條形SAC掩模圖形(例如第二光致抗蝕圖形)對(duì)第一層間介電層114進(jìn)行各向異性蝕刻。
圖6A是在其上面形成有第一和第二接觸焊盤116a和116b的襯底100的平面圖，而圖6B和6C是沿圖6A中的A-A’和B-B’線切開的剖面圖。
參考圖6A-6C，在第一層間介電層114上形成諸如摻雜有高濃度雜質(zhì)的多晶硅層的第二導(dǎo)電層，以填充開口115。當(dāng)柵掩模層圖形110的表面暴露時(shí)，對(duì)第二導(dǎo)電層和第一層間介電層114進(jìn)行平面化，從而在開口115內(nèi)形成被分離成節(jié)點(diǎn)單元的至少兩個(gè)不同的接觸焊盤，例如第一接觸焊盤116a和第二接觸焊盤116b。第一接觸焊盤116a與存儲(chǔ)節(jié)點(diǎn)接觸區(qū)接觸而第二接觸焊盤116b與位線接觸區(qū)接觸。
優(yōu)選地，通過CMP工藝、深腐蝕工藝或者CMP和深腐蝕的組合工藝執(zhí)行第二導(dǎo)電層的平面化。
圖7A是形成有位線接觸孔120的襯底100的平面圖，而圖7B和7C是沿圖7A中的A-A’和B-B’線切開的剖面圖。
參考圖7A-7C，在形成第一和第二接觸焊盤116a和116b后，淀積諸如亞磷硅酸硼玻璃(BPSG)、未摻雜硅酸鹽玻璃(USG)、高密度等離子體(HDP)氧化物和化學(xué)氣相淀積(CVD)氧化物等之類的二氧化硅系材料，以形成第二層間介電層118。第二層間介電層118使接觸焊盤116a和116b與后來形成在其上面的位線電隔離。
在形成第二層間介電層118后，通過CMP工藝或深腐蝕工藝對(duì)第二層間介電層118的表面進(jìn)行平面化，以確保后來照相工藝中的工藝邊界。
通過光刻工藝對(duì)第二層間介電層118進(jìn)行部分蝕刻，從而在位線接觸區(qū)上形成暴露第二接觸焊盤116b的位線接觸孔120。在通過位線接觸孔120而暴露的第二接觸焊盤116b上形成第一選擇性外延硅層122。第一選擇性外延硅層122的厚度足以覆蓋柵掩模層圖形110。例如，第一選擇性外延硅層122具有大約為500的厚度。第一選擇性外延硅層122在隨后的蝕刻工藝中用于保護(hù)底層?xùn)叛谀訄D形110。
圖8A是在其上面形成有位線124的襯底100的平面圖，而圖8B和8C是沿圖8A中的A-A’和B-B’線切開的剖面圖。
參考圖8A-8C，在第一接觸焊盤116b暴露的表面上形成第一選擇性外延硅層122之后，依序在第二層間介電層118上形成用于形成位線124的第三導(dǎo)電層和位線掩模層圖形126，以分別填充位線接觸孔120。優(yōu)選地，形成的第三導(dǎo)電層可以具有包含由第一金屬和/或第一金屬化合物(例如鈦(Ti)/氮化鈦(TiN))組成的第一層膜和由第二金屬(例如鎢(W))組成的第二層膜的組合層。在后來用于形成觸點(diǎn)的蝕刻工藝中，位線掩模層圖形126用于保護(hù)底層位線124。利用氮化硅系材料來形成每個(gè)位線掩模層圖形126。
根據(jù)上述的步驟，包含雙層膜的第三導(dǎo)電層與位線接觸孔120直接接觸。另外，可以在位線接觸孔120內(nèi)額外形成位線接觸栓塞且第三導(dǎo)電層層可以和位線接觸栓塞直接接觸。
具體地，在位線接觸孔120內(nèi)和第二層間介電層118上形成包含Ti/TiN的勢(shì)壘金屬層和包含W的第三金屬層。然后，當(dāng)?shù)诙娱g介電層118的表面暴露時(shí)，通過CMP工藝或深腐蝕工藝除去第三金屬層。因而，分別在位線接觸孔120內(nèi)形成包含勢(shì)壘金屬層和第三金屬層的位線接觸栓塞。
在形成位線接觸栓塞后，依序在位線接觸栓塞和第二層間介電層118上形成由第四金屬(例如W)組成的第三導(dǎo)電層和位線掩模層。第三導(dǎo)電層和位線導(dǎo)電層對(duì)應(yīng)。當(dāng)在位線接觸孔120內(nèi)形成位線接觸栓塞時(shí)，形成帶有單一層膜的位線導(dǎo)電層。
在位線掩模層上形成第三光致抗蝕圖形后，以第三光致抗蝕圖形作為蝕刻掩模對(duì)位線掩模層進(jìn)行干蝕刻，因此形成了位線掩模圖形126。通過灰化工藝和剝離工藝除去第三光致抗蝕圖形后，以位線掩模層圖形126作為蝕刻掩模對(duì)第三導(dǎo)電層進(jìn)行干蝕刻，從而形成了多個(gè)通過位線接觸孔120電連接至第一接觸焊盤116b的位線124。每個(gè)位線124以垂直于柵極線108的方向延伸。
另外，在形成第三光致抗蝕圖形之前，可以在位線掩模層上形成消反射層(anti-reflective layer)，以改善光刻工藝。形成的消反射層可以具有氧氮化硅(SiON)單一層膜或包含高溫氧化物(HTO)膜和SiON膜的多層膜。在光刻工序中，消反射層用于防止光從下層襯底100反射，輔助光致抗蝕圖形的形成。
在形成位線124之后，在具有所形成的結(jié)構(gòu)的襯墊上形成氮化硅層，接著對(duì)其進(jìn)行各向異性蝕刻，以在位線124的側(cè)壁上形成位線間隔128。優(yōu)選地，位線間隔128擁有大約為100～200的厚度。
圖9A是形成有存儲(chǔ)節(jié)點(diǎn)接觸孔132的襯底100的平面圖，而圖9B和9C是沿圖9A中的A-A’和B-B’線切開的剖面圖。
參考圖9A-9C，在形成被位線掩模層圖形126和位線間隔128包圍的位線124后，在具有所形成的結(jié)構(gòu)的襯墊上淀積諸如BPSG、USG、HDP氧化物和CVD氧化物等之類的二氧化硅系材料，從而形成了第三層間介電層130。第三層間介電層130使位線124與在隨后的工藝中形成的存儲(chǔ)節(jié)點(diǎn)接觸栓塞電隔離。
在形成第三層間介電層130后，通過CMP工藝或深腐蝕工藝對(duì)第三層間介電層130的表面進(jìn)行平面化，以確保后來照相工藝中的工藝邊界。通過光刻工藝對(duì)第三層間介電層130和第二層間介電層118進(jìn)行部分蝕刻，從而在存儲(chǔ)節(jié)點(diǎn)接觸上形成暴露第一接觸焊盤116a的存儲(chǔ)節(jié)點(diǎn)接觸孔132。在此，參考數(shù)字118a表示在蝕刻工藝后剩余的第二層間介電層。
具體地，利用照相工藝，形成了具有線性形狀的第四光致抗蝕圖形(未示出)，以與柵極線108基本平行的方向延伸。以第四光致抗蝕圖形作為蝕刻掩模對(duì)第三層間介電層130和第二層間介電層118進(jìn)行各向異性蝕刻。在此，對(duì)第三和第二層間介電層130和118進(jìn)行蝕刻時(shí)所使用的是相對(duì)于氮化硅層圖形(即位線掩模層圖形126和位線間隔128)具有高蝕刻選擇性的蝕刻氣體。因而，形成了暴露位于相鄰位線124之間的第一接觸焊盤116a的線形存儲(chǔ)節(jié)點(diǎn)接觸孔132。即，所有的存儲(chǔ)節(jié)點(diǎn)接觸孔132形成為線形，使與柵極線108的方向平行的第一接觸焊盤116a和相鄰第一接觸焊盤116a同時(shí)暴露。
圖10A和10B是沿圖9A中的A-A’和B-B’線切開的剖面圖且示出了用于形成第二選擇性外延硅層134和接觸間隔136的步驟。
參考圖10A和10B，在形成線形存儲(chǔ)節(jié)點(diǎn)接觸孔132后，通過灰化工藝和剝離工藝除去第四光致抗蝕圖形。
在暴露的第一接觸焊盤116a上形成第二選擇性外延硅層134。每個(gè)第二選擇性外延硅層134擁有足以覆蓋柵掩模層圖形110的大約為500的厚度。
使用相對(duì)于第三層間介電層具有蝕刻選擇性的材料(例如氮化硅系材料)在所形成的結(jié)構(gòu)上形成絕緣層。以第二選擇性外延硅層134作為蝕刻終止層對(duì)絕緣層進(jìn)行各向異性蝕刻，以分別在存儲(chǔ)節(jié)點(diǎn)接觸孔132的內(nèi)側(cè)壁上形成接觸間隔136。在此，接觸間隔136形成在剩下的第二層間介電層118a的側(cè)壁和位線間隔128上。接觸間隔136防止了位線124與隨后形成在存儲(chǔ)節(jié)點(diǎn)接觸孔132內(nèi)的存儲(chǔ)節(jié)點(diǎn)接觸栓塞發(fā)生短路。在用于形成接觸間隔136的蝕刻工藝中，形成在第一接觸焊盤116a上的第二選擇性外延硅層134用于保護(hù)包圍柵極線108的柵掩模層圖形110。
圖11A和11B是沿圖9A中的A-A’和B-B’線切開的剖面圖且示出用于形成存儲(chǔ)節(jié)點(diǎn)接觸栓塞138的步驟。
參考圖11A和11B，在形成接觸間隔136后，在第三層間介電層130上形成諸如摻雜多晶硅層的第四導(dǎo)電層，以填充存儲(chǔ)節(jié)點(diǎn)接觸孔132。然后，當(dāng)?shù)谌龑娱g介電層130的上表面暴露時(shí)，通過CMP工藝或深腐蝕工藝對(duì)第四導(dǎo)電層進(jìn)行平面化，從而在存儲(chǔ)節(jié)點(diǎn)接觸孔132內(nèi)分別形成了被分離成節(jié)點(diǎn)單元的存儲(chǔ)節(jié)點(diǎn)接觸栓塞138。
此后，利用電容器形成工藝來形成帶有存儲(chǔ)電極、介電層和陽極的電容器(未示出)。
根據(jù)本實(shí)施例，在形成用于防止在位線124和存儲(chǔ)節(jié)點(diǎn)接觸栓塞138之間發(fā)生短路的接觸間隔136的蝕刻工藝中，形成在接觸焊盤116a和116b上的選擇性外延硅層134防止了包圍柵極線108的柵掩模層圖形110被蝕刻。因此，防止了柵極線108和位線124或柵極線108和存儲(chǔ)節(jié)點(diǎn)接觸栓塞138之間的短路。
根據(jù)本發(fā)明的實(shí)施例，在形成暴露SAC焊盤的接觸孔之后，在通過接觸孔而暴露的接觸焊盤上生長選擇性外延硅層，以覆蓋包圍底層布線的絕緣掩模層圖形。因此，在隨后的蝕刻工藝中，選擇性外延硅層保護(hù)了絕緣掩模層圖形，從而防止了下層布線與形成在接觸孔內(nèi)的上層布線發(fā)生短路。
現(xiàn)在對(duì)本發(fā)明的實(shí)施例進(jìn)行非限定性的描述。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種包含半導(dǎo)體襯底和形成在襯底上且彼此分開的布線的半導(dǎo)體器件。每層布線包含第一導(dǎo)電層圖形和形成在第一導(dǎo)電層圖形上的絕緣掩模層圖形。在布線的側(cè)壁上形成絕緣間隔。形成包含部分第二導(dǎo)電層的SAC焊盤，以填充布線之間的間隙。在接觸焊盤、布線和襯底上形成包含暴露接觸焊盤的接觸孔的層間介電層。在通過接觸孔而暴露的接觸焊盤上形成選擇性外延硅層，以覆蓋絕緣掩模層圖形。
優(yōu)選地，絕緣掩模層圖形和絕緣層間隔包含氮化硅系材料。
根據(jù)本發(fā)明的另一方面，在襯底上形成包含第一導(dǎo)電層圖形和絕緣掩模層圖形的布線。布線之間彼此分開。在布線的側(cè)壁上形成絕緣間隔。形成包含部分第二導(dǎo)電層的SAC焊盤，以填充布線之間的間隙。在形成有接觸焊盤的襯底上形成層間介電層。對(duì)層間介電層進(jìn)行部分蝕刻，以形成暴露接觸焊盤的接觸孔。在通過接觸孔而暴露的接觸焊盤上形成選擇性外延硅層，以覆蓋絕緣掩模層圖形。
根據(jù)本發(fā)明的另一方面，在半導(dǎo)體襯底上形成布線且彼此分開。每層布線包含第一導(dǎo)電層圖形和形成在第一導(dǎo)電層圖形上的絕緣掩模層圖形。在布線的側(cè)壁上形成絕緣間隔。利用包含帶有至少兩個(gè)不同接觸區(qū)的開口的條形掩模圖形來形成至少兩個(gè)不同的SAC焊盤，使其與襯底在布線之間的部分表面接觸。在形成有至少兩個(gè)不同的SAC焊盤的襯底上形成層間介電層。對(duì)層間介電層進(jìn)行部分蝕刻，以形成暴露至少兩個(gè)SAC焊盤之一的接觸孔。在至少兩個(gè)SAC焊盤之一上形成選擇性外延硅層，以覆蓋絕緣掩模層圖形。
優(yōu)選地，在絕緣層間隔、布線和襯底上形成第一層間介電層。使用絕緣掩模層圖形對(duì)第一層間介電層進(jìn)行蝕刻，直到襯底位于布線之間的部分暴露為止。在第一層間介電層和襯底位于布線之間的部分上形成第二導(dǎo)電層之后，對(duì)第二導(dǎo)電層和第一層間介電層進(jìn)行平面化，直到絕緣掩模層圖形的表面暴露為止。
優(yōu)選地，接觸孔形成為線形，使得以和布線基本平行的方向而放置的至少兩個(gè)SAC焊盤之一以及另一個(gè)SAC焊盤同時(shí)通過接觸孔暴露。
根據(jù)本發(fā)明的另一方面，在半導(dǎo)體襯底上形成包含柵掩模層圖形和形成在其側(cè)壁上的柵間隔的柵極線，以在柵極線之間的部分襯底上形成存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和位線接觸區(qū)。利用包含暴露有源區(qū)的開口的條形SAC掩模圖形來形成第一接觸焊盤和第二接觸焊盤。第一接觸焊盤與存儲(chǔ)節(jié)點(diǎn)接觸區(qū)接觸而第二接觸焊盤與位線接觸區(qū)接觸。在形成有第一和第二接觸焊盤的襯底上形成層間介電層。對(duì)層間介電層進(jìn)行部分蝕刻，以形成線形存儲(chǔ)節(jié)點(diǎn)接觸孔，使得以和柵極線基本平行的方向而放置的第一接觸焊盤和相鄰第一接觸焊盤通過每個(gè)存儲(chǔ)節(jié)點(diǎn)接觸孔暴露。在通過存儲(chǔ)節(jié)點(diǎn)接觸孔而暴露的第一接觸焊盤上形成選擇性外延硅層，以覆蓋柵掩模層圖形。在存儲(chǔ)節(jié)點(diǎn)接觸孔內(nèi)形成存儲(chǔ)節(jié)點(diǎn)接觸栓塞，使存儲(chǔ)節(jié)點(diǎn)接觸栓塞電連接至第一接觸焊盤。
根據(jù)本發(fā)明的不同方面，在形成暴露SAC焊盤的接觸孔后，在通過接觸孔而暴露的接觸焊盤上生長選擇性外延硅層，以覆蓋包圍底層布線的絕緣掩模層圖形。因此，在隨后的蝕刻工藝中，選擇性外延硅層保護(hù)了絕緣掩模層圖形，從而防止了下層布線與后來形成在接觸孔內(nèi)的上層布線發(fā)生短路。
本說明書已公開了本發(fā)明的優(yōu)選實(shí)施例，雖然應(yīng)用了特定的術(shù)語，但它們只是作為一般的和解釋性的使用，而不作為限制的目的。因而，本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，在不背離所附權(quán)利要求所定義的本發(fā)明的精神和范圍的情況下，可以對(duì)本實(shí)施例作出各種形式上和細(xì)節(jié)上的改變。
權(quán)利要求
1.一種半導(dǎo)體器件包括半導(dǎo)體襯底；形成在襯底上且彼此分開的布線，每個(gè)布線包含第一導(dǎo)電層圖形和形成在第一導(dǎo)電層圖形上的絕緣掩模層圖形；形成在布線的側(cè)壁上的絕緣間隔；包含部分第二導(dǎo)電層的自對(duì)準(zhǔn)接觸焊盤，每個(gè)自對(duì)準(zhǔn)接觸焊盤與絕緣間隔的表面接觸，以填充布線之間的間隙；形成在接觸焊盤、布線和襯底上的層間介電層，該層間介電層包含暴露接觸焊盤的接觸孔；以及形成在通過接觸孔而暴露的接觸焊盤上的選擇性外延硅層，以覆蓋絕緣掩模層圖形。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述絕緣掩模層圖形和絕緣間隔包含相對(duì)于層間介電層具有蝕刻選擇性的材料。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中所述絕緣掩模層圖形和絕緣間隔包含氮化硅系材料。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二導(dǎo)電層包含摻雜多晶硅。
5.如權(quán)利要求1所述的半導(dǎo)體器件，還包括形成在接觸孔內(nèi)的接觸栓塞；以及形成在接觸孔的內(nèi)側(cè)壁與接觸栓塞之間的選擇性外延硅層上的接觸間隔。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中每個(gè)所述接觸間隔包含相對(duì)于層間介電層具有蝕刻選擇性的材料。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述接觸間隔包含氮化硅系材料
8.一種制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成彼此分開的布線，每個(gè)布線包含第一導(dǎo)電層圖形和形成在第一導(dǎo)電層圖形上面的絕緣掩模層圖形；在布線的側(cè)壁上形成絕緣間隔；形成包含部分第二導(dǎo)電層的自對(duì)準(zhǔn)接觸焊盤，每個(gè)自對(duì)準(zhǔn)接觸焊盤與絕緣間隔的表面接觸，以填充布線之間的間隙；在形成接觸焊盤的襯底上形成層間介電層；對(duì)層間介電層進(jìn)行部分蝕刻，以形成暴露接觸焊盤的接觸孔；以及在通過接觸孔而暴露的接觸焊盤上形成選擇性外延硅層，以覆蓋絕緣掩模層圖形。
9.如權(quán)利要求8所述的方法，其中所述絕緣掩模層圖形和絕緣間隔包含相對(duì)于層間介電層具有蝕刻選擇性的材料。
10.如權(quán)利要求9所述的方法，其中所述絕緣掩模層圖形和絕緣間隔包含氮化硅系材料。
11.如權(quán)利要求8所述的方法，其中所述第二導(dǎo)電層包含摻雜多晶硅。
12.一種制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成彼此分開的布線，每個(gè)布線包含第一導(dǎo)電層圖形和形成在第一導(dǎo)電層圖形上的絕緣掩模層圖形；在布線的側(cè)壁上形成絕緣間隔；利用包含帶有至少兩個(gè)不同接觸區(qū)的開口的條形掩模圖形來形成至少兩個(gè)不同的自對(duì)準(zhǔn)接觸焊盤，每個(gè)自對(duì)準(zhǔn)接觸焊盤與襯底位于布線之間的部分接觸；在形成至少兩個(gè)自對(duì)準(zhǔn)接觸焊盤的襯底上形成層間介電層；對(duì)層間介電層進(jìn)行部分蝕刻，以形成暴露至少兩個(gè)自對(duì)準(zhǔn)接觸焊盤中的一個(gè)的接觸孔；以及在至少兩個(gè)自對(duì)準(zhǔn)接觸焊盤中的一個(gè)上形成選擇性外延硅層，以覆蓋絕緣掩模層圖形。
13.如權(quán)利要求12所述的方法，其中所述絕緣掩模層圖形和絕緣間隔包含相對(duì)于層間介電層具有蝕刻選擇性的材料。
14.如權(quán)利要求13所述的方法，其中所述絕緣掩模層圖形和絕緣層間隔包含氮化硅系材料。
15.如權(quán)利要求12所述的方法，其中所述形成至少兩個(gè)不同的接觸焊盤的步驟包括在絕緣間隔、布線和襯底上形成第一層間介電層；使用絕緣掩模層圖形對(duì)第一層間介電層進(jìn)行蝕刻，直到襯底位于布線之間的部分暴露為止；在第一層間介電層和襯底位于布線之間的部分上形成第二導(dǎo)電層；以及對(duì)第二導(dǎo)電層和第一層間介電層進(jìn)行平面化，直到絕緣掩模層圖形的表面暴露為止。
16.如權(quán)利要求15所述的方法，其中所述的對(duì)第二導(dǎo)電層和第一層間介電層進(jìn)行平面化的步驟通過使用從由CMP工藝、深腐蝕工藝或CMP和深腐蝕的組合工藝組成的組中挑選出的工藝來執(zhí)行。
17.如權(quán)利要求12所述的方法，其中所述接觸孔形成為線形，使得至少兩個(gè)自對(duì)準(zhǔn)接觸焊盤之一以及在和布線基本平行的方向上放置的另一個(gè)自對(duì)準(zhǔn)接觸焊盤同時(shí)通過接觸孔暴露。
18.如權(quán)利要求12所述的方法，還包括在形成選擇性外延硅層后，以選擇性外延硅層作為蝕刻終止層在接觸孔的內(nèi)側(cè)壁上形成接觸間隔；以及在與至少兩個(gè)自對(duì)準(zhǔn)接觸焊盤中的一個(gè)電連接的接觸孔內(nèi)形成第三導(dǎo)電層。
19.如權(quán)利要求18所述的方法，其中所述接觸間隔包含相對(duì)于層間介電層具有蝕刻選擇性的材料。
20.如權(quán)利要求19所述的方法，其中所述接觸間隔包含氮化硅系材料。
21.一種制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成跨過有源區(qū)的柵極線，其中，每個(gè)柵極線包含柵掩模層圖形和形成在柵掩模層圖形的側(cè)壁上的柵間隔，以在襯底位于柵極線之間的部分上形成存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和位線接觸區(qū)；利用帶有暴露有源區(qū)的開口的條形自對(duì)準(zhǔn)接觸掩模圖形來形成連接至存儲(chǔ)節(jié)點(diǎn)接觸區(qū)的第一接觸焊盤和連接至位線接觸區(qū)第二接觸焊盤；在形成第一和第二接觸焊盤的襯底上形成層間介電層；對(duì)層間介電層進(jìn)行部分蝕刻，以形成線形存儲(chǔ)節(jié)點(diǎn)接觸孔，使得一個(gè)第一接觸焊盤和在與柵極線基本平行的方向上放置的相鄰第一接觸焊盤通過每個(gè)存儲(chǔ)節(jié)點(diǎn)接觸孔暴露；在通過存儲(chǔ)節(jié)點(diǎn)接觸孔而暴露的第一接觸焊盤上形成選擇性外延硅層，以覆蓋柵掩模層圖形；以及在存儲(chǔ)節(jié)點(diǎn)接觸孔內(nèi)形成存儲(chǔ)節(jié)點(diǎn)接觸栓塞，其中，存儲(chǔ)節(jié)點(diǎn)接觸栓塞電連接至第一接觸焊盤。
22.如權(quán)利要求21所述的方法，其中所述柵掩模層圖形和柵間隔包含氮化硅系材料。
23.如權(quán)利要求21所述的方法，其中所述形成第一接觸焊盤和第二接觸焊盤包括在柵極線和襯底上形成第一層間介電層；使用自對(duì)準(zhǔn)接觸掩模圖形對(duì)第一層間介電層進(jìn)行蝕刻，直到柵極線之間的存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和位線接觸區(qū)暴露為止；在第一層間介電層、存儲(chǔ)節(jié)點(diǎn)接觸區(qū)和位線接觸區(qū)上形成第一導(dǎo)電層；以及對(duì)第一導(dǎo)電層和第一層間介電層進(jìn)行平面化，直到柵掩模層圖形暴露為止。
24.如權(quán)利要求23所述的方法，其中所述的對(duì)第一導(dǎo)電層和第一層間介電層進(jìn)行平面化的步驟通過使用從由CMP工藝、深腐蝕工藝或CMP和深腐蝕的組合工藝組成的組中挑選出的工藝來執(zhí)行。
25.如權(quán)利要求21所述的方法，還包括在形成存儲(chǔ)節(jié)點(diǎn)接觸栓塞之前，以選擇性外延硅層作為蝕刻終止層在存儲(chǔ)節(jié)點(diǎn)接觸孔的內(nèi)側(cè)壁上形成接觸間隔。
26.如權(quán)利要求25所述的方法，其中所述接觸間隔包含氮化硅系材料。
27.如權(quán)利要求21所述的方法，其中形成存儲(chǔ)節(jié)點(diǎn)接觸栓塞包括在層間介電層上形成第二導(dǎo)電層，以填充存儲(chǔ)節(jié)點(diǎn)接觸孔；以及對(duì)第二導(dǎo)電層進(jìn)行平面化，直到層間介電層的表面暴露為止，從而把存儲(chǔ)節(jié)點(diǎn)接觸栓塞分離成節(jié)點(diǎn)單元。
28.如權(quán)利要求21所述的方法，還包括在形成層間介電層之前，在形成第一和第二接觸焊盤的襯底上形成第二層間介電層；對(duì)第二層間介電層進(jìn)行部分蝕刻，以在位線接觸區(qū)上形成暴露第二接觸焊盤的位線接觸孔；在通過位線接觸孔而暴露的第二接觸焊盤上形成的第一選擇性外延硅層，以覆蓋柵掩模層圖形；以及在第二層間介電層上形成位線，以填充位線接觸孔，其中，每個(gè)位線通過位線接觸孔電連接至第二接觸焊盤。
全文摘要
在襯底上形成包含第一導(dǎo)電層圖形和絕緣掩模層圖形的布線。在布線的側(cè)壁上形成絕緣間隔。形成包含部分第二導(dǎo)電層的自對(duì)準(zhǔn)接觸焊盤，使其與絕緣間隔的表面接觸以及填充布線之間的間隙。在形成有接觸焊盤的襯底上形成層間介電層并對(duì)其進(jìn)行蝕刻，以形成暴露接觸焊盤的接觸孔。在通過接觸孔而暴露的接觸焊盤上形成選擇性外延硅層，以覆蓋絕緣掩模層圖形。因此，防止了接觸孔內(nèi)的下層布線和上層布線之間的短路。
文檔編號(hào)H01L21/28GK1518100SQ20031011861
公開日2004年8月4日 申請(qǐng)日期2003年11月27日 優(yōu)先權(quán)日2003年1月22日
發(fā)明者樸柄俊, 金志永 申請(qǐng)人:三星電子株式會(huì)社