專利名稱：半導(dǎo)體集成電路器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件的制造技術(shù)，更具體地說，涉及一種當(dāng)應(yīng)用于在一個硅襯底中形成的一個MISFET(金屬絕緣半導(dǎo)體場效應(yīng)晶體管)的源極和漏極的表面上形成一個Co(鈷)硅化物層的工藝時有效的技術(shù)。
背景技術(shù)：
作為用于抑制Co硅化物的尖峰目的的一種硅化物工藝，已知的是這樣一種技術(shù)把一層Co膜和一層TiN膜(氧化阻擋膜)淀積在一個硅襯底的源極和漏極的表面上，通過在低于400℃的溫度下的第一熱處理形成一層硅化二鈷(Co2Si)膜，通過濕式刻蝕除去TiN膜和一層未反應(yīng)的Co膜，及通過在范圍從700到900℃的溫度下的第二熱處理形成一層二硅化鈷(CoSi2)膜(參考日本未審查專利出版物No.Hei 11(1999)-283935、美國專利No.6221764、日本未審查專利出版物No.2000-243726及美國專利No.6337272)。
日本未審查專利出版物No.Hei 11(1999)-283935[專利出版物2]美國專利No.6221764[專利出版物3]日本未審查專利出版物No.2000-243726[專利出版物4]美國專利No.6337272

發(fā)明內(nèi)容
在構(gòu)成一個MISFET的源極和漏極的半導(dǎo)體區(qū)域的表面或在構(gòu)成柵極電極的一層多晶硅膜的表面上形成一個Co(鈷)硅化物層的硅化物工藝，對于實(shí)現(xiàn)MISFET的高速操作是必要的。
通常的作法是，通過借助于濺射在帶有其中形成的源極和漏極的硅襯底上方淀積一層Co膜、在Co膜上方淀積諸如TiN(氮化鈦)膜之類的氧化阻擋膜以便防止Co膜的氧化、熱處理硅襯底以在硅襯底與Co膜之間的界面上形成Co硅化物層、及然后通過濕式刻蝕除去不再需要的氧化阻擋膜和未反應(yīng)的Co膜，在硅襯底上方形成的源極和漏極的表面上方形成一個Co硅化物層。
在通過上述工藝形成Co硅化物層時，重要的是盡可能多地抑制在硅襯底與Co硅化物層之間的界面上由平直度的退化生成的結(jié)漏電流的增大(所謂的“尖峰”現(xiàn)象)。
已知在硅襯底上方淀積的Co膜的熱處理把在其之間的界面上形成的Co硅化物層的成分從硅化二鈷(Co2Si)變到一硅化鈷(CoSi)，然后到二硅化鈷(CoSi2)，并且二硅化鈷(CoSi2)-最終硅化物的電阻最低。
作為對通過濺射的Co膜淀積和以后的熱處理過程的認(rèn)真調(diào)查的結(jié)果，本發(fā)明人已經(jīng)得到下述發(fā)現(xiàn)。
在常規(guī)Co硅化物工藝中，當(dāng)通過濺射把一層Co膜淀積在一個硅襯底上方時，由于由例如鈷的碰撞能量引起的襯底溫度的升高在形成期間的Co膜與硅襯底之間的界面上形成一個不希望的反應(yīng)層。這個反應(yīng)層往往具有不均勻的厚度，因?yàn)閷τ贑o膜的形成花費(fèi)的時間較短并且在晶片平面中的溫度不會均勻地升高。在硅襯底與由以后熱處理形成的一個二硅化鈷層之間的界面的平直度退化，反映出反應(yīng)層厚度的變化，這縮短了在源極和漏極的底部與Co硅化物層的底部之間的距離，導(dǎo)致結(jié)漏電流的增大。
另外，當(dāng)由在硅襯底上方淀積的Co膜的低溫?zé)崽幚砗透邷責(zé)崽幚戆压杌?Co2Si)轉(zhuǎn)化到一硅化鈷(CoSi)而然后到二硅化鈷(CoSi2)時，在Co與硅之間的反應(yīng)迅速進(jìn)行，并且高電阻硅化二鈷(Co2Si)層和一硅化鈷(CoSi)層保持在二硅化鈷(CoSi2)層-最終產(chǎn)物-與硅襯底之間的界面上。這增大了在源極與漏極之間的寄生電阻，引起信號延遲問題。
因此本發(fā)明的一個目的在于，提供一種能夠在MISFET的源極和漏極的表面上方形成一個不引起信號延遲和具有較小漏電流的低電阻Co硅化物層的技術(shù)。
上述和其它目的、及本發(fā)明的新穎特征由這里的描述和附圖將是顯然的。
其次將簡要概括由本申請公開的本發(fā)明的典型發(fā)明。
根據(jù)本發(fā)明的半導(dǎo)體集成電路器件的制造方法包括如下步驟(a)在裝有包括至少一個濺射腔室和一個熱處理腔室的多個腔室的一個濺射設(shè)備的第一濺射腔室中，把在小于200℃溫度下的一層鈷膜淀積到一個硅晶片的主表面上；(b)在濺射設(shè)備的第二濺射腔室中，把在200℃或更高但低于400℃的溫度下的一層氧化阻擋膜淀積到一個其上淀積有鈷膜的硅晶片的主表面上；(c)在第二濺射腔室中在200℃或更高但低于400℃的溫度下加熱其上淀積有氧化阻擋膜的硅晶片，并且在硅晶片與鈷膜之間的界面上形成具有硅化二鈷(Co2Si)作為主要成分的一個硅化物層；(d)在步驟(c)之后，在濺射設(shè)備的熱處理腔室中在400℃或更高但低于700℃的溫度下加熱硅晶片，以把硅化物層的主要成分從硅化二鈷轉(zhuǎn)化成一硅化鈷(CoSi)；(e)在步驟(d)之后，從硅晶片的主表面除去氧化阻擋膜和鈷膜的未反應(yīng)部分；及(f)在步驟(e)之后，在700℃或更高但低于900℃的溫度下加熱硅晶片，以把硅化物層的主要成分從一硅化鈷轉(zhuǎn)化到二硅化鈷(CoSi2)。
其次將逐條列舉在本申請中包括的其它發(fā)明的概要。
20.一種半導(dǎo)體集成電路器件的制造方法，包括如下步驟
(a)把鈷淀積在一個晶片的主表面上方的一個硅基表面區(qū)域的、是一個MISFET的源極和漏極區(qū)域的半導(dǎo)體區(qū)域上方，同時把晶片的溫度保持在基本上不會引起在硅與鈷之間的反應(yīng)的第一溫度下；(b)在步驟(a)之后，使其上淀積有鈷的晶片的第一主表面在比第一溫度高的第二溫度下經(jīng)受第一熱處理，以使硅基表面區(qū)域的硅和如此淀積的鈷反應(yīng)；(c)在步驟(b)之后，除去如此淀積的鈷的一個未反應(yīng)部分；(d)使從其已經(jīng)除去鈷的未反應(yīng)部分的晶片的第一主表面在比第二溫度高的第三溫度下經(jīng)受第二熱處理，以把由在剩余鈷與硅之間的反應(yīng)形成的一層膜轉(zhuǎn)化成主要由二硅化鈷組成的膜。
21.在如以上在20中描述的半導(dǎo)體集成電路器件的制造方法中，第一溫度小于200℃。
22.如以上在21中描述的半導(dǎo)體集成電路器件的制造方法，其中第一熱處理步驟包括如下步驟(i)使其上淀積有鈷的晶片的第一主表面在比第一溫度高但比第二溫度低的一個第四溫度下經(jīng)受預(yù)處理，以使在硅基表面區(qū)域中的硅與如此淀積的鈷反應(yīng)并且把淀積的鈷的一部分轉(zhuǎn)化成主要由硅化二鈷組成的第一硅化物件；和(ii)在步驟(i)之后，使晶片的第一主表面在第二溫度下經(jīng)受第一熱處理，以把第一硅化物件轉(zhuǎn)化成主要由一硅化鈷組成的第二硅化物件。
23.在如以上在22中描述的半導(dǎo)體集成電路器件的制造方法中，第一溫度小于100℃。
24.在如以上在22中描述的半導(dǎo)體集成電路器件的制造方法中，第一溫度小于50℃。
25.在如以上在22中描述的半導(dǎo)體集成電路器件的制造方法中，第一溫度是常溫。
26.在如以上在25中描述的半導(dǎo)體集成電路器件的制造方法中，第一溫度小于35℃。
27.在如以上在22中描述的半導(dǎo)體集成電路器件的制造方法中，通過濺射淀積鈷。
28.在如以上在27中描述的半導(dǎo)體集成電路器件的制造方法中，該濺射是高方向性濺射。
29.在如以上在28中描述的半導(dǎo)體集成電路器件的制造方法中，高方向性濺射是長射程濺射。
30.在如以上在22中描述的半導(dǎo)體集成電路器件的制造方法中，在從步驟(i)的開始到步驟(ii)的完成的時段期間，要處理的晶片不暴露于外部空氣。


圖1是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的一種制造方法；圖2是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖3是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖4是用于一個Co硅化物層的形成的一種單晶片加工多腔室濺射設(shè)備的示意平面圖；圖5是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖6是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖7是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖8是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖9是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；
圖10是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖11是一種半導(dǎo)體襯底的部分剖視圖，說明根據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體集成電路器件的制造方法；圖12是用在本發(fā)明一個實(shí)施例中的鈷濺射設(shè)備的示意剖視圖；圖13是用在本發(fā)明一個實(shí)施例中使用的TiN濺射設(shè)備的示意剖視圖；及圖14是圖12的鈷濺射設(shè)備和圖13的TiN濺射設(shè)備的示意分解布局。
具體實(shí)施例方式
其次根據(jù)附圖具體地描述本發(fā)明的實(shí)施例。在用來描述實(shí)施例的所有圖中，一個功能的類似件將用相同標(biāo)號標(biāo)識，并且省略重復(fù)描述。
在下面描述的實(shí)施例中，為了方便起見，如有必要在劃分多個部分或多個實(shí)施例之后進(jìn)行描述。這些多個部分或?qū)嵤├皇窍嗷オ?dú)立的，而是處于這樣一種關(guān)系，從而一個實(shí)施例是另一個的一部分或全部的一個修改例子、細(xì)節(jié)或補(bǔ)充描述，除非另外專門指明。
在下面描述的實(shí)施例中，當(dāng)提到元件的數(shù)量(包括數(shù)目、數(shù)值、量及范圍)時，數(shù)量不限于一個特定數(shù)量，而是能大于或小于該特定數(shù)量，除非另外專門指明或者很顯然該數(shù)量限于該特定數(shù)量。
況且在下面描述的實(shí)施例中，不用說，構(gòu)成元件(包括元件步驟)不總是必要的，除非另外專門表明或者很顯然它們是必要的。
類似地，在下面描述的實(shí)施例中，當(dāng)提到構(gòu)成元件的形狀或位置關(guān)系時，也包括與它基本相似或類似的，除非另外專門指明或者很顯然它不是。這也適用于上述數(shù)據(jù)和范圍。
這里所使用的術(shù)語“半導(dǎo)體集成電路”不僅指形成在一個單晶硅晶片上的，而且也指形成在一個SOI襯底上的，形成在另一個襯底上的TFT液晶等，除非另外專門指明它不是。術(shù)語“晶片”不僅指一種單晶硅晶片，而且也指一種SOI襯底或用于TFT液晶的形成的大致為盤形或矩形集成電路襯底，除非另外專門指明它不是。
關(guān)于一種硅襯底的表面部分或所謂的多晶硅電極所使用的術(shù)語“硅”包括一個硅基件，具有作為主要成分的硅，并且具有按需要引入其中的一種雜質(zhì)；和一個硅基件，通過把鍺等添加到硅中以形成其合金具有改進(jìn)的性能(其成分轉(zhuǎn)化成SiGe的襯底表面區(qū)域、或其成分轉(zhuǎn)化成SiGe的多晶硅電極)，除非另外專門指明它不是或者顯然它不是。
術(shù)語“多晶硅”不僅包括典型的多晶硅，而且也包括非晶硅和微晶硅，除非另外專門指明它不是或者顯然它不是。這是因?yàn)樵谄湫纬砷_始時有時是非晶硅的多晶硅通過以后進(jìn)行的熱處理通常變成“狹義中的多晶硅”，但是難以給定到“狹義中的多晶硅”的這種變化發(fā)生的時刻。
當(dāng)提到一個件的成分(例如，件X由A組成)時，不排除其它成分，除非另外專門指明它們不是或者顯然它們不是。這同樣適用于大氣氣體。
不用說，用于CMOS集成電路的一層?xùn)艠O絕緣膜不限于氧化物膜。例如，它包括是一種非氧化物膜類型的無機(jī)絕緣膜的氮化硅膜，作為柵極絕緣膜。這同樣適用于“金屬”和“半導(dǎo)體”。
在這個實(shí)施例中，把制造方法應(yīng)用于CMOS-LSI。下面根據(jù)圖1至11按步驟順序描述制造方法。
如在圖1中表明的那樣，一個隔離槽2形成在具有從1到10Ωcm的電阻率并且由p型單晶硅制成的一個半導(dǎo)體襯底(下文將叫做“襯底”或“晶片”)1中。通過在一個元件隔離區(qū)域中刻蝕襯底1以形成一個槽、通過CVD把一個氧化硅膜3淀積在包括該槽的內(nèi)側(cè)的襯底1上、及通過化學(xué)機(jī)械拋光除去在槽外的氧化硅膜3的不必要部分，形成這個隔離槽2。
一個p型阱4和n型阱5通過分別在襯底1的一部分中的硼和在其它部分中磷的離子注入、接著通過襯底1的蒸汽氧化形成，由此在p型阱4和n型阱5每一個的表面上方形成一層?xùn)艠O氧化物膜6。
如在圖2中表明的那樣，一個柵極電極7形成在p型阱4和n型阱5的每一個上方(帶有所謂的雙柵極結(jié)構(gòu)的一種CMOS或CMIS集成電路)。例如通過借助于CVD把一層多晶硅膜(在實(shí)際中，多晶硅膜在淀積時處于非晶狀態(tài)下，但通過以后進(jìn)行的熱處理的任一種變成多晶，從而除非另外專門指明，在非晶狀態(tài)下的硅包括在“多晶硅”中)淀積在柵極氧化物膜6上方、把磷離子注入在p型阱4上方的多晶硅膜中、把硼離子注入在n型阱5上方的多晶硅膜中、及然后借助于作為一個掩模的一層光敏抗蝕劑膜通過干式刻蝕把多晶硅膜形成圖案，形成這個柵極電極7。
然后把磷或砷離子注入在p型阱4中以形成具有一個低雜質(zhì)濃度的n-型半導(dǎo)體區(qū)域8，同時把硼離子注入在n型阱5中以形成具有一個低雜質(zhì)濃度的p-型半導(dǎo)體區(qū)域9。
如在圖3中表明的那樣，各向異性地刻蝕通過CVD淀積在襯底1上方的一層氮化硅膜，以在柵極電極7的側(cè)壁的每一個上方形成一個側(cè)壁隔層10，并且同時露出襯底1的表面(n-型半導(dǎo)體區(qū)域8、p-型半導(dǎo)體區(qū)域9)。p型阱4然后注入有磷或砷離子以形成具有一個高雜質(zhì)濃度的n+型半導(dǎo)體區(qū)域11(源極、漏極)，同時n型阱5注入有硼離子以形成具有一個高雜質(zhì)濃度的p+型半導(dǎo)體區(qū)域12(源極、漏極)。
在用緩沖氫氟酸分批沖洗襯底1的表面(為了從硅表面除去一層天然氧化物膜、或?yàn)榱水?dāng)經(jīng)氧化物膜進(jìn)行離子注入時除去一層CVD氧化物膜的目的)之后，以下述方式在柵極電極7、n+型半導(dǎo)體區(qū)域11(源極、漏極)及p+型半導(dǎo)體區(qū)域12(源極、漏極)的每一個的表面上方形成一個Co(鈷)硅化物層。這個硅化物層形成過程是所謂的“硅化物工藝”，其中通過利用側(cè)壁的分離作用自對準(zhǔn)地進(jìn)行在柵極和源極/漏極上方的硅化物形成。這種系統(tǒng)具有均勻地在柵極上方形成硅化物、和降低其電阻的優(yōu)點(diǎn)。另一方面，在一種多金屬柵極電極(或金屬電極)的情況下，由金屬進(jìn)一步減小電阻，并且不必有硅化物形成，從而在鈷淀積之前，一層絕緣膜必須放在柵極電極上方以覆蓋它。
圖4是用于Co硅化物層的形成的一種單晶片加工多腔室濺射設(shè)備的示意平面圖。類似于多種多腔室系統(tǒng)設(shè)備，這種設(shè)備允許晶片傳輸而不使它與在腔室之間的外部空氣相接觸。當(dāng)在這樣一種設(shè)備不與外部空氣接觸地進(jìn)行從鈷淀積(濺射)到第二退火的步驟時，下面將描述的一個氧化阻擋膜不是必然的。當(dāng)在這種過程中，在一個集成多腔室設(shè)備中不進(jìn)行連續(xù)處理并且使在處理之前的晶片與外部空氣接觸(例如，在鈷淀積之后把晶片釋放到空氣中并且在另一個設(shè)備中濺射諸如TiN之類的氧化阻擋膜)時，下面將描述的諸如TiN之類的氧化阻擋膜的使用是有利的。相反，當(dāng)通過使用一個集成多腔室設(shè)備在上述步驟期間與外部空氣沒有接觸地處理晶片時，有利的是不使用諸如TiN之類的氧化阻擋膜，因?yàn)槟鼙苊庠诔プ钃跄r由濕式刻蝕引起的損壞。
這種濺射設(shè)備100裝有多個腔室，如第一濺射腔室101、第二濺射腔室102、及一個熱處理腔室103；機(jī)械手104、105，用來把襯底(晶片)1攜帶到多個腔室；一個裝料器106；及一個卸料器107。設(shè)備具有在設(shè)備內(nèi)允許膜形成和熱處理連續(xù)的一種結(jié)構(gòu)。
通過在第一濺射腔室101內(nèi)攜帶晶片1并且然后把一層Co膜13淀積在襯底(晶片1)的主表面上方，進(jìn)行使用濺射設(shè)備100的一個Co硅化物層的形成，如在圖5中表明的那樣。
Co膜13在一個足夠低的溫度下淀積，以在襯底(晶片1)中形成的源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)與Co膜13之間的界面上在Si與Co之間不會形成一個反應(yīng)層，更具體地說，在小于200℃的溫度下，希望小于100℃，更希望小于50℃。這里使用的“溫度”是指在第一濺射腔室101中的晶片1的表面溫度(在集成電路形成側(cè)上的主表面)。
在這個實(shí)施例中，淀積Co膜13以給出約10nm的厚度，同時把晶片1的表面溫度保持在室溫(25℃)下(術(shù)語“室溫”指15℃或更高但低于35℃的溫度，以25℃作為中心，但不排除在上述范圍外的溫度)。為了把晶片1的表面溫度保持在室溫(25℃)下，推薦采取熱交換對策，例如，通過由呈現(xiàn)良好散熱的材料構(gòu)成一個靜電夾盤或者在靜電夾盤中循環(huán)冷卻劑。不僅可以使用靜電夾盤，而且也可以使用其它類型的夾盤。當(dāng)使用靜電夾盤時，因?yàn)榕c晶片的良好附著，溫度控制和溫度分布特性較優(yōu)越。即使采取這樣的對策之后，由于由鈷碰撞產(chǎn)生的熱量(有時引起不均勻的溫度分布)，Co膜13的形成時間的延長引起晶片1的溫度逐漸升高，從而在這個實(shí)施例中，在小于15秒、希望不大于10秒的短時間(例如10秒)內(nèi)完成淀積。在淀積時，不包括非金屬雜質(zhì)的靶鈷的純度優(yōu)選是99.99wt.％或更大，更優(yōu)選是99.999wt.％或更大。氬氣壓在從例如0.4到1Pa的范圍內(nèi)(不限于這個范圍)；及一個靶距(在操作時在靶到晶片之間的最短距離)例如是50mm(普遍采用的濺射設(shè)備)。為了實(shí)現(xiàn)良好的會聚特性希望一種高方向性濺射設(shè)備(具有約190mm靶距的長射程濺射設(shè)備或電離濺射設(shè)備)。
通過在低溫下形成Co膜13和防止在膜形成期間在襯底(晶片)1與Co膜13之間的界面上在Si與Co之間產(chǎn)生一個反應(yīng)層，能使以后硅化物反應(yīng)平穩(wěn)地進(jìn)行。
然后把晶片1從第一濺射腔室101傳輸?shù)降诙R射腔室102。如在圖6中表明的那樣，在Co膜13上方淀積厚度約10nm的一層TiN(氮化鈦)膜14。TiN膜14用作一層氧化阻擋膜，用來防止Co膜13的表面在形成一個Co硅化物層期間氧化。作為氧化阻擋膜，不僅能使用TiN膜14，而且也能使用諸如WN(氮化鎢)膜或TaN(氮化鉭)膜之類的氮化金屬復(fù)合膜。
用于TiN膜淀積的濺射通過所謂的反應(yīng)濺射進(jìn)行。明確地描述，在氬和氮的混合氣體氣氛中(例如，從0.4到1Pa的大氣壓力，但不限于此)使用一個鈦靶(在TiN膜的情況下)進(jìn)行用于氧化阻擋膜的形成的濺射。在濺射時，不包括非金屬雜質(zhì)的靶鈦的純度優(yōu)選是99.99wt.％或更大，更優(yōu)選是99.999wt.％或更大。靶距(在操作時在靶與晶片之間的最短距離)例如是50mm(普遍采用的濺射設(shè)備)。當(dāng)希望較好的會聚特性時，希望一種高方向性濺射設(shè)備(如具有約190mm靶距的長射程濺射設(shè)備)的使用。已經(jīng)證實(shí)，對于鋁互連或波紋互連作為一層氧化阻擋膜的TiN膜的使用有助于過程的穩(wěn)定。
在足夠低的溫度下，更具體地說，在200℃或更高但低于400℃的溫度范圍下(晶片的表面溫度)下，淀積TiN膜14以不引起在襯底(晶片)1與在其表面上形成的Co膜13之間的硅化物反應(yīng)的快速進(jìn)行。由于隨著TiN膜14形成時間的增大，晶片1的溫度由于熱輻射呈現(xiàn)過分升高，所以在這個實(shí)施例中，在諸如小于15秒，希望10秒或更小(例如，8秒)，之類的短時間內(nèi)完成淀積。
其次詳細(xì)描述用于上述Co濺射和諸如TiN之類的氧化阻擋(難溶金屬氮化物)膜的濺射的濺射設(shè)備。圖12是一種Co濺射設(shè)備。以標(biāo)號111指示的是一個高純度鈷靶，112是一種Ar(氬)等離子體，113是要濺射的一個集成電路晶片，及114是一個晶片支架。
圖13表明一種TiN濺射設(shè)備。以標(biāo)號115指示的是一個高純度Ti靶，112是一種Ar等離子體，113是要濺射的一個集成電路晶片，及114是一個晶片支架。在這種情況下采用反應(yīng)濺射，從而在氮?dú)饬髦羞M(jìn)行濺射。
圖14是內(nèi)部分解布局，表明晶片支架114的細(xì)節(jié)。以標(biāo)號114a指示的是晶片支架114的主體部分，116是布置在其下用來加熱的一塊加熱板(電阻加熱類型)，117是用來冷卻晶片的一塊冷卻板，118是用于這種冷卻的一根冷卻水管線，及119是把它們封閉在其中的一個法蘭和膜盒。
通過在第二濺射腔室102中熱處理(第一退火)晶片1，在襯底(晶片)1中形成的源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)與Co膜13之間的界面和在由一層多晶硅膜制成的柵極電極7與Co膜13之間的界面的每一個上，形成一個硅化二鈷(Co2Si)層15。
這種熱處理在足夠低的溫度下，更明確地說，在200℃或更高但低于400℃的溫度范圍(晶片的表面溫度)內(nèi)進(jìn)行，這類似于TiN膜14的上述淀積溫度的范圍，不會引起硅化物層15a的主要成分從硅化二鈷(Co2Si)轉(zhuǎn)化成一硅化鈷(CoSi)或二硅化鈷(CoSi2)，這種轉(zhuǎn)化否則會由于在源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)與Co膜13之間的界面上的硅化物反應(yīng)的快速進(jìn)行將發(fā)生。在這個實(shí)施例中，在通過溫度控制或經(jīng)一個晶片支撐裝置(例如，一個靜電夾盤)的加熱設(shè)置在300℃下的一個晶片表面溫度下淀積TiN膜14之后，進(jìn)行熱處理(第一退火)約4分鐘，同時通過進(jìn)一步實(shí)現(xiàn)溫度控制或經(jīng)晶片支撐裝置的加熱把晶片的表面溫度保持在300℃下。
然后把晶片1從第二濺射腔室102傳輸?shù)綗崽幚砬皇?03，并且在非氧化氣體氣氛中經(jīng)受第二熱處理(第二退火)，由此把具有作為主要成分的硅化二鈷(Co2Si)的硅化物層15a轉(zhuǎn)化成一個一硅化鈷(CoSi)層15b。在不允許硅化層15b的主要成分從一硅化鈷(CoSi)轉(zhuǎn)化成二硅化鈷(CoSi2)的溫度下，更明確地說，在400℃或更高但低于700℃的溫度范圍(晶片的表面溫度)內(nèi)進(jìn)行這種熱處理，這種轉(zhuǎn)化否則會由于在源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)與Co膜13之間的界面上的硅化物反應(yīng)的快速進(jìn)行將發(fā)生。在這個實(shí)施例中，在設(shè)置在500℃下的一個晶片表面溫度下，在帶有氮?dú)鈿夥盏臒崽幚砬皇?03中進(jìn)行RTA(快速熱退火)系統(tǒng)熱處理。
在從濺射設(shè)備100取出晶片1之后，借助于氨水和過氧化氫的混合物通過濕式刻蝕除去TiN膜14，接著借助于鹽酸和過氧化氫的混合物通過濕式刻蝕除去Co膜13的未反應(yīng)部分，如在圖9中表明的那樣。
然后把晶片1傳輸?shù)綖R射設(shè)備100的熱處理腔室103或一個類似多腔室型設(shè)備的另一個腔室、或另一個熱處理設(shè)備的一個處理腔室，并且在一種非氧化氣體氣氛中經(jīng)受第三熱處理(第三退火)，由此把主要由一硅化鈷(CoSi)組成的硅化物層15b轉(zhuǎn)化成一個二硅化鈷(CoSi2)層15，如在圖10中表明的那樣。這種熱處理在高于第二熱處理溫度的溫度下進(jìn)行，更明確地說，在700℃或更高但低于900℃的溫度范圍內(nèi)進(jìn)行。
在這個實(shí)施例中，在把氮用作熱處理腔室103的氣氛氣體和把晶片表面溫度設(shè)置在740℃下的同時，采用RTA系統(tǒng)熱處理。對于用來把一硅化鈷(CoSi)層15b轉(zhuǎn)化成二硅化鈷(CoSi2)層15的熱處理能使用除濺射設(shè)備100之外的一種RTA設(shè)備。一般認(rèn)為，當(dāng)處理溫度不同時，不同設(shè)備或在相同設(shè)備中不同腔室的使用提高產(chǎn)量。相反，當(dāng)在一個設(shè)備的相同腔室中進(jìn)行處理時，能處理多個晶片而不用多個設(shè)備。
到至此描述的步驟，在襯底(晶片)1中形成的源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)與Co膜13之間的界面、和在由一層多晶硅膜制成的柵極電極7與Co膜13之間的界面上方，形成主要由二硅化鈷(CoSi2)組成的一個硅化物層15，由此完成一種n溝道型MISFET(Qn)和一種p溝道型MISFET(Qp)。
如在圖11中表明的那樣，然后通過CVD把一層氮化硅膜16和一層氧化硅膜17淀積在襯底1上方。干式刻蝕在源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)上方的氧化硅膜17和氮化硅膜16以形成接觸孔18。在包括接觸孔18的內(nèi)側(cè)的氧化硅膜17上方，形成一種W互連20。
通過干式刻蝕或CMP，形成填充接觸孔的一個互連塞。然后通過濺射形成一層鈦膜和一層氮化鈦膜。也通過濺射，在約300℃的溫度下在氮等的惰性氣氛中把鋁和銅形成一層膜。然后，形成一層鋁合金膜作為在半導(dǎo)體元件之間的一層互連金屬膜，由此得到一個堆積的互連層。
如上所述，在根據(jù)這個實(shí)施例的一個Co硅化物層的形成方法中，在形成期間的Co膜13與襯底1之間的界面上沒有形成不希望的反應(yīng)層，因?yàn)樵诘蜏叵滦纬蒀o膜13。因此有可能使在襯底1與主要由二硅化鈷(CoSi2)組成的最后形成的硅化物層15之間的界面平坦化，并由此防止結(jié)漏電流的增大。
另外，在Co膜13淀積之后的熱處理劃分成三個階段，以逐漸完成從硅化二鈷(Co2Si)層15a到一硅化鈷(CoSi)層15b、和然后到二硅化鈷(CoSi2)層15的轉(zhuǎn)化，從而具有高電阻的一硅化鈷(CoSi)層15b或硅化二鈷(Co2Si)層15a不會保持在襯底1與最后形成的二硅化鈷(CoSi2)層15之間的界面上。
這使得有可能在源極/漏極(n+型半導(dǎo)體區(qū)域11、p+型半導(dǎo)體區(qū)域12)的底部與二硅化鈷(CoSi2)層15的底部之間保持一個固定距離，并由此防止結(jié)漏電流的增大。況且，寄生電阻減小并且沒有信號延遲發(fā)生，因?yàn)樵诙杌?CoSi2)層15與襯底1之間的界面上沒有形成高電阻層。
根據(jù)其實(shí)施例具體描述了由本發(fā)明人完成的本發(fā)明。然而應(yīng)該記住，本發(fā)明不局限于該實(shí)施例或由其限制，而是在不脫離本發(fā)明要點(diǎn)的范圍內(nèi)能修改。
例如，盡管在上述實(shí)施例中在相同的濺射腔室中執(zhí)行TiN膜的淀積和第一熱處理，但它們可以在分離的腔室中進(jìn)行。
當(dāng)把本發(fā)明的MISFET應(yīng)用于帶有由6個晶體管形成的一個完全CMOS型存儲器單元的一個SRAM(靜態(tài)隨機(jī)存取存儲器)時，只在已經(jīng)轉(zhuǎn)化成鈷硅化物的硅襯底的表面下面形成構(gòu)成存儲器單元的觸發(fā)器的MISFET的源極和漏極，從而能減小在休眠狀態(tài)下的結(jié)漏電流。
其次將簡要描述從由本申請公開的本發(fā)明的典型發(fā)明得到的優(yōu)點(diǎn)。
在通過在MISFET的源極和漏極上方淀積一層Co膜的熱處理形成一個Co硅化物層時，通過以三個階段完成熱處理以把Co硅化物層的主要成分從硅化二鈷(Co2Si)到一硅化鈷(CoSi)和然后到二硅化鈷(CoSi2)依次轉(zhuǎn)化，能形成具有較小結(jié)漏電流和低電阻的源極和漏極。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件的制造方法，包括第一步驟，把一層鈷膜淀積在一個硅襯底的主表面上方；和第二步驟，熱處理所述硅襯底，以在所述硅襯底與所述鈷膜之間的界面上形成一個硅化物層，其中在所述第一步驟中，淀積所述鈷膜時的溫度低于在所述硅襯底與所述鈷膜之間的所述界面上形成硅和鈷的一個反應(yīng)層的溫度。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其中在小于200℃的溫度下淀積所述鈷膜。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件的制造方法，其中在小于100℃的溫度下淀積所述鈷膜。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路器件的制造方法，其中在小于50℃的溫度下淀積所述鈷膜。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其中在所述第二步驟中所述硅襯底的所述熱處理包括如下步驟(a)第一階段熱處理，用來在所述硅襯底與所述鈷膜之間的所述界面上形成具有作為主要成分的硅化二鈷(Co2Si)的一個硅化物層；(b)第二階段熱處理，用來把所述硅化物層的所述主要成分從硅化二鈷轉(zhuǎn)化成一硅化鈷(CoSi)；及(c)第三階段熱處理，用來從所述硅襯底的所述主表面除去所述鈷膜的未反應(yīng)成分，并且把所述硅化物層的所述主要成分從一硅化鈷轉(zhuǎn)化成二硅化鈷(CoSi2)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路器件的制造方法，其中所述第一階段熱處理的溫度落在200℃或更高但低于400℃的范圍內(nèi)，所述第二階段熱處理的溫度落在400℃或更高但低于700℃的范圍內(nèi)，及所述第三階段熱處理的溫度落在700℃或更高但低于900℃的范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，在所述第一步驟與所述第二步驟之間進(jìn)一步包括一個把一層氧化阻擋膜淀積在所述鈷膜上方的步驟。
8.一種半導(dǎo)體集成電路器件的制造方法，包括如下步驟(a)在裝有包括至少一個濺射腔室和一個熱處理腔室的多個腔室的一個濺射設(shè)備的第一濺射腔室中，把一層鈷膜淀積到一個硅晶片的主表面上方；(b)在所述濺射設(shè)備的第二濺射腔室中，把一層氧化阻擋膜淀積到一個其上方淀積有所述鈷膜的所述硅晶片的所述主表面上方；(c)在所述第二濺射腔室中，通過其中加熱其上方淀積有所述氧化阻擋膜的所述硅晶片的第一階段熱處理，在所述硅晶片與所述鈷膜之間的界面上方形成具有硅化二鈷(Co2Si)作為主要成分的一個硅化物層；(d)在所述步驟(c)之后，通過其中在比所述第一階段熱處理的溫度高的溫度下加熱所述硅晶片的第二階段熱處理，把所述硅化物層的所述主要成分從硅化二鈷轉(zhuǎn)化成一硅化鈷(CoSi)；(e)在所述步驟(d)之后，從所述硅晶片的所述主表面除去所述氧化阻擋膜和所述鈷膜的一個未反應(yīng)部分；及(f)在所述步驟(e)之后，通過其中在比所述第二階段熱處理的溫度高的溫度下加熱所述硅晶片的第三階段熱處理，把所述硅化物層的所述主要成分從一硅化鈷轉(zhuǎn)化到二硅化鈷(CoSi2)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(a)中所述鈷膜的所述淀積溫度小于200℃。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(a)中所述鈷膜的所述淀積溫度小于100℃。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(a)中所述鈷膜的所述淀積溫度小于50℃。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(c)中所述第一階段熱處理的溫度等于在所述步驟(b)中所述氧化阻擋膜的淀積溫度。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(c)中所述第一階段熱處理的溫度落在200℃或更高但低于400℃的范圍內(nèi)。
14.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(d)中所述第二階段熱處理的溫度落在400℃或更高但低于700℃的范圍內(nèi)。
15.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(f)中所述第三階段熱處理的溫度落在700℃或更高但低于900℃的范圍內(nèi)。
16.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其中在所述步驟(a)中所述鈷膜的所述淀積時間和在所述步驟(b)中所述氧化阻擋膜的所述淀積時間都小于15秒。
17.一種半導(dǎo)體集成電路器件的制造方法，包括如下步驟(a)形成一個MISFET，它帶有由在一個硅晶片的主表面上方形成的一對半導(dǎo)體區(qū)域制成的一個源極和一個漏極、在所述硅晶片的所述主表面上方形成的一層?xùn)艠O絕緣膜、及在所述柵極絕緣膜上方形成的一個柵極電極；(b)在比在構(gòu)成所述源極和漏極的所述半導(dǎo)體區(qū)域的表面上方形成在硅與鈷之間的反應(yīng)層的溫度低的溫度下，在其上方形成MISFET的所述硅晶片的所述主表面上方淀積一層鈷膜；(c)在所述鈷膜上方淀積一個氧化阻擋膜；(d)通過在第一溫度下熱處理其上方淀積有所述鈷膜和所述氧化阻擋膜的所述硅襯底，在構(gòu)成所述源極和漏極的所述半導(dǎo)體區(qū)域的所述表面上方形成具有作為主要成分的硅化二鈷(Co2Si)的一個硅化物層；(e)通過在比所述第一溫度高的第二溫度下熱處理所述硅襯底，把所述硅化物層的所述主要成分從硅化二鈷轉(zhuǎn)化到一硅化鈷(CoSi)；(f)在所述步驟(e)之后，從所述硅襯底的所述主表面除去所述氧化阻擋膜和所述鈷膜的一個未反應(yīng)部分；及(g)在所述步驟(f)之后，通過在比所述第二溫度高的第三溫度下熱處理所述硅襯底，把所述硅化物層的所述主要成分從一硅化鈷轉(zhuǎn)化到二硅化鈷(CoSi2)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路器件的制造方法，其中所述鈷膜的所述淀積溫度小于200℃，優(yōu)選地小于100℃，更優(yōu)選地小于50℃。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體集成電路器件的制造方法，其中所述第一溫度落在200℃或更高但低于400℃的范圍內(nèi)，所述第二溫度落在400℃或更高但低于700℃的范圍內(nèi)，及所述第三溫度落在700℃或更高但低于900℃的范圍內(nèi)。
全文摘要
通過優(yōu)化在Co(鈷)硅化物形成時的膜形成條件和退火條件，在一個MISFET的源極和漏極的表面上方形成具有較小漏電流的一個低電阻Co硅化物層。明確地描述，通過當(dāng)借助于熱處理在MISFET的源極和漏極(n
文檔編號H01L29/78GK1507018SQ200310118530
公開日2004年6月23日 申請日期2003年12月12日 優(yōu)先權(quán)日2002年12月13日
發(fā)明者一之瀨一仁, 大岸秀次, 奧谷謙, 次 申請人:株式會社瑞薩科技