專利名稱：具有包括緩沖層的熔絲結(jié)構(gòu)的集成電路器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路器件及其制造方法，更具體涉及具有緩沖層的集成電路器件的熔絲結(jié)構(gòu)及其制造方法。
背景技術(shù)：
制造集成電路器件的常規(guī)方法包括制造(FAB)工序和裝配工序，制造(FAB)工藝即，在制成集成電路器件的襯底上形成單元；裝配工序，即將襯底上的單元封裝為芯片。而且，在制造工序和裝配工序之間可以執(zhí)行電子管芯挑選(EDS)工序，以測試襯底上形成的單元的電特性。
具體，可以執(zhí)行EDS工序以決定形成在襯底上的單元是否被損壞。一旦EDS工序完成，裝配工序開始之前可以除去損壞的單元。因此，執(zhí)行EDS工序可以減少進行裝配工序所包括的時間和勞動力。此外，可以預(yù)先確定損壞的單元以及可以修復(fù)和/或改良。
常規(guī)的EDS工序可以包括預(yù)激光測試和后激光測試。預(yù)激光測試可以用來識別損壞的單元。后激光測試可以用來修復(fù)識別的損壞單元和再次測試修復(fù)的單元，以決定修復(fù)工序是否奏效。修復(fù)單元的工序可以包括通過輻射激光束到布線上斷開連接到缺陷單元的布線以及用制作在芯片中的冗余單元代替損壞的單元。通過暴露于激光束被斷開的布線一般叫作熔絲圖形。一般在熔絲圖形上提供用于保護熔絲圖形和定義熔絲部分的絕緣層，即窗口層。
在Hao等人的美國專利第US6100117號以及Tzeng等人的美國專利第US6180503號中公開了常規(guī)熔絲圖形的例子。如這些專利所述，集成電路器件，例如集成電路存儲器的位線的一部分可以用作熔絲圖形。換句話說，位線可以延伸到器件的熔絲部分，且位線的這些部分可以用作熔絲圖形。
當(dāng)位線的一部分使用熔絲圖形時，可能難以形成露出熔絲區(qū)域中的熔絲圖形的開口，因為位線一般被多個絕緣層、金屬布線等覆蓋。
由此，露出熔絲圖形的開口可能深且由于額外的深度可能需要附加的處理時間。因此，可能減少工藝的總產(chǎn)量。而且，當(dāng)窗口層布置在深的開口中時，還可能難以控制窗口層的厚度。
另外，電容器的上電極或金屬布線可以代替位線用作熔絲圖形。在韓國專利特許公開號KR2002-61081中論述了使用電容器的上電極作為熔絲圖形的一個例子，在對應(yīng)于Kitaguchi等人的美國專利號US6040614的日本專利特開平JP11-87646中論述了使用金屬布線作為熔絲圖形的一個例子。
當(dāng)電容器的上電極或金屬布線用作熔絲圖形時，熔絲圖形的下結(jié)構(gòu)可能被用來切斷熔絲圖形的激光束損壞。由此，當(dāng)金屬布線用作熔絲圖形時，一般在熔絲圖形的下面形成緩沖層，以減少可能由激光束引起的任何可能的損壞。
韓國專利特許公開號KR2001-37795論述了使用金屬布線作為熔絲圖形與熔絲圖形下的緩沖層相結(jié)合的例子。如其中所述，緩沖層是栓塞型緩沖層。栓塞型緩沖層可以通過在薄膜上形成凹槽并提供緩沖層材料來形成。具體，可以在下面的結(jié)構(gòu)上例如位線上形成絕緣層，可以刻蝕部分絕緣層以形成凹槽，在凹槽中提供用于形成緩沖層的材料?？梢赃M行平面化工藝如化學(xué)機械拋光(CMP)工序或深刻蝕工序除去部分緩沖材料，由此允許緩沖材料基本上留在凹槽內(nèi)，形成緩沖層栓塞。熔絲圖形可以形成在絕緣層上，絕緣層中提供緩沖層栓塞。
因此，根據(jù)該參考文獻的教導(dǎo)，通過設(shè)置緩沖層可以減少由用來切斷熔絲圖形的激光束引起的襯底損壞。但是，緩沖層栓塞的制造可能是復(fù)雜的和費時的。由此，期望改進的熔絲結(jié)構(gòu)和制造熔絲結(jié)構(gòu)的方法。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種集成電路器件，包括具有熔絲區(qū)的集成電路襯底。在集成電路襯底上提供定義熔絲區(qū)的窗口層。窗口層位于集成襯底襯底上部且凹陷在集成襯底的表面之下。在集成電路襯底和窗口層之間提供緩沖圖形，在緩沖圖形和窗口層之間提供熔絲圖形。
在本發(fā)明的一些實施例中，集成電路器件還可以包括金屬和金屬布線，金屬布線可以比窗口層更遠離集成電路襯底。在本發(fā)明的某些實施例中，緩沖圖形可以包括第一緩沖圖形。該器件還可以包括第一緩沖圖形和熔絲圖形之間的第一絕緣層以及第一緩沖圖形和集成電路襯底之間的第二緩沖圖形。也可以在第一和第二緩沖圖形之間提供第二絕緣層。
在本發(fā)明的進一步的實施例中，熔絲圖形可以包括第一導(dǎo)電材料，第一緩沖圖形可以包括第二導(dǎo)電材料，第二緩沖圖形可以包括第三導(dǎo)電材料。第二和第三導(dǎo)電材料不同于第一導(dǎo)電材料，以及第一和第二緩沖圖形可以是平坦的。在本發(fā)明的某些實施例中，第一導(dǎo)電材料可以包括鋁、鎢和/或銅；第二導(dǎo)電材料可以包括多晶硅、釕、鉑、銥、氮化鈦、氮化鉭和/或氮化鎢；以及第三導(dǎo)電材料可以包括多晶硅、釕、鉑、銥、氮化鈦、氮化鉭和/或氮化鎢。
在本發(fā)明的再進一步的實施例中，該器件還可以包括在集成電路襯底和鄰近第二緩沖圖形的第二絕緣層之間的線條圖形。可以在第一和第二絕緣層中提供接觸孔，接觸栓塞可以位于接觸孔中。接觸栓塞可以將熔絲圖形電連接到線條圖形。
在本發(fā)明的一些實施例中，可以在第二絕緣層和鄰近第一緩沖圖形的第一絕緣層之間的第二絕緣層上提供導(dǎo)電層圖形。也可以在第一絕緣層和熔絲圖形上提供第三絕緣層。還可以在導(dǎo)電層圖形上的第三絕緣層上提供金屬布線?？梢栽诘谝缓偷谌^緣層中提供通孔，導(dǎo)電栓塞可以位于通孔中。導(dǎo)電栓塞可以電連接導(dǎo)電層圖形和金屬布線。
在本發(fā)明的更進一步實施例中，集成電路器件可以是集成電路存儲器。盡管如上所述的本發(fā)明主要參考集成電路器件，但是在此也提供了制造集成電路器件的方法。


圖1A至1G圖示了根據(jù)本發(fā)明的一些實施例制造集成電路器件的處理步驟的剖面圖；圖2是根據(jù)圖1G中圖示的本發(fā)明的實施例的熔絲結(jié)構(gòu)的平面圖；以及圖3A至3J圖示了根據(jù)本發(fā)明的一些實施例制造動態(tài)隨機存取存儲(DRAM)器件的處理步驟的剖面圖。
具體實施例方式
下面參考附圖更完全地描述本發(fā)明，其中示出了本發(fā)明的優(yōu)選實施例。但是，本發(fā)明可以以多種不同的方式體現(xiàn)，不應(yīng)該認為局限于在此闡述的實施例；相反，提供這些實施例以便本公開是徹底的和完全的，并將本發(fā)明的范圍完全傳遞給所述領(lǐng)域的技術(shù)人員。在圖中，為了清楚放大了層和區(qū)域的厚度。
應(yīng)當(dāng)理解當(dāng)一個元件例如層、區(qū)或襯底指在另一元件“上”時，它可以直接在另一元件上或還可能存在插入元件。應(yīng)當(dāng)理解當(dāng)一個元件例如層、區(qū)或襯底指在另一元件“下”時，它可以直接在另一元件下或還可能存在插入元件。
應(yīng)當(dāng)理解當(dāng)元件的一部分稱為“在…外”時，它比元件的其他部分更靠近集成電路的外部。相同的標(biāo)記指同樣的元件。而且，在此可以使用相對的術(shù)語例如“在…之下”來描述圖中所示的一個元件與另一個元件的關(guān)系。應(yīng)當(dāng)理解這些術(shù)語意圖是包括除圖中描繪的取向之外元件的不同取向。例如，如果圖被反轉(zhuǎn)，描述為在其他元件“之下”的元件將定向為在這些其他元件“之上”。因此相對術(shù)語是打算包括元件的所有可能的布置，并非僅僅圖中示出的那些。
應(yīng)當(dāng)理解盡管在此使用術(shù)語第一和第二描述各種區(qū)、層和/或部分，這些區(qū)、層和/或部分不應(yīng)該受這些術(shù)語的限制。這些術(shù)語僅僅是用來將一個區(qū)、層或部分與其它區(qū)、層或部分進行區(qū)分。因此，在不脫離本發(fā)明的教導(dǎo)的條件下，下面論述的第一區(qū)、層或部分可以稱為第二區(qū)、層或部分，同樣，第二區(qū)、層或部分可以稱為第一區(qū)、層或部分。
下面根據(jù)圖1至3J描述本發(fā)明的實施例。本發(fā)明的實施例提供在熔絲區(qū)中的集成電路襯底上的緩沖圖形，在緩沖圖形上的熔絲圖形，在熔絲圖形上定義熔絲區(qū)的窗口層。窗口層位于集成電路器件上部且凹陷在集成電路器件的表面之下。在器件的上部設(shè)置熔絲圖形可能簡化刻蝕工藝如刻蝕一般不必很深以開口熔絲區(qū)。而且，在熔絲圖形下面提供至少一個緩沖圖形可能減少激光測試對集成電路襯底上造成的任何影響。因此，如下所述，根據(jù)本發(fā)明實施例的集成電路器件及其有關(guān)方法可以提供改進的熔絲結(jié)構(gòu)及其制造方法。
現(xiàn)在參考圖1A至1G，圖示了根據(jù)將論述的本發(fā)明的一些實施例的制造集成電路器件的工序步驟的剖面圖。如圖1A所示，形成具有熔絲區(qū)的襯底100。襯底可以具有包括晶體管和位線的下半部分結(jié)構(gòu)。在圖1A所示的本發(fā)明的實施例中，位線延伸到熔絲區(qū)并被構(gòu)圖。如更進一步圖示，位線包括緩沖圖形12a和線條圖形12b。緩沖圖形12a和線條圖形12b可以包括例如多晶硅、釕(Ru)、鉑(Pt)、銥(Ir)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)等?？梢栽诰彌_圖形12a、線條圖形12b以及襯底100上形成或淀積絕緣層14。絕緣層14可以是，例如層間介質(zhì)層，例如氧化物層。
現(xiàn)在參考圖1B，在絕緣層14上形成導(dǎo)電層16。如圖1B所示，可以通過例如在從單元區(qū)延伸到熔絲區(qū)的集成電路襯底上淀積上電極層形成導(dǎo)電層16。應(yīng)當(dāng)理解，在本發(fā)明的一些實施例中，上電極層可能不延伸到熔絲區(qū)。
現(xiàn)在參考圖1C，使用例如光刻工藝構(gòu)圖導(dǎo)電層16，形成電容器的上電極16b和緩沖圖形16a。構(gòu)圖之后，導(dǎo)電層16(上電極16b和緩沖圖形16a)留在緩沖圖形12a和線條圖形12b之上。因此，緩沖圖形16a可以被稱為第一或上緩沖圖形16a，緩沖圖形12a可以被稱為第二或下緩沖圖形12a。與下緩沖圖形12a類似，上緩沖圖形16a可以包括多晶硅、Ru、Pt、Ir、TiN、TaN、WN等。如下所述，留在下緩沖圖形12a上的上電極(導(dǎo)電層16b)可能用來將隨后形成的保護環(huán)圖形電連接到金屬布線。
現(xiàn)在參考圖1D，在絕緣層14、上緩沖圖形16a以及上電極16b上形成(淀積)絕緣層18。絕緣層18可以被稱為第一絕緣層，對應(yīng)于第一或上緩沖圖形16a，在第一緩沖圖形16a和第二緩沖圖形12a之間形成的絕緣層14可以稱為第二絕緣層14。第一絕緣層18可以是例如氧化物層。如圖1D所示，使用例如光刻工藝順序地刻蝕第一和第二絕緣層18和14以形成接觸孔19。接觸孔19可以鄰近第一緩沖圖形16a形成以及可以露出線條圖形12b的部分表面。
在具有接觸孔的第一絕緣層18上淀積導(dǎo)電材料。使用例如平面化方法如化學(xué)機械拋光法或深刻蝕工藝除去淀積的導(dǎo)電材料層，露出第一絕緣層18的一部分。如圖1D所示，可以在接觸孔19中提供導(dǎo)電材料。接觸孔19中的導(dǎo)電材料是用來將線條圖形12b與下述隨后形成的熔絲圖形電連接。接觸栓塞可以包括例如鋁、鎢、銅、多晶硅等等。
現(xiàn)在參考圖1E，在包括接觸栓塞20的第一絕緣層18上形成導(dǎo)電層。構(gòu)圖導(dǎo)電層以形成熔絲圖形22。熔絲圖形22可以與金屬布線(未示出)同時形成，金屬布線電連接包括晶體管和位線的下半部分結(jié)構(gòu)。換句話說，可以形成金屬層，延伸到熔絲區(qū)?？梢詷?gòu)圖金屬層以形成金屬布線(未示出)和熔絲圖形22。如圖1E所示，熔絲圖形22設(shè)置在第二緩沖圖形12a和第一緩沖圖形16a之上且通過接觸栓塞20電連接到位線圖形12b。熔絲圖形22和金屬布線可以包括鋁、鎢、銅、多晶硅等等。
現(xiàn)在參考圖1F，在第一絕緣層18和熔絲圖形22上形成(淀積)第三絕緣層24。使用例如光刻工藝形成通孔，通孔露出在熔絲圖形的外部形成的金屬布線的部分表面?？梢栽谕字刑峁?dǎo)電材料以提供導(dǎo)電栓塞26?？梢栽诘谌^緣層24和導(dǎo)電栓塞26上形成金屬布線28。金屬布線28可以通過導(dǎo)電栓塞26電連接到上電極16b。在本發(fā)明的一些實施例中，集成電路器件可以是動態(tài)隨機存取存儲(DRAM)器件。根據(jù)本實施例的熔絲圖形可以包括在DRAM器件中。在這些實施例中，金屬布線可以包括第一和第二金屬層。在熔絲區(qū)形成的通孔具有導(dǎo)電栓塞26，其中導(dǎo)電栓塞26起保護環(huán)的作用，用于減少進入熔絲圖形的水分吸收以及能電連接。
現(xiàn)在參考圖1G，在包括金屬布線28的第三絕緣層24上形成鈍化層32。使用例如光刻工藝刻蝕熔絲區(qū)中的鈍化層32和第三絕緣層24以致部分第三絕緣層24留在熔絲圖形22之上。由此，可以在從集成電路器件的表面凹陷的熔絲圖形22上提供窗口層30，窗口層設(shè)置在集成電路器件的上部。換句話說，如圖1G所示，窗口層30凹陷在金屬布線28和金屬布線28上的鈍化層32之下。
現(xiàn)在參考圖2，圖示了圖1G中所示的熔絲結(jié)構(gòu)的平面圖。圖1G圖示了沿圖2的A-A′線的截面圖?，F(xiàn)在參考圖1G和2，熔絲結(jié)構(gòu)包括窗口層30、熔絲圖形22、第一緩沖圖形16a和第二緩沖圖形12a。此外，第一絕緣層18和第二絕緣層14也可以提供緩沖作用。由此，在修復(fù)工序過程中，通過第一緩沖圖形16a、第二圖形12a、第一絕緣層18和/或第二絕緣層14可以減輕(減小或吸收)由激光束作用于襯底的影響。由于在集成電路器件的上部提供熔絲圖形22，因此窗口層30可以被刻蝕以更有效地開口熔絲區(qū)。而且，由于在熔絲區(qū)中刻蝕鈍化層32和下面的第三絕緣層24，因此可以更容易地控制所得窗口層30的厚度以及可以減小刻蝕窗口層30需要的時間。
現(xiàn)在參考圖3A至3J，圖示了根據(jù)將論述的本發(fā)明的一些實施例制造DRAM器件的處理步驟的剖面圖。如圖3A說明，形成襯底100。襯底100可以是例如由集成電路材料如硅形成的p型襯底。在襯底100的上部通過例如刻蝕隔離區(qū)形成具有約4000至約5000深度和約1000至約1500寬度的溝槽112。在具有溝槽112的襯底100上形成或淀積氧化物膜?？梢酝ㄟ^例如形成旋涂玻璃(SOG)層(未示出)形成氧化物膜。具體，可以在襯底100上涂敷SOG溶液至約6000至約7000的厚度，可以固化SOG層以獲得氧化硅層。應(yīng)當(dāng)理解氧化物膜的形成不局限于這些例子。例如，還可以通過例如化學(xué)氣相淀積方法形成氧化物膜?？梢酝ㄟ^例如化學(xué)機械拋光法拋光氧化硅層，直到露出襯底100的上表面，以獲得隔離區(qū)。溝槽112具有設(shè)置在其中的氧化硅114。
通過例如注入n型或p型雜質(zhì)如磷(P)或硼(B)到單元區(qū)的集成電路襯底100中形成阱區(qū)，形成存儲單元和外圍電路區(qū)。使用例如氟基清洗液除去露出的襯底100的表面部分，以及通過例如濕氧化襯底100在襯底100的表面部分形成柵氧化層116。柵氧化層116具有約40至約200的厚度。
襯底100的表面上形成氧化硅114和柵氧化層116，通過例如低壓化學(xué)氣相淀積(LPCVD)法淀積包括磷(P)的n型雜質(zhì)的摻雜多晶硅形成具有約500至約4000厚度的第一多晶硅層。在第一多晶硅層上，通過例如化學(xué)氣相淀積法或濺射法淀積具有約1000至約2.000厚度的硅化鎢層。在硅化鎢層上，淀積氮化硅層。通過例如低壓化學(xué)氣相淀積(LPCVD)法或等離子體增強化學(xué)氣相淀積(PECVD)法形成約500至約2000厚的氮化硅層。
在氮化硅層上形成光刻膠膜，使用圖形掩模有選擇地暴露于光，圖形掩模如十字線，即在一側(cè)上的薄鉻層中具有繪制的圖形的石英片，石英片起掩模的作用。顯影光刻膠膜以形成用于形成柵電極的光刻膠圖形(未示出)。隨后使用光刻膠圖形作為掩模刻蝕氮化硅層、硅化鎢層以及第一多晶硅層，形成包括第一多晶硅圖形124a、硅化鎢圖形124b和氮化硅圖形124c的柵電極124Ga、124Gb以及124Gc。如圖3A所示，在單元區(qū)中形成柵電極124Ga和字線(未示出)，在外圍電路區(qū)中形成柵電極124Gb和124Gc。p型或n型雜質(zhì)如硼或磷注入襯底100的阱區(qū)以在柵電極124Ga、124Gb和124Gc的兩側(cè)的阱中形成源區(qū)和漏區(qū)的雜質(zhì)摻雜區(qū)125。
通過例如使用化學(xué)氣相淀積法在襯底100上淀積氮化硅形成具有約200至約600厚度的氮化硅層。各向異性地刻蝕氮化硅層以在柵電極124Ga、124Gb以及124Gc的側(cè)壁部分形成隔片132。通過化學(xué)氣相淀積法在結(jié)構(gòu)的表面上形成具有約100至約200厚度的薄氧化物層或氮化硅層(未示出)。形成具有良好的臺階覆蓋性能的氧化物層例如硼磷硅玻璃(BPSG)層至約4000至約6000的厚度并再回流。通過例如化學(xué)機械拋光法平整BPSG層以形成平坦的絕緣層126。
在平坦的絕緣層126上形成光刻膠圖形(未示出)，用于在單元區(qū)形成位線的接觸孔。使用光刻膠圖形作為蝕刻掩模在平坦的絕緣層126上形成露出至少部分單元區(qū)中的雜質(zhì)摻雜區(qū)125的接觸孔。在單元區(qū)的柵電極之間形成自對準(zhǔn)的位線(nit line)接觸孔(形成在漏區(qū)上)和自對準(zhǔn)的存儲電極接觸孔(形成在源區(qū)上)。
應(yīng)當(dāng)理解提供形成圖3A所示結(jié)構(gòu)的方法僅用于示例性，在不脫離本發(fā)明的教導(dǎo)的情況下，可以使用其他方法和工藝形成圖3A所示的結(jié)構(gòu)。
現(xiàn)在參考圖3B，在獲得的結(jié)構(gòu)表面通過例如化學(xué)氣相淀積法淀積雜質(zhì)摻雜的多晶硅形成第二多晶硅層。通過化學(xué)機械拋光法或深刻蝕法除去第二多晶硅層，直到露出平坦的絕緣層，以在漏區(qū)的位線接觸孔中形成位線接觸130b的下部栓塞和在存儲電極接觸孔中形成存儲電極接觸130b的下部栓塞。在器件的表面上形成絕緣層，例如具有約2000厚度的氧化物層，獲得第一層間介質(zhì)140。
在第一層間介質(zhì)上形成光刻膠圖形，用于露出位線接觸栓塞130a、外圍區(qū)的漏區(qū)和柵電極。使用光刻膠圖形作為蝕刻掩模各向異性地刻蝕第一層間介質(zhì)140，以形成露出位線接觸130a的下部栓塞的至少一部分的接觸孔。在刻蝕第一層間介質(zhì)140之后還刻蝕第一層間介質(zhì)140之下留下的平坦的絕緣層，以形成露出外圍區(qū)的漏區(qū)125a以及柵電極124Gb的接觸孔。
使用例如濺射法在接觸孔中形成金屬層例如鎢。通過深刻蝕法或化學(xué)機械拋光法平整金屬層，露出第一層間介質(zhì)140。在單元區(qū)的接觸孔中形成位線接觸142a的上部栓塞，以及在外圍電路區(qū)的接觸孔中形成柵電極接觸栓塞142c的漏極接觸栓塞。在第一層間介質(zhì)140上形成導(dǎo)電材料，以形成導(dǎo)電層。導(dǎo)電材料可以包括例如雜質(zhì)摻雜的多晶硅、金屬，例如鎢、鋁和/或鈦和/或金屬化合物，例如氮化鈦或硅化鎢。根據(jù)本發(fā)明的一些實施例，通過淀積雜質(zhì)摻雜的多晶硅和金屬硅化物例如硅化鎢可以形成具有多晶硅-金屬硅化物結(jié)構(gòu)的導(dǎo)電層。
使用例如光刻工藝構(gòu)圖導(dǎo)電層，以形成連接到位線接觸142a的上部栓塞的位線147a，包括單元區(qū)的第一多晶硅圖形144a和第一硅化物圖形146a。在外圍電路區(qū)，形成布線147b，連接到漏接觸栓塞142b和柵電極接觸栓塞142c并包括第二多晶硅圖形144b和第二金屬硅化物圖形146b。在外圍電路區(qū)的熔絲區(qū)形成從位線147a延伸并包括第三多晶硅圖形144c和第三金屬硅化物圖形146c的緩沖圖形147c。該緩沖圖形147c形成在隨后形成的熔絲圖形下，以減小激光束對襯底100的影響。熔絲區(qū)的緩沖圖形147c與單元區(qū)的位線同時形成。形成位線的同時還形成環(huán)繞緩沖圖形147c的線條圖形，但是，在圖3B的該剖視圖中未示出線條圖形。
現(xiàn)在參考圖3C，在第一層間介質(zhì)140、位線147a、布線147b以及緩沖圖形147c上淀積絕緣層例如BPSG至約3000至約5000的厚度。通過例如熱處理再回流BPSG，使用例如化學(xué)機械拋光法形成平坦的第二層間介質(zhì)150。
在單元區(qū)的第二層間介質(zhì)150上形成集成電路存儲器的電容器。具體地，在平坦的第二層間介質(zhì)150上形成包括例如氮化合物的刻蝕停止層151，以減小犧牲層的刻蝕過程中第二層間介質(zhì)150被刻蝕的可能。使用例如光刻工藝刻蝕第二層間介質(zhì)150以形成露出存儲電極接觸130b的下部栓塞的至少一部分的接觸孔。在第二層間介質(zhì)150和接觸孔中提供第一導(dǎo)電層(未示出)。通過例如低壓化學(xué)氣相淀積法淀積雜質(zhì)摻雜的多晶硅形成第一導(dǎo)電層。通過例如化學(xué)機械拋光法或深刻蝕工藝刻蝕第一導(dǎo)電層，以形成連接到接觸孔中的存儲電極接觸130b的下部栓塞的存儲電極接觸152的上部栓塞。
在存儲電極接觸152的上部栓塞和第二層間介質(zhì)150上形成犧牲層(未示出)例如氧化物。氧化物可以包括例如BPSG、PSG、不摻雜的硅玻璃(USG)等等?？梢酝ㄟ^例如在襯底100上使用正硅酸乙酯(TEOS)的反應(yīng)氣體淀積BPSG至約10000至13000的厚度形成犧牲層，襯底100上形成晶體管。在犧牲層上形成光刻膠膜，使用照相工藝形成用于存儲電極的光刻膠圖形。使用光刻膠圖形作為蝕刻掩模部分地刻蝕犧牲層和刻蝕停止層151，以形成露出存儲電極接觸152的上部栓塞的至少一部分的開口。在本發(fā)明的一些實施例中，通過開口露出存儲電極接觸152的上部栓塞和環(huán)繞上部栓塞152的部分第二層間介質(zhì)150。除去光刻膠圖形，在存儲電極接觸152的上部栓塞上、在通過開口露出的犧牲層的側(cè)壁部分上以及在犧牲層的表面上形成第二導(dǎo)電層。通過例如低壓化學(xué)氣相淀積法淀積多晶硅至約500的厚度形成第二導(dǎo)電層。對于每個單元形成具有一個阱(或溝槽)的多晶硅層，以獲得包括凹口部分的第二導(dǎo)電層。
為了增加表面積，可以在第二導(dǎo)電層上形成半球形顆粒(HSG)層。在本發(fā)明的這些實施例中，在減壓化學(xué)氣相淀積室中形成HSG層，化學(xué)氣相淀積室中保持約10-7乇或更少的真空或壓力以及保持約400至約600℃的溫度。HSG層可以形成在第二導(dǎo)電層的內(nèi)側(cè)壁表面和底面上至約300至約500的厚度。通過低壓化學(xué)氣相淀積法在第二導(dǎo)電層上淀積不摻雜的硅玻璃作為鈍化層。在用于形成存儲電極的刻蝕工序過程中鈍化層起保護形成在第二導(dǎo)電層上的HSG層和/或第二導(dǎo)電層的作用。鈍化層提供在第二導(dǎo)電層的阱(或溝槽)中且具有較平坦的表面。
鈍化層、導(dǎo)電層和HSG層被同時深刻蝕。可以利用例如變壓器耦合等離子體(TCP)多晶硅刻蝕儀執(zhí)行深刻蝕工序。四氟化碳和氮氣的混合氣體可以用作刻蝕氣體。鈍化層的殘留物留在阱內(nèi)。刻蝕在犧牲層上形成的第二導(dǎo)電層，以形成用于每個單元的具有柱形形狀的第二導(dǎo)電層圖形的存儲電極160?？梢詧?zhí)行使用蝕刻液例如用于除去氧化硅的緩沖氧化物蝕刻劑(BOE)的濕刻蝕工序，以除去留在存儲電極160的阱內(nèi)和犧牲層內(nèi)的鈍化層的殘留物。在存儲電極上形成介質(zhì)層170。
通過例如與形成第二導(dǎo)電層所用的同樣方法在介質(zhì)層170上淀積雜質(zhì)摻雜的多晶硅形成約2000厚的第三導(dǎo)電層。通過光刻工藝構(gòu)圖第三導(dǎo)電層，除去形成在外圍電路區(qū)的第三導(dǎo)電層，以在單元區(qū)形成電極板180。部分第三導(dǎo)電層留在熔絲區(qū)，以形成緩沖圖形180a。通過例如在熔絲區(qū)形成絕緣層190a和構(gòu)圖第三導(dǎo)電層獲得緩沖圖形180a，以致當(dāng)形成極板電極180時，允許第三導(dǎo)電層留在絕緣層190a上。在本發(fā)明的某些實施例中，可以同時形成熔絲區(qū)的緩沖圖形180a和單元區(qū)的極板電極180。在本發(fā)明的一些實施例中，省去了用于在熔絲區(qū)形成緩沖圖形180a的絕緣層190a，緩沖圖形180a形成在熔絲區(qū)的第二層間介質(zhì)150上。在本發(fā)明的這些實施例中，緩沖圖形180a仍形成在隨后將形成熔絲圖形的那一部分的下面，以致可能減輕由激光束施加的影響。
在第二層間介質(zhì)150上淀積絕緣層例如BPSG至約17000至約29000的厚度以及再回流。通過例如化學(xué)機械拋光法或深刻蝕法平整BPSG層以形成第三層間介質(zhì)190。
現(xiàn)在參考圖3D，在第三層間介質(zhì)190上形成用于接觸孔的光刻膠圖形。使用光刻膠圖形作為蝕刻掩模部分地和各向異性地刻蝕第三層間介質(zhì)190、第二層間介質(zhì)150以及第一層間介質(zhì)140以形成接觸孔。形成將布線電連接到極板電極180的極板接觸孔192a和將布線電連接到外圍電路器件的外圍接觸孔192b、192c以及192d。
現(xiàn)在參考圖3E，在器件的表面上淀積包括難熔金屬或難熔金屬化合物例如鈦、鉭、氮化鈦、氮化鉭等等或難熔金屬與難熔金屬化合物的組合層的阻擋層(未示出)。例如，通過如濺射法在極板接觸孔192a和外圍電路接觸孔192b、192c以及192d中提供鎢，以形成第一鎢層(未示出)。深刻蝕第一鎢層直到至少部分地露出第三層間介質(zhì)190。在極板接觸孔192a中形成極板接觸栓塞196a以及在外圍電路接觸孔192b、192c和192c中形成外圍接觸栓塞196b、196c和196d，如圖3E所示。在熔絲區(qū)，形成露出部分線條圖形的接觸孔，在接觸孔中形成栓塞。接觸孔和栓塞與極板接觸栓塞196a和外圍電路接觸栓塞196b、196c和196d同時形成。
現(xiàn)在參考圖3F，通過例如，通過濺射法在第三層間介質(zhì)190表面上淀積包括鋁、鎢、鈦等的金屬至約4000的厚度，金屬優(yōu)選包括鋁，形成與極板接觸栓塞196a和外圍電路接觸栓塞196b、196c和196d接觸的第一金屬層。在第一金屬層上淀積例如氮化鈦至約1000的厚度，以形成第一金屬化合物膜。
在第一金屬化合物膜上形成用于形成集成電路器件的第一金屬布線(對應(yīng)于用于DRAM器件的金屬-1)的光刻膠圖形。使用例如光刻膠圖形作為蝕刻掩模執(zhí)行構(gòu)圖工序，以形成包括第一金屬圖形200和第一金屬化合物圖形202的第一金屬布線204。第一金屬布線204電連接到下面的極板接觸栓塞196a和外圍電路接觸栓塞196b、196c和196d。包括第一金屬圖形200a和第一金屬化合物圖形202a的熔絲圖形204a同時形成在熔絲區(qū)。
現(xiàn)在參考圖3G，在第三層間介質(zhì)190上淀積氧化物，例如使用TEOS、SOG或可流動氧化物(FOX)至約7000的厚度，以形成第四層間介質(zhì)210。
現(xiàn)在參考圖3H，在第四層間介質(zhì)210上涂敷光刻膠以形成光刻膠膜。露出和顯影光刻膠膜，以形成用于形成通孔的光刻膠圖形220。使用光刻膠圖形220作為蝕刻掩模各向異性地刻蝕第四層間介質(zhì)210，以形成露出第二金屬布線(對應(yīng)于用于DRAM器件的金屬-2)的至少一部分的通孔212。在外圍電路區(qū)的熔絲區(qū)，形成用于形成保護環(huán)圖形的接觸孔(未示出)。刻蝕接觸孔直到至少部分第一金屬布線204被露出，但是，可以允許過刻蝕至一定程度，用于糾正刻蝕控制。在本發(fā)明的一些實施例中，第四層間介質(zhì)210下的部分第三層間介質(zhì)1 90也可能被刻蝕以形成凹部。
現(xiàn)在參考圖3I，使用例如剝離工藝除去留在第四層間介質(zhì)210上的光刻膠圖形220。通過例如使用濺射法可以在用于形成保護環(huán)圖形的通孔212和接觸孔中淀積鎢，形成第二鎢層?？梢允褂蒙鲜鲇嘘P(guān)極板接觸栓塞196a、外圍接觸栓塞196b、196c和196d以及熔絲接觸栓塞198的方法。深刻蝕第二鎢層，直到至少部分地露出第四層間介質(zhì)層210。在如圖3I所示的通孔212中形成通孔接觸栓塞222，在用于形成保護環(huán)圖形的接觸孔中也形成栓塞。
使用，例如通過濺射法或化學(xué)氣相淀積法在第四層間介質(zhì)210上使用包括例如鋁、鎢以及鈦形成與通孔接觸栓塞222接觸的第二金屬層(未示出)至約6000的厚度?？梢栽诘诙饘賹由闲纬傻佒良s300的厚度以形成第二金屬化合物膜(未示出)。
在第二金屬化合物膜上形成用于形成集成電路器件的第二布線(金屬-2)的光刻膠圖形，以及使用光刻膠圖形作為蝕刻掩模執(zhí)行構(gòu)圖工序，以形成包括第二金屬層圖形230和第一金屬化合物圖形232的第二金屬布線234。第二金屬布線234可以用來傳送來自第一金屬布線204的電信號。
參考圖3J，在包括第二金屬布線234的器件表面上形成鈍化層240。使用例如光刻工序刻蝕形成在熔絲圖形204a上的鈍化層240和部分第四層間介質(zhì)210，以定義熔絲區(qū)和形成露出熔絲區(qū)的窗口層250。窗口層凹陷在集成器件的表面之下和定義器件上部的熔絲區(qū)。
本發(fā)明的一些實施例中，可以獲得包括多個緩沖圖形和熔絲圖形的熔絲結(jié)構(gòu)，例如形成在集成電路器件的下部的緩沖圖形147c和180a，例如形成在集成電路器件上部的熔絲圖形204a。具體，可以形成熔絲結(jié)構(gòu)而不執(zhí)行單獨的工序。換句話說，如上所述，可以與形成位線和形成電容器的上電極的工序同時在熔絲區(qū)形成緩沖圖形147c和180a。而且，熔絲圖形204a可以與第一金屬布線204同時形成。
由此，可以形成根據(jù)本發(fā)明的實施例的熔絲結(jié)構(gòu)，而沒有任何附加的處理步驟。
如根據(jù)圖1A至3J簡要的描述，可以形成一個或多個緩沖圖形，而不用執(zhí)行任何附加的處理步驟。而且，由于熔絲圖形形成在集成電路器件的上部，因此，與在熔絲區(qū)形成的窗口層的深度和厚度一樣可以更有效地執(zhí)行用來開口熔絲區(qū)的刻蝕。在器件的上部形成熔絲圖形還可以減小窗口層的蝕刻時間。由此，根據(jù)本發(fā)明的實施例的熔絲結(jié)構(gòu)和形成熔絲結(jié)構(gòu)的方法可以提供提高的制造工序效率和更可靠的器件。
在附圖和說明書中，已公開了本發(fā)明的一般優(yōu)選實施例，盡管使用了具體的術(shù)語，但它們只是一般使用和描述，并非用于限制，在下面的權(quán)利要求中闡述了本發(fā)明的范圍。
權(quán)利要求
1.一種集成電路器件，包括具有熔絲區(qū)的集成電路襯底；在集成電路襯底上定義熔絲區(qū)的窗口層，窗口層位于集成電路器件的上部和凹陷在集成電路器件的表面之下；集成電路襯底和窗口層之間的緩沖圖形；以及緩沖圖形和窗口層之間的熔絲圖形。
2.如權(quán)利要求1的集成電路襯底，還包括集成電路襯底上的金屬布線，集成電路襯底中窗口層比金屬布線更遠離集成電路襯底。
3.如權(quán)利要求1的集成電路器件，其中緩沖圖形包括第一緩沖圖形，該器件還包括第一緩沖圖形和熔絲圖形之間的第一絕緣層；第一緩沖圖形和集成電路襯底之間的第二緩沖圖形；以及第二緩沖圖形和第一緩沖圖形之間的第二絕緣層。
4.如權(quán)利要求3的集成電路器件，其中熔絲圖形包括第一導(dǎo)電材料，第一緩沖圖形包括第二導(dǎo)電材料，第二緩沖圖形包括第三導(dǎo)電材料，其中第二和第三導(dǎo)電材料不同于第一導(dǎo)電材料，以及其中第一和第二緩沖圖形是平坦的。
5.如權(quán)利要求4的集成電路器件，其中第一導(dǎo)電材料包括鋁、鎢和/或銅，其中第二導(dǎo)電材料包括多晶硅、釕、鉑、銥、氮化鈦、氮化鉭和/或氮化鎢，以及其中第三導(dǎo)電材料包括多晶硅、釕、鉑、銥、氮化鈦、氮化鉭和/或氮化鎢。
6.如權(quán)利要求3的集成電路器件，還包括集成電路襯底和鄰近第二緩沖圖形的第二絕緣層之間的線條圖形；第一和第二絕緣層中的接觸孔；以及在接觸孔中將熔絲圖形電連接到線條圖形的接觸栓塞。
7.如權(quán)利要求3的集成電路器件，還包括第二絕緣層和鄰近第一緩沖圖形的第一絕緣層之間的導(dǎo)電層圖形；第一絕緣層和熔絲圖形上的第三絕緣層；導(dǎo)電層圖形上的第三絕緣層上的金屬布線，其中第一和第三絕緣層定義其中的通孔；在通孔中電連接導(dǎo)電層圖形和金屬布線的導(dǎo)電栓塞。
8.如權(quán)利要求3的集成電路器件，其中集成電路器件包括集成電路存儲器。
9.一種形成集成電路器件的方法，包括在集成電路襯底上形成定義熔絲區(qū)的窗口層，以致窗口層是形成在集成電路器件的上部和凹陷集成電路器件的表面底下；在集成電路襯底和窗口層之間形成緩沖圖形；以及在緩沖圖形和窗口層之間形成熔絲圖形。
10.如權(quán)利要求9的方法，還包括在集成電路襯底上形成金屬布線，金屬布線比窗口層更遠離集成電路襯底。
11.如權(quán)利要求10的方法，其中形成緩沖圖形包括形成第一緩沖圖形，該方法還包括在第一緩沖圖形和熔絲圖形之間形成第一絕緣層；在第一緩沖圖形和集成電路襯底之間形成第二緩沖圖形；以及在第二緩沖圖形和第一緩沖圖形之間形成第二絕緣層。
12.如權(quán)利要求11的方法，其中形成窗口層包括在第一絕緣層上形成第三絕緣層；在第三絕緣層上形成鈍化層；刻蝕熔絲區(qū)中的鈍化層和第三絕緣層為熔絲圖形上的窗口層，窗口層凹陷在集成電路器件的表面之下。
13.如權(quán)利要求11的方法，其中形成熔絲圖形包括形成包括第一導(dǎo)電材料的熔絲圖形，其中形成第一緩沖圖形包括形成包括第二導(dǎo)電材料的第一緩沖圖形；其中形成第二緩沖圖形包括形成包括第三導(dǎo)電材料的第二緩沖圖形；其中第二和第三導(dǎo)電材料不同于第一導(dǎo)電材料以及其中第一和第二緩沖圖形是平坦的。
14.如權(quán)利要求11的方法，還包括在集成電路襯底和鄰近第二緩沖圖形的第二絕緣層之間形成線條圖形；在露出部分線條圖形的第一和第二絕緣層中形成接觸孔；以及在接觸孔中形成將熔絲圖形電連接到線條圖形的接觸栓塞。
15.如權(quán)利要求11的方法，還包括在第二絕緣層和鄰近第一緩沖圖形的第一絕緣層之間形成導(dǎo)電層圖形；在第一絕緣層和熔絲圖形上形成第三絕緣層；在導(dǎo)電層圖形上的第三絕緣層上形成金屬布線；在第一和第三絕緣層中形成露出部分導(dǎo)電層圖形的通孔；以及在通孔中形成電連接導(dǎo)電層圖形和金屬布線的導(dǎo)電栓塞。
16.如權(quán)利要求11的方法，其中形成集成電路器件包括形成集成電路存儲器。
17.一種形成集成電路器件的方法，包括在集成電路襯底上形成導(dǎo)電層，導(dǎo)電層從單元區(qū)延伸到集成電路襯底的熔絲區(qū)；在單元區(qū)中形成極板以及在熔絲區(qū)中形成緩沖圖形的同時構(gòu)圖導(dǎo)電層；在極板電極和緩沖圖形上形成第一絕緣層；在第一絕緣層上形成從單元區(qū)延伸到熔絲區(qū)的金屬層；在集成電路襯底的單元區(qū)中形成金屬布線以及在集成電路襯底的熔絲區(qū)中形成緩沖圖形的同時構(gòu)圖金屬層；在金屬布線和熔絲圖形上形成第二絕緣層；在第二絕緣層上形成鈍化層；以及刻蝕集成電路襯底的熔絲區(qū)中的鈍化層和第二絕緣層以形成定義熔絲區(qū)的窗口層。
18.如權(quán)利要求17的方法，其中形成導(dǎo)電層包括形成第一導(dǎo)電層，以及其中形成緩沖圖形包括形成第一緩沖圖形，該方法還包括在集成電路襯底上形成從單元區(qū)延伸到熔絲區(qū)的第二導(dǎo)電層，第二導(dǎo)電層位于集成電路襯底和第一緩沖圖形之間，以及在單元區(qū)中形成位線以及在熔絲區(qū)中形成第二緩沖圖形的同時構(gòu)圖第二導(dǎo)電層。
19.如權(quán)利要求18的方法，其中形成第二導(dǎo)電層還包括在集成電路襯底上形成第一導(dǎo)電材料層；在第一導(dǎo)電材料層上形成第二導(dǎo)電材料層；以及形成位線和第二緩沖圖形的同時刻蝕第一和第二導(dǎo)電材料層。
20.如權(quán)利要求19的方法，其中第一導(dǎo)電材料層包括多晶硅，并且第二導(dǎo)電材料層包括硅化鎢。
21.如權(quán)利要求18的方法，還包括在第二緩沖圖形和第一緩沖圖形之間形成第三絕緣層。
22.如權(quán)利要求21的方法，其中形成第一緩沖圖形包括在集成電路襯底的熔絲區(qū)中的第三絕緣層上形成第四絕緣層；以及刻蝕第一導(dǎo)電層，以致部分第一導(dǎo)電層留在集成電路襯底的熔絲區(qū)中的第四絕緣層上。
23.如權(quán)利要求17的方法，其中形成金屬布線和熔絲圖形包括在第一絕緣層上形成第一金屬層；在第一層上形成第二金屬化合物層；在第一和第二層上形成光刻膠圖形；以及根據(jù)光刻膠圖形刻蝕第一和第二層以同時形成金屬布線和熔絲圖形。
24.如權(quán)利要求18的方法，其中形成集成電路器件包括形成集成電路存儲器。
25.如權(quán)利要求24的方法，其中集成電路存儲器包括動態(tài)隨機存取存儲(DRAM)器件。
全文摘要
提供一種集成電路器件，包括具有熔絲區(qū)的集成電路襯底。在集成電路襯底上提供定義熔絲區(qū)的窗口層。窗口層位于集成電路器件上部且凹陷在集成電路器件的表面之下。在集成電路襯底和窗口層之間提供緩沖圖形，在緩沖圖形和窗口層之間提供熔絲圖形。還描述了形成集成電路器件的方法。
文檔編號H01L21/3205GK1499628SQ20031010473
公開日2004年5月26日 申請日期2003年11月4日 優(yōu)先權(quán)日2002年11月7日
發(fā)明者金鉉哲 申請人:三星電子株式會社