專利名稱：具有低電阻值的芯片電阻器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種例如具有如1Ω以下那樣低電阻值的芯片電阻器及其制造方法。
背景技術(shù)：
以往，這種芯片電阻器，例如，如以往技術(shù)的特開2001-118701號公報(bào)等所記載，電阻體利用在如銅等具有低電阻的基材的金屬(以下，稱為低電阻的金屬)中添加如鎳等具有比上述基材的金屬電阻的高的電阻的金屬(以下，稱為高電阻的金屬)而成的合金形成為長方體。而且，結(jié)構(gòu)上，在該電阻體中的長方體的左右兩端設(shè)置用于通過錫焊等方法連接到印刷電路板等上的連接端子電極。
另外，在這種芯片電阻器中，其兩連接端子電極間的電阻值，在很大程度上依賴于構(gòu)成該電阻體的合金中的固有電阻。上述合金中的固有電阻，以在低電阻的金屬相對于高電阻的金屬的比例大時(shí)低、在高電阻的金屬相對于低電阻的金屬的比例大時(shí)高的方式，與低電阻的金屬相對于高電阻的金屬的比例成反比、與高電阻的金屬相對于低電阻的金屬的比例成正比。
因此，在以往的芯片電阻器中，在預(yù)先確定了該電阻體的長方體的沿長方向的長度尺寸和與該長方向呈直角方向的寬度尺寸的情況下，要更加降低該兩連接端子電極間的電阻值、即芯片電阻器的電阻值，可形成采用以下任何一方或兩方的構(gòu)成①將上述合金形成提高低電阻的金屬相對于高電阻的金屬的比例的合金；②加大上述電阻體的板厚尺寸。
但是，一般情況下，金屬材料存在電阻因溫度而變化的電阻溫度系數(shù)，已知該電阻溫度系數(shù)具有純金屬高于合金的性質(zhì)。
因此，為了降低上述芯片電阻器的電阻值，如上述①那樣，在構(gòu)成該電阻體的合金中增加低電阻的金屬(基材的金屬)的比例，由于該合金接近上述低電阻的金屬(基材的金屬)的純度，因此存在提高上述芯片電阻器的電阻溫度系數(shù)的問題。
從而，為了降低上述芯片電阻器的電阻值，如上述②那樣，加大上述電阻體的板厚尺寸，這不僅導(dǎo)致芯片電阻器的重量的增加，還難于將電阻體的長方向的兩端彎曲加工成連接端子電極。并且，還存在非常難進(jìn)行用于通過對電阻體刻設(shè)微調(diào)槽調(diào)節(jié)為規(guī)定值的微調(diào)的問題。
另外，金屬材料的電阻溫度系數(shù)，在基本上是純金屬的情況下為正(與溫度成正比)，但在是將多種該純金屬合金化構(gòu)成的合金的情況下，在其部分合金中存在呈現(xiàn)負(fù)(與溫度成反比)的電阻溫度系數(shù)。在將具有該負(fù)的電阻溫度系數(shù)的合金用作電阻體的時(shí)候，存在該負(fù)的電阻溫度系數(shù)，在上述芯片電阻器中仍然呈現(xiàn)負(fù)的電阻溫度系數(shù)的問題。
此外，除上述外，作為這種的低電阻值的芯片電阻器，例如，如以往技術(shù)的特開2002-57009號公報(bào)等所記載，還有如下的構(gòu)成，利用在如銅等低電阻的金屬中添加如鎳等高電阻的金屬而成的合金等的金屬板將該電阻體形成長方形的芯片體，在該電阻體中的下面中的長方向的兩端部分，接合由具有比上述電阻體的合金的電阻低的電阻的金屬形成的連接端子片，在該兩連接端子電極的表面形成用于錫焊到印刷電路板等上的金屬鍍層。
但是，該特開2002-57009號公報(bào)中記載的芯片電阻器，由于是在電阻體的下面的兩端接合用于錫焊到印刷電路板等的金屬板制的連接端子電極的構(gòu)成，因此在錫焊時(shí)，有時(shí)熔融焊錫會(huì)越過兩連接端子電極堆積到電阻體的下面，而該電阻體的電阻值變化。因此，為了避免變化該電阻值，必須通過將較大地加厚上述兩連接端子電極的厚度尺寸，來擴(kuò)大從電阻體的下面到印刷電路板的間隙，因此，不僅芯片電阻器的整體的高度尺寸增高，還存在重量增加的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種解決上述問題的芯片電阻器及其制造方法。
為了實(shí)現(xiàn)這樣的目的，本發(fā)明的具有低電阻值的芯片電阻器，如在第1項(xiàng)發(fā)明中，由用高電阻的金屬和低電阻的金屬的合金形成長方體的電阻體、和設(shè)在該電阻體的兩端的連接端子電極構(gòu)成，其特征在于在上述電阻體的表面上，形成有由電阻比構(gòu)成該電阻體的合金低的純金屬制成的鍍層。
此外，在第2項(xiàng)發(fā)明中，其特征在于構(gòu)成上述電阻體的合金具有負(fù)的電阻溫度系數(shù)。
此外，在第3及第4項(xiàng)發(fā)明中，其特征在于在上述電阻體的中途部分設(shè)置截面積的部分縮小部，并用上述鍍層填埋該截面積的部分縮小部。
此外，在第5項(xiàng)發(fā)明中，其特征在于形成在電阻體的表面的鍍層，在連接端子電極之間被斷開、或連接端子電極之間的至少一部分被形成窄寬度。
此外，在第6及第7項(xiàng)發(fā)明中，其特征在于將上述連接端子電極設(shè)成從電阻體的兩端一體延伸到該電阻體的下面?zhèn)鹊男问?，并將上述鍍層延長到其表面。
此外，在第8項(xiàng)及第9項(xiàng)發(fā)明中，其特征在于在上述電阻體的下面的兩端固定作為連接端子電極的金屬板，并由絕緣體覆蓋形成了上述鍍層的電阻體的上面和電阻體的下面中的上述連接端子電極之間。
此外，在第10及第11項(xiàng)發(fā)明中，其特征在于將電阻體的至少下面除兩端部分之外用絕緣體覆蓋，在上述電阻體的下面中未被上述絕緣體覆蓋的兩端部分形成金屬鍍層，并將該金屬鍍層作為上述電阻體的連接端子電極。
此外，在第12及第13項(xiàng)發(fā)明中，其特征在于與覆蓋上述電阻體的下面的絕緣體的厚度大致相等或加厚地形成形成在下面兩端部分上的金屬鍍層的厚度。
此外，在第14及第15項(xiàng)發(fā)明中，其特征在于用絕緣體覆蓋上述電阻體的上面及左右兩側(cè)面。
此外，關(guān)于本發(fā)明的具有低電阻值的芯片電阻器的制造方法，在第16項(xiàng)發(fā)明中，其特征在于，包括由高電阻的金屬和低電阻的金屬的合金板來制作一體設(shè)置多根構(gòu)成電阻體的引線的引線框的工序；對于上述引線框的各引線的電阻體的表面由純金屬形成鍍層的工序；調(diào)整上述引線框的各引線的電阻體的電阻值的工序；用絕緣體覆蓋上述引線框的各引線的電阻體后，從引線框上切下該電阻體的工序。
此外，在第17項(xiàng)發(fā)明中，其特征在于，包括將一體化排列多個(gè)用高電阻的金屬和低電阻的金屬的合金形成長方體的電阻體而成的電阻體用合金板、和使用電阻比該合金板低的金屬的連接端子電極用金屬板重疊接合，而形成疊層素材金屬板的工序；在上述疊層素材金屬板的電阻體用合金板的上面形成純金屬的鍍層后、去除上述連接端子電極用金屬板中的連接端子電極以外的部分，或者，在去除上述疊層素材金屬板中的連接端子電極以外的部分后、在上述電阻體用合金板的上面形成純金屬的鍍層的工序；用絕緣體覆蓋上述電阻體用合金板的上面及上述連接端子電極用金屬板的下面中的連接端子電極以外的部分的工序；按每個(gè)電阻體切斷上述疊層素材金屬板的工序。
此外，在第18項(xiàng)發(fā)明中，其特征在于，包括由金屬板制作長方形的電阻體的工序；對于電阻體的表面形成純金屬鍍層的工序；除其兩端部分之外，用絕緣體覆蓋上述電阻體中的至少下面的工序；對于上述電阻體的下面中的未被上述絕緣體覆蓋的兩端部分，形成作為上述電阻體的連接端子電極的金屬鍍層的工序。
此外，第19項(xiàng)發(fā)明中，其特征在于，包括由金屬板制作長方形的電阻體的工序；對于電阻體的表面形成純金屬鍍層的工序；除其下面的兩端部分之外，用絕緣體覆蓋上述電阻體的下面、下面及左右兩側(cè)面的工序；對于上述電阻體的下面中的未被上述絕緣體覆蓋的兩端部分，形成作為上述電阻體的連接端子電極的金屬鍍層的工序。
此外，在第20項(xiàng)發(fā)明中，其特征在于，包括由金屬板制作一體設(shè)置多根構(gòu)成電阻體的引線而成的引線框的工序；對于上述引線框的各引線的電阻體的表面，形成純金屬的鍍層的工序；除了其兩端部分之外，用絕緣體覆蓋上述引線框的各引線的電阻體的至少下面的工序；在從引線框上切下上述引線框的各引線框上的電阻體后、對于其下面中的未被上述絕緣體覆蓋的兩端部分形成作為上述電阻體的連接端子電極的金屬鍍層，或者，對于上述各引線的電阻體的下面中的未被上述絕緣體覆蓋的兩端部分形成作為電阻體的連接端子電極的金屬鍍層后、從引線框切下電阻體的工序。
如上所述，通過在由高電阻的金屬和低電阻的金屬的合金制的電阻體的表面形成電阻比上述合金低的純金屬的鍍層，而與只由合金構(gòu)成電阻體時(shí)相比，因上述純金屬鍍層的部分可相應(yīng)降低兩連接端子電極間的電阻值。
由此，能夠不在構(gòu)成上述電阻體的合金中增加低電阻的金屬相對于高電阻的金屬的比例，并且，不加大上述電阻體的板厚尺寸的情況下，降低兩連接端子電極間的電阻值、即芯片電阻器的電阻值。因此，在使其長度尺寸及寬度尺寸相同的狀態(tài)下降低芯片電阻器的電阻值的時(shí)候，不需要提高低電阻的金屬的比例，換句話講，由于不接近于純低電阻的金屬(基材的金屬)的程度，因此不增加電阻溫度系數(shù)。另外，由于不需要加大上述電阻體的板厚尺寸，所以能夠確實(shí)避免難于微調(diào)電阻值及難于彎曲加工上述連接端子電極，且避免增加重量。
此時(shí)，上述純金屬鍍層的電阻溫度系數(shù)，由于一般為正的，因此，如第2項(xiàng)發(fā)明所述，通過將電阻體形成具有負(fù)的電阻溫度系數(shù)的金屬合金制的，能夠使該電阻體的負(fù)的電阻溫度系數(shù)與形成在該電阻體的表面上的鍍層的正的電阻溫度系數(shù)相抵。因此，能夠避免在芯片電阻器中呈現(xiàn)負(fù)的電阻溫度系數(shù)、或者能夠減小在芯片電阻器中呈現(xiàn)的負(fù)的電阻溫度系數(shù)。
此外，通過形成第3及第4項(xiàng)發(fā)明所述的構(gòu)成，能夠更加降低芯片電阻器的電阻值。
并且，通過形成第5項(xiàng)發(fā)明所述的構(gòu)成，能夠任意設(shè)定芯片電阻器的電阻值。
進(jìn)而，通過形成第6及第7項(xiàng)發(fā)明所述的構(gòu)成，能夠容易在上述電阻體的兩端設(shè)置連接端子電極，同時(shí)利用延長到其表面的鍍層來提高該兩連接端子電極的相對于印刷電路板等的錫焊性。而且，能夠利用延長到兩連接端子電極的表面的鍍層來降低芯片電阻器的電阻值。
另外，在第8項(xiàng)及第9項(xiàng)發(fā)明所述的構(gòu)成中，在電阻體的下面的兩端因定作為連接端子電極的金屬板，通過用絕緣體覆蓋電阻體的下面的連接端子電極間，而在相對印刷電路板等的錫焊時(shí)，由于能夠用覆蓋其下面的絕緣體阻止熔融焊錫堆積到電阻體的下面，因此通過減薄上述兩連接端子電極的厚度，確實(shí)降低電阻體的電阻值的變化。所以，能夠減小高度尺寸，同時(shí)能夠謀求輕量化。
另外，如果采用第16及第17項(xiàng)發(fā)明所述的制造方法，能夠同時(shí)低成本地制造多個(gè)上述構(gòu)成的芯片電阻器。
此外，如第10及第11項(xiàng)發(fā)明所述，通過除其兩端部分之外，用絕緣體覆蓋金屬板制的電阻體的下面，在該下面中的未被上述絕緣體覆蓋的兩端部分，形成金屬鍍層，從而能夠?qū)⑸鲜鼋饘馘儗有纬上鄬τ谏鲜鲭娮梵w的兩端的連接端子電極。換句話講，由于能夠利用厚度薄的金屬鍍層形成上述電阻體的兩端的連接端子電極，所以能夠減小芯片電阻器的高度尺寸。
而且，在相對印刷電路板等的錫焊時(shí)，由于能夠用覆蓋該下面的絕緣體來阻止熔融焊錫堆積到電阻體的下面，因此能夠通過減薄上述兩連接端子電極的厚度，確實(shí)降低電阻體的電阻值的變化。所以，能夠降低高度尺寸，同時(shí)能夠謀求輕量化。
在此情況下，如第12及第13項(xiàng)發(fā)明所述，通過與覆蓋上述電阻體的下面的絕緣體的厚度大致相等或加厚地形成上述金屬鍍層的厚度，在進(jìn)行相對于印刷電路板等的錫焊時(shí)，能夠減小或消除上述金屬鍍層從印刷電路板上的翹起。因此具有能夠提高錫焊的可靠性及強(qiáng)度的優(yōu)點(diǎn)。
此外，如第18、第19及第20項(xiàng)發(fā)明所述，在其制造時(shí)，由于不需要接合兩塊金屬板的工序、及切削加工去除上述一方的部分金屬板的工序，所以能夠大幅度降低制造成本。
特別是如第14、第15及第19項(xiàng)發(fā)明所述，通過也用絕緣體覆蓋上述電阻體的上面及左右兩側(cè)面，而在錫焊時(shí)，能夠確實(shí)降低熔融焊錫附著在電阻體的上面及/或左右兩側(cè)面引起的電阻值的變化，另外，在形成上述金屬鍍層時(shí)，由于能夠采用筒鍍法，有利于簡化金屬鍍工序，進(jìn)一步降低制造成本。
此外，如果采用第20項(xiàng)發(fā)明所述的制造方法，由于使用引線框，能夠大量生產(chǎn)，因此能夠進(jìn)一步降低制造成本。


圖1是表示本發(fā)明的第1實(shí)施方式的芯片電阻器的斜視圖。
圖2是圖1的II-II的剖面圖。
圖3是表示上述芯片電阻器的第1變形例的斜視圖。
圖4是表示上述芯片電阻器的第2變形例的斜視圖。
圖5是表示上述芯片電阻器的第3變形例的斜視圖。
圖6是表示上述芯片電阻器的第3變形例的局部俯視圖。
圖7是圖6的VII-VII的剖面圖。
圖8是表示制造上述芯片電阻器時(shí)的第1工序的斜視圖。
圖9是表示制造上述芯片電阻器時(shí)的第2工序的斜視圖。
圖10是表示制造上述芯片電阻器時(shí)的第3工序的斜視圖。
圖11是表示制造上述芯片電阻器時(shí)的第4工序的斜視圖。
圖12是表示本發(fā)明的第2實(shí)施方式的芯片電阻器的斜視圖。
圖13是圖12的XIII-XIII的剖面圖。
圖14是表示制造上述芯片電阻器時(shí)的第1工序的斜視圖。
圖15是圖14的XV-XV的放大剖面圖。
圖16是表示制造上述芯片電阻器時(shí)的第2工序的斜視圖。
圖17是圖16的XVII-XVII的放大剖面圖。
圖18是表示制造上述芯片電阻器時(shí)的第3工序的斜視圖。
圖19是圖18的XIX-XIX的放大剖面圖。
圖20是表示本發(fā)明的第3實(shí)施方式的芯片電阻器的斜視圖。
圖21是表示微調(diào)上述電阻體的狀態(tài)的斜視圖。
圖22是仰視觀察用絕緣體覆蓋上述電阻體的狀態(tài)的斜視圖。
圖23是圖22的XXIII-XXIII的剖面圖。
圖24是表示本發(fā)明的第3實(shí)施方式的芯片電阻器的縱剖主視圖。
圖25是圖24的仰視圖。
圖26是圖24的XXVI-XXVI的剖面圖。
圖27是表示制造上述芯片電阻器時(shí)使用的引線框的斜視圖。
圖28是表示使用上述引線框的制造工序的第1狀態(tài)的斜視圖。
圖29是表示使用上述引線框的制造工序的第2狀態(tài)的斜視圖。
具體實(shí)施例方式
下面，參照

本發(fā)明的實(shí)施方式。
圖1及圖2表示第1實(shí)施方式的芯片電阻器1。
該芯片電阻器1，由被形成為長度尺寸為L、寬度尺寸為W及厚度尺寸為T、的長方體的電阻體2、以向該電阻體2的下面?zhèn)日蹚澋姆绞揭惑w設(shè)置在該電阻體2的兩端的一對連接端子電極3、覆蓋上述電阻體2的耐熱合成樹脂或玻璃等絕緣體4構(gòu)成。
上述電阻體2及兩連接端子電極3，例如，為如銅·鎳合金、鎳·鉻合金或鐵·鉻合金等那樣，在具有低電阻的基材的金屬(以下，稱為低電阻的金屬)中添加具有比該基材的金屬的電阻高的電阻的金屬(以下，稱為高電阻的金屬)而成的合金。
此外，當(dāng)然也可以將上述低電阻的金屬及高電阻的金屬的任何一方或雙方，形成為低電阻的金屬和高電阻的金屬的合金。
并且，在上述電阻體2的表面，以該鍍層5延伸到上述兩連接端子電極3的表面的方式，形成由具有比構(gòu)成該電阻體2的合金低的電阻的銅或銀等純金屬構(gòu)成的鍍層5。
另外，上述鍍層5，當(dāng)然也可以在用絕緣體4覆蓋上述電阻體2之前形成。此外，在圖1中，符號6是通過激光照射等刻設(shè)的微調(diào)槽，用于調(diào)節(jié)上述電阻體2的電阻值。利用刻設(shè)該微調(diào)槽6進(jìn)行的電阻值的調(diào)節(jié)，在形成上述鍍層5后，并且，在用絕緣體4覆蓋上述電阻體2之前進(jìn)行。
如此，通過在高電阻的金屬和低電阻的金屬的合金制的電阻體2的表面，形成由電阻比上述合金低的純金屬構(gòu)成的鍍層5，而與只由合金構(gòu)成電阻體2時(shí)相比，上述純金屬鍍層5部分可相應(yīng)降低兩連接端子電極3間的電阻值。由此，能夠不在構(gòu)成上述電阻體2的合金中增加相對于高電阻的金屬的低電阻的金屬的比例，并且，不加大上述電阻體2的板厚尺寸T的情況下，降低兩連接端子電極3間的電阻值，即，芯片電阻器1的電阻值。
另外，芯片電阻器1，在其兩連接端子電極3上相對于印刷電路板等進(jìn)行錫焊。在這種情況下，通過將形成在上述電阻體2的表面上的鍍層5延伸到上述兩連接端子電極3的表面，能夠利用延伸到其表面的鍍層5提高該兩連接端子電極3相對于印刷電路板等的錫焊性。此外，利用延伸到兩連接端子電極3的表面的鍍層5，能夠進(jìn)一步降低芯片電阻器1的電阻值。
如圖3所示，通過在連接端子電極3、3之間將形成在電阻體2的表面的鍍層5斷開適當(dāng)長度S范圍，或者如圖4所示，通過把形成連接端子電極3、3之間的鍍層5一部分變窄、或減薄鍍層5的厚度，能夠得到提高上述芯片電阻器1的電阻值。此外，如圖5所示，通過在電阻體2的下面形成鍍層5′，或者加厚上述鍍層5的厚度，還能夠降低電阻值。通過適當(dāng)選擇如此的構(gòu)成，能夠任意設(shè)定電阻值。
另外，如圖6及圖7所示，對于電阻體2至少開設(shè)1個(gè)以上的從其長方向側(cè)面向橫向延伸的切槽7、或開設(shè)貫通孔等，部分縮小該電阻體2的截面積，再通過以形成在電阻體2的表面的鍍層5或形成在電阻體2的兩面的鍍層5、5′來填埋該切槽7或貫通孔等的部分截面積縮小部，而能夠?qū)⑿酒娮杵?的電阻值形成更低的、微小的電阻值。
可是，上述鍍層5、5’的純金屬的電阻溫度系數(shù)，一般是正的。因此，例如，通過對于如43％～45wt％為Ni、余量為銅的銅鎳合金等那樣具有負(fù)的電阻溫度系數(shù)的合金金屬制的電阻體2，形成具有該正的電阻溫度系數(shù)的純金屬的鍍層5、5’，能夠使上述電阻體2的負(fù)的電阻溫度系數(shù)與形成在該電阻體2的表面上的鍍層5的正的電阻溫度系數(shù)相抵。因此，能夠避免在芯片電阻器1中呈現(xiàn)負(fù)的電阻溫度系數(shù)，或者，能夠減小在芯片電阻器1中呈現(xiàn)的負(fù)的電阻溫度系數(shù)。
下面，在制造上述第1實(shí)施方式的芯片電阻器1時(shí)，能夠采用以下所述的方法。
即，如圖8所示，在由板厚T的合金板沖壓而成引線框A上，在長方向按適當(dāng)間距的間隔一體設(shè)置用于形成多根規(guī)定長度尺寸L的電阻體2和其兩端的連接端子電極3的引線A1，在該各引線A1的上面中的與上述電阻體2及兩連接端子電極3的長度相當(dāng)?shù)膶挾瘸叽鏚的部分上形成由純金屬構(gòu)成的鍍層5。
下面，如圖9所示，在從引線框A分開上述各引線A1的一端后，在該各引線A1的兩端，接觸通電用的探針，通過一邊測定電阻體2的電阻值一邊利用對電阻體2照射激光束等來開設(shè)微調(diào)槽6，而將電阻體2的電阻值調(diào)整到規(guī)定的額定值。
然后，如圖10所示，用絕緣體4覆蓋上述各引線A1中的電阻體2的部分。
另外，如圖11所示，在從引線框A分開上述各引線A1的另一端后，通過進(jìn)行對兩連接端子電極3的彎曲加工，能夠得到圖1及圖2所示的結(jié)構(gòu)的芯片電阻器1。
下面，圖12及圖13示出本發(fā)明的第2實(shí)施方式的芯片電阻器11。
該芯片電阻器11，由形成長度尺寸為L、寬度尺寸為W及厚度尺寸為T的長方體構(gòu)成的電阻體12、固定在該電阻體12的下面的兩端的連接端子電極13、覆蓋上述電阻體12的絕緣體14構(gòu)成。
上述電阻體12，與上述第1實(shí)施方式時(shí)同樣，例如，銅·鎳合金、鎳·鉻合金或鐵·鉻合金等那樣，是對于具有低電阻的基材的金屬(以下，稱為低電阻的金屬)中添加具有比該基材的金屬電阻的高的電阻的金屬(以下，稱為高電阻的金屬)而成的合金。
對此，兩連接端子電極13，是具有比構(gòu)成上述電阻體12的合金低的電阻的合金制的或銅等純金屬制的。
另外，在上述電阻體12的表面，形成由具有比構(gòu)成該電阻體12的合金低的電阻的銅或銀等純金屬構(gòu)成的鍍層15。
通過形成該鍍層15，與上述第1實(shí)施方式時(shí)同樣，與只由合金構(gòu)成電阻體12時(shí)相比，上述純金屬鍍層15部分可相應(yīng)降低兩連接端子電極13間的電阻值。因此，能夠在不在構(gòu)成上述電阻體12的合金中增加低電阻的金屬相對于高電阻的金屬的比例，并且，也不加大上述電阻體12的板厚尺寸T的情況下，降低兩連接端子電極13間的電阻值、即芯片電阻器11的電阻值。
即使在該第2實(shí)施方式中，當(dāng)然也能夠采用上述圖3、圖4、圖5、圖6及圖7的構(gòu)成。
此外，即使在該第2實(shí)施方式中，通過將電阻體12設(shè)成如43％～45wt％Ni、余量為銅的銅鎳合金等那樣具有負(fù)的電阻溫度系數(shù)的合金制的，能夠避免在芯片電阻器11中呈現(xiàn)負(fù)的電阻溫度系數(shù)，或者，能夠減小在芯片電阻器11中呈現(xiàn)的負(fù)的電阻溫度系數(shù)。
另外，在制造上述第2實(shí)施方式的芯片電阻器11時(shí)，能夠采用以下所述的方法。
即，首先，如圖14及圖15所示，準(zhǔn)備在縱向及橫向并排一體化多個(gè)上述電阻體12而形成的電阻體用合金板B1，在該電阻體用合金板B1的下面，通過重疊接合形成上述連接端子電極13的連接端子電極用金屬板B2，制作疊層素材金屬板B。在該疊層素材金屬板B的上述電阻體用合金板B1的上面中的上述各電阻體12的位置分別形成純金屬鍍層15。
然后，如圖16及圖17所示，在上述疊層素材金屬板B的上述連接端子電極用金屬板B2中，殘留上述電阻體12的兩端的連接端子13的部分，利用切削加工或腐蝕等適當(dāng)?shù)姆椒ㄈコ渌糠帧?br> 然后，如圖18及圖19所示，用絕緣體14覆蓋上述疊層素材金屬板B上的上述電阻體用合金板B1的整個(gè)上面和上述電阻體用合金板B1的下面中的上述各連接端子電極13間的部分。
另外，最后，通過沿區(qū)分每個(gè)電阻體12的縱向的切斷線B’及橫向的切斷線M”，切斷上述疊層素材金屬板B，能夠得到圖12及圖13所示的結(jié)構(gòu)的芯片電阻器11。
此外，在本制造方法中，也可以在利用切削加工等方法去除上述疊層素材金屬板B上的連接端子電極用金屬板B2中的、連接端子電極13以外的部分的工序后，進(jìn)行在上述疊層素材金屬板B上的電阻體用合金板B1的上面形成純金屬鍍層15的工序。
下面，根據(jù)圖20及圖26，說明本發(fā)明的第3實(shí)施方式。首先，圖20表示形成長度尺寸為L、寬度尺寸為W及厚度尺寸為T的長方體的電阻體22。該電阻體22，例如，是如銅·鎳合金、鎳·鉻合金或鐵·鉻合金等那樣，對于具有低電阻的基材的金屬(以下，稱為低電阻的金屬)中添加具有比該基材的金屬高的電阻的金屬(以下，稱為高電阻的金屬)而成的合金制的。而且，通過長度尺寸L、寬度尺寸W的長方形來形成如此的合金制的厚度尺寸T的金屬板。
而且，在該電阻體22的表面形成具有比構(gòu)成該電阻體22的合金的電阻低的電阻的銅或銀等純金屬構(gòu)成的鍍層25。通過形成該鍍層25，與上述第1實(shí)施方式時(shí)同樣，與只由合金構(gòu)成電阻體22時(shí)相比，上述純金屬鍍層25部分可相應(yīng)降低兩連接端子電極23、23’間的電阻值。因此，能夠不在構(gòu)成上述電阻體22的合金中增加低電阻的金屬相對于高電阻的金屬的比例，并且，不加大上述電阻體22的板厚尺寸T的情況下，降低兩連接端子電極23、23’間的電阻值、即芯片電阻器21的電阻值。
即使在該第3實(shí)施方式中，當(dāng)然也能夠采用上述圖3、圖4、圖5、圖6及圖7的構(gòu)成。
下面，在上述電阻體22的兩端接觸通電用的探針，如圖21所示，通過一邊測定該電阻體22的電阻值一邊利用對電阻體22照射激光束等來開設(shè)微調(diào)槽26，能將電阻體22的電阻值調(diào)整到規(guī)定的額定值。
然后，如圖22及圖23所示，用耐熱性合成樹脂或玻璃等絕緣體24，覆蓋上述電阻體22的上面22a、下面22b及左右兩側(cè)面22c、22d。在利用該絕緣體24覆蓋時(shí)，上述電阻體22的下面22b中兩端的部分22b’、22b”除外，換句話講，不覆蓋上述電阻體22的下面22b中兩端的部分22b’、22b”地構(gòu)成。
另外，將該多個(gè)電阻體裝入筒鍍?nèi)萜髦?，例如，通過進(jìn)行銅或銀等純金屬的金屬鍍處理，而在未被上述電阻體22中上述絕緣體24覆蓋的部分，即，在上述電阻體22的下面22b中兩端的部分22b’、22b”，形成金屬鍍層23、23’，來構(gòu)成相對于上述電阻體22的兩端的連接端子電極。
經(jīng)過以上工序，能夠得到圖24～圖26所示結(jié)構(gòu)的芯片電阻器21。
即，該芯片電阻器21，由用金屬板構(gòu)成長方形的電阻體22，和除其下面22b中兩端的部分22b’、22b”之外覆蓋該電阻體22的上面22a、下面22b及左右兩側(cè)面22c、22d的絕緣體24構(gòu)成，在上述電阻體22的下面22b中的未由上述絕緣體24覆蓋的兩端的部分22b’、22b”，形成由電阻比上述電阻體22的金屬低的金屬如銅或鎳等構(gòu)成的金屬鍍層23、23’。
通過此構(gòu)成，能夠?qū)⑸鲜鼋饘馘儗?3、23’形成相對于上述電阻體22的兩端的連接端子電極。換句話講，由于能夠用厚度薄的金屬鍍層23、23’形成上述電阻體22的兩端的連接端子電極，所以能夠降低芯片電阻器21的高度尺寸H。
此外，在進(jìn)行相對于印刷電路板等的錫焊時(shí)，能夠用覆到該下面22b的絕緣體24，來阻止熔融焊料堆積到電阻體22的下面22b。
此時(shí)，如上所述，通過形成用絕緣體24也覆蓋電阻體22的上面22b及左右兩側(cè)面22c、22d的構(gòu)成，在進(jìn)行相對于印刷電路板等的錫焊時(shí)，還能夠可靠阻止熔融焊料附著在電阻體22的上面22a及/或左右兩側(cè)面22c、22d上。
進(jìn)而，通過與上述絕緣體24中覆蓋上述電阻體22的下面的部分的厚度t0相等或比其加厚地形成上述兩金屬鍍層23、23’的厚度t1，而在進(jìn)行相對于印刷電路板等的錫焊時(shí)，能夠減小或消除上述金屬鍍層23、23’的從印刷電路板的翹起。
在制造上述構(gòu)成的芯片電阻器21時(shí)，能夠更具體地采用使用以下所述的引線框。
即，如圖27所示，在由規(guī)定厚度的金屬板沖壓而成引線框C上，沿長方向按適當(dāng)間距的間隔一體設(shè)置多根形成上述電阻體2的引線C1。另外，在電阻體22的表面形成由純金屬構(gòu)成的鍍層25。
下面，如圖28所示，在從引線框C分開上述各引線C1的一端后，在該引線C1的電阻體22的兩端，接觸通電用的探針，通過一邊測定電阻體22的電阻值一邊利用對電阻體22照射激光束等來開設(shè)微調(diào)槽26，而將電阻體22的電阻值調(diào)整到規(guī)定的額定值。
然后，如圖29所示，與上述的實(shí)施方式相同地，用絕緣體24覆蓋上述各引線C1中的電阻體22的部分。
然后，在從引線框C分開上述各引線C1的電阻體22后，通過進(jìn)行筒鍍等金屬鍍處理，形成作為上述電阻體22的連接端子電極的金屬鍍層23、23’，制成芯片電阻器21，或者，對于從上述各引線C1的電阻體22中的絕緣體24露出的部分，在形成作為上述電阻體22的連接端子電極的金屬鍍層23、23’后，從引線框A上分開，制成芯片電阻器21。
如此，通過在芯片電阻器21的制造中使用引線框C，能夠進(jìn)一步降低制造成本。
權(quán)利要求
1.一種具有低電阻值的芯片電阻器，由用高電阻的金屬和低電阻的金屬的合金形成長方體的電阻體、和設(shè)在該電阻體的兩端的連接端子電極構(gòu)成，其特征在于在上述電阻體的表面上，形成有由電阻比構(gòu)成該電阻體的合金低的純金屬的鍍層。
2.如權(quán)利要求1所述的具有低電阻值的芯片電阻器，其特征在于構(gòu)成上述電阻體的合金具有負(fù)的電阻溫度系數(shù)。
3.如權(quán)利要求1所述的具有低電阻值的芯片電阻器，其特征在于在上述電阻體的中途部分設(shè)置截面積的部分縮小部，并用上述鍍層填埋該截面積的部分縮小部。
4.如權(quán)利要求2所述的具有低電阻值的芯片電阻器，其特征在于在上述電阻體的中途部分設(shè)置截面積的部分縮小部，并用上述鍍層填埋該截面積的部分縮小部。
5.如權(quán)利要求1～4中任一項(xiàng)所述的具有低電阻值的芯片電阻器，其特征在于形成在電阻體的表面的鍍層，在連接端子電極之間被斷開、或連接端子電極之間的至少一部分被形成窄寬度。
6.如權(quán)利要求1～4中任一項(xiàng)所述的具有低電阻值的芯片電阻器，其特征在于將上述連接端子電極設(shè)成從電阻體的兩端一體延伸到該電阻體的下面?zhèn)鹊男问?，并將上述鍍層延長到其表面。
7.如權(quán)利要求5所述的具有低電阻值的芯片電阻器，其特征在于將上述連接端子電極設(shè)成從電阻體的兩端一體延伸到該電阻體的下面?zhèn)鹊男问?，并將上述鍍層延長到其表面。
8.如權(quán)利要求1～4中任一項(xiàng)所述的具有低電阻值的芯片電阻器，其特征在于在上述電阻體的下面的兩端固定作為連接端子電極的金屬板，并用絕緣體覆蓋形成了上述鍍層的電阻體的上面和電阻體的下面中的上述連接端子電極之間。
9.如權(quán)利要求5所述的具有低電阻值的芯片電阻器，其特征在于在上述電阻體的下面的兩端固定作為連接端子電極的金屬板，并用絕緣體覆蓋形成了上述鍍層的電阻體的上面和電阻體的下面中的上述連接端子電極之間。
10.如權(quán)利要求1～4中任一項(xiàng)所述的具有低電阻值的芯片電阻器，其特征在于將電阻體的至少下面除兩端部分之外用絕緣體覆蓋，在上述電阻體的下面中未被上述絕緣體覆蓋的兩端部分形成金屬鍍層，并將該金屬鍍層作為上述電阻體的連接端子電極。
11.如權(quán)利要求5所述的具有低電阻值的芯片電阻器，其特征在于將電阻體的至少下面除兩端部分之外用絕緣體覆蓋，在上述電阻體的下面中未被上述絕緣體覆蓋的兩端部分形成金屬鍍層，并將該金屬鍍層作為上述電阻體的連接端子電極。
12.如權(quán)利要求10所述的具有低電阻值的芯片電阻器，其特征在于與覆蓋上述電阻體的下面的絕緣體的厚度大致相等或加厚地形成形成在下面兩端部分上的金屬鍍層的厚度。
13.如權(quán)利要求11所述的具有低電阻值的芯片電阻器，其特征在于與覆蓋上述電阻體的下面的絕緣體的厚度大致相等或加厚地形成形成在下面兩端部分上的金屬鍍層的厚度。
14.如權(quán)利要求10所述的具有低電阻值的芯片電阻器，其特征在于用絕緣體覆蓋上述電阻體的上面及左右兩側(cè)面。
15.如權(quán)利要求11～13中任一項(xiàng)所述的具有低電阻值的芯片電阻器，其特征在于用絕緣體覆蓋上述電阻體的上面及左右兩側(cè)面。
16.一種具有低電阻值的芯片電阻器的制造方法，其特征在于，包括由高電阻的金屬和低電阻的金屬的合金板來制作一體設(shè)置多根構(gòu)成電阻體的引線的引線框的工序；對于上述引線框的各引線的電阻體的表面形成純金屬的鍍層的工序；調(diào)整上述引線框的各引線的電阻體的電阻值的工序；用絕緣體覆蓋上述引線框的各引線的電阻體后，再從引線框上切下該電阻體的工序。
17.一種具有低電阻值的芯片電阻器的制造方法，其特征在于，包括將一體化排列多個(gè)用高電阻的金屬和低電阻的金屬的合金形成長方體的電阻體而成的電阻體用合金板、和使用電阻比該合金板低的金屬的連接端子電極用金屬板進(jìn)行重疊接合，而形成為疊層素材金屬板的工序；在上述疊層素材金屬板的電阻體用合金板的上面形成純金屬的鍍層后、再去除上述連接端子電極用金屬板中的連接端子電極以外的部分，或者，在去除上述疊層素材金屬板中的連接端子電極以外的部分后、再在上述電阻體用合金板的上面形成純金屬的鍍層的工序；用絕緣體覆蓋上述電阻體用合金板的上面及上述連接端子電極用金屬板的下面中的連接端子電極以外的部分的工序；按每個(gè)電阻體切斷上述疊層素材金屬板的工序。
18.一種具有低電阻值的芯片電阻器的制造方法，其特征在于，包括由金屬板制作長方形的電阻體的工序；對于電阻體的表面形成純金屬鍍層的工序；將上述電阻體中的至少下面除其兩端部分之外，用絕緣體覆蓋的工序；對于上述電阻體的下面中的未被上述絕緣體覆蓋的兩端部分，形成作為上述電阻體的連接端子電極的金屬鍍層的工序。
19.一種具有低電阻值的芯片電阻器的制造方法，其特征在于，包括由金屬板制作長方形的電阻體的工序；對于電阻體的表面形成純金屬鍍層的工序；將上述電阻體的下面、下面及左右兩側(cè)面除其下面的兩端部分之外，用絕緣體覆蓋的工序；對于上述電阻體的下面中的未被上述絕緣體覆蓋的兩端部分，形成作為上述電阻體的連接端子電極的金屬鍍層的工序。
20.一種具有低電阻值的芯片電阻器的制造方法，其特征在于，包括由金屬板制作一體設(shè)置多根構(gòu)成電阻體的引線而成的引線框的工序；對于上述引線框的各引線的電阻體的表面，形成純金屬的鍍層的工序；將上述引線框的各引線的電阻體中的至少下面除了其兩端部分之外，用絕緣體覆蓋的工序；在從引線框上切下上述引線框的各引線框上的電阻體后、再對于其下面中的未被上述絕緣體覆蓋的兩端部分形成作為上述電阻體的連接端子電極的金屬鍍層，或者，對于上述各引線的電阻體的下面中的未被上述絕緣體覆蓋的兩端部分形成作為電阻體的連接端子電極的金屬鍍層后、再從引線框切下電阻體的工序。
全文摘要
一種具有低電阻值的芯片電阻器及其制造方法，其目的是，在具有由高電阻的金屬和低電阻的金屬形成為長方體的電阻體、和設(shè)在該電阻體中的長方體的長方向兩端的連接端子電極的芯片電阻器中，能夠不會(huì)導(dǎo)致增大電阻溫度系數(shù)及重量地減小該電阻值。該芯片電阻器，通過在上述電阻體的表面上形成由電阻比構(gòu)成該電阻體的合金低的純金屬構(gòu)成的鍍層，而實(shí)現(xiàn)上述目的。
文檔編號H01C17/28GK1630919SQ0380360
公開日2005年6月22日 申請日期2003年6月12日 優(yōu)先權(quán)日2002年6月13日
發(fā)明者塚田虎之 申請人:羅姆股份有限公司