專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到半導(dǎo)體集成電路器件，尤其是涉及到一種技術(shù)，若將其用于在一個(gè)半導(dǎo)體芯片上混合有邏輯運(yùn)算電路和存儲電路的微計(jì)算機(jī)，該技術(shù)是有效的。
背景技術(shù)：
已知稱作，例如，微計(jì)算機(jī)的半導(dǎo)體集成電路裝置就是半導(dǎo)體集成電路器件。圖26是表示常規(guī)微計(jì)算機(jī)的典型平面布置圖，圖27是圖26所示部分的放大典型平面圖。
如圖26所示，常規(guī)的微計(jì)算機(jī)主要由半導(dǎo)體芯片30制成，其平面為方形。內(nèi)電路制作區(qū)2設(shè)在半導(dǎo)體芯片30主表面的中間部分。電路塊如邏輯運(yùn)算電路、存儲電路等以多種形式設(shè)在內(nèi)電路制作區(qū)2中。
在內(nèi)電路制作區(qū)2的外側(cè)，與半導(dǎo)體芯片30的各邊對應(yīng)地設(shè)置有四個(gè)輸入/輸出單元制作區(qū)3。多個(gè)壓焊點(diǎn)9沿半導(dǎo)體芯片30各邊設(shè)在四個(gè)輸入/輸出單元制作區(qū)3的外側(cè)。如圖27所示，多個(gè)輸入/輸出單元4沿半導(dǎo)體芯片30的各相應(yīng)邊設(shè)在四個(gè)輸入/輸出單元制作區(qū)3中。各輸入/輸出單元4分別配有相應(yīng)的壓焊點(diǎn)9。
為內(nèi)電路制作區(qū)2供電的內(nèi)電路電源布線8a設(shè)在內(nèi)電路制作區(qū)2和輸入/輸出單元4外側(cè)。電源布線8a為環(huán)形，它在內(nèi)電路制作區(qū)2外圍連續(xù)延伸。
分別為各輸入/輸出單元4供電的輸入/輸出單元電源布線8b設(shè)在電源布線8a以外和壓焊點(diǎn)9以內(nèi)。電源布線8b為環(huán)形，它在多個(gè)輸入/輸出單元4上連續(xù)延伸而環(huán)繞著內(nèi)電路制作區(qū)2。
多個(gè)輸入/輸出單元4包含信號單元5、內(nèi)電路供電單元6a、以及輸入/輸出單元的供電單元6b。多個(gè)壓焊點(diǎn)9包含信號端10，分別設(shè)在相應(yīng)的信號單元5處并與之電連接；內(nèi)電路供電端11a，分別設(shè)在相應(yīng)的供電單元6a處，并與供電單元6a和電源布線8a電連接；以及輸入/輸出單元供電端11b，分別設(shè)在相應(yīng)的供電單元6b處，并與供電單元6b和電源布線8b電連接。
同時(shí)，在微計(jì)算機(jī)中，壓焊點(diǎn)的數(shù)目隨其功能的增多和高集成度而增多。在微計(jì)算機(jī)中，多個(gè)壓焊點(diǎn)9設(shè)在沿半導(dǎo)體芯片的各邊處如圖26所示，隨著壓焊點(diǎn)數(shù)目的增加，芯片的平面尺寸變大。因此，在日本未審專利公開No.Hei 11(1999)-40754號(下面所示的專利文獻(xiàn)1)中公開了一種技術(shù)來設(shè)計(jì)壓焊點(diǎn)的布置，使得半導(dǎo)體集成電路器件的尺寸變小。在此專利文獻(xiàn)1中描述了一種技術(shù)，將多個(gè)壓焊點(diǎn)沿半導(dǎo)體芯片的各邊排列成鋸齒狀。如同一專利文獻(xiàn)中的圖4所示以及如圖4的描述中段落 所述，“外層和里層的壓焊點(diǎn)1a和1b只用于信號，而設(shè)在每個(gè)緩沖區(qū)以內(nèi)的最里層的壓焊點(diǎn)4和5只用于電源和地。因此，由于通常封閉在緩沖區(qū)里面作為電源和地的所有區(qū)域都可用于信號緩沖區(qū)2，半導(dǎo)體芯片的尺寸可減小而與芯片上必須提供的電源和地端的數(shù)目無關(guān)。而且，連接外層和內(nèi)層壓焊點(diǎn)1a和1b以及緩沖區(qū)2的每個(gè)布線3的寬度可得到充分保證?！睂＠墨I(xiàn)1日本未審專利公開No.Hei 11(1999)-40754號。
本發(fā)明者作為常規(guī)微計(jì)算機(jī)的討論結(jié)果發(fā)現(xiàn)了以下問題。
如圖27所示，內(nèi)電路的電源布線8a分別設(shè)在輸入/輸出單元4的內(nèi)側(cè)。分別為電源布線8a供電的內(nèi)電路電源端11a，分別設(shè)在輸入/輸出單元4外側(cè)。因此，電源端11a與電源布線8a間的距離變大。當(dāng)從電源端11a至電源布線8a的距離變大時(shí)，電源端11a與電源布線8a連線的布線寄生電阻變大，因而電源系統(tǒng)的特性變壞。因此，要加大連線寬度來減小寄生電阻。
每個(gè)供電單元6a的寬度也要增大以展寬連接線。當(dāng)不同寬度的輸入/輸出單元4混用時(shí)，輸入/輸出單元4的排列間距取決于與最寬的輸入/輸出單元4的配合。由于信號單元5的供電單元6a的寬度，供電單元6a和供電單元6b變?yōu)樽顚?，輸?輸出單元4的排列間距要根據(jù)供電單元6a來確定。另一方面，由于壓焊點(diǎn)9的設(shè)置與輸入/輸出單元4對應(yīng)，壓焊點(diǎn)9的排列間距要根據(jù)輸入/輸出單元4的排列間距來確定。即，由于壓焊點(diǎn)9的排列間距是根據(jù)供電單元6a的寬度來確定的，微計(jì)算機(jī)(半導(dǎo)體集成電路器件)小型化的困難就在于這樣的安排，即供電單元6a的寬度變大。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種技術(shù)，能夠保持和提高半導(dǎo)體集成電路器件的特性，并減小其尺寸。
從本說明書和附圖的描述，本發(fā)明的上述、其他目的和新的特點(diǎn)將變得更為明顯。
本申請所公開的本發(fā)明的代表性概述將簡要描述如下(1)這里提供的一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上沿半導(dǎo)體襯底一邊設(shè)置的多個(gè)焊點(diǎn)；在半導(dǎo)體襯底的主表面上對應(yīng)多個(gè)焊點(diǎn)設(shè)置的多個(gè)輸入/輸出單元；在半導(dǎo)體襯底的主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置的內(nèi)電路制作區(qū)；以及為內(nèi)電路制作區(qū)供電的內(nèi)電路電源布線，所述電源布線比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置，其中多個(gè)輸入/輸出單元分別包含信號單元和內(nèi)電路的供電單元，其中多個(gè)焊點(diǎn)包含信號端，分別對應(yīng)于信號單元設(shè)置并與之電連接；內(nèi)電路供電端，分別對應(yīng)于供電單元設(shè)置并與供電單元和電源布線電連接，以及其中供電端設(shè)在比信號端更靠近電源布線處。
(2)這里還提供的一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上沿半導(dǎo)體襯底一邊設(shè)置的多個(gè)焊點(diǎn)；在半導(dǎo)體襯底的主表面上對應(yīng)多個(gè)焊點(diǎn)設(shè)置的多個(gè)輸入/輸出單元；在半導(dǎo)體襯底的主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置的內(nèi)電路制作區(qū)；以及其中，多個(gè)焊點(diǎn)分別比多個(gè)輸入/輸出單元外端更靠內(nèi)側(cè)設(shè)置。


圖1為表示本發(fā)明實(shí)施方式1所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖2為圖1所描述部分放大的典型平面圖；圖3為圖2所說明部分放大的典型平面圖；圖4為圖3所示部分放大的典型平面圖；圖5為說明圖4所示信號單元示意結(jié)構(gòu)的框圖；圖6為說明圖4所示內(nèi)電路供電單元示意結(jié)構(gòu)的框圖；圖7為表示裝在圖5所示信號單元中的一個(gè)輸入/輸出電路實(shí)例的等效電路圖；圖8為說明裝在圖5所示信號單元中的一個(gè)保護(hù)電路實(shí)例的等效電路圖；圖9為表示圖1所示半導(dǎo)體芯片示意結(jié)構(gòu)的典型剖面圖；圖10為說明BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型平面圖，在BGA型半導(dǎo)體器件中建立了本發(fā)明實(shí)施方式1所示的半導(dǎo)體集成電路器件；圖11為表示圖10所示BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型剖面圖；圖12為圖11所說明部分放大的典型剖面圖；圖13為表示本發(fā)明實(shí)施方式2所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖14為圖13所描述部分放大的典型平面圖；圖15為表示本發(fā)明實(shí)施方式3所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖16為圖15所說明部分放大的典型平面圖；圖17為表示本發(fā)明實(shí)施方式4所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖18為描述本發(fā)明實(shí)施方式5所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖19為表示本發(fā)明實(shí)施方式6所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖20為描述本發(fā)明實(shí)施方式7所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖21為說明本發(fā)明實(shí)施方式7所說明的半導(dǎo)體集成電路器件布局的典型平面圖；圖22為表示BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型剖面圖，在BGA型半導(dǎo)體器件中建立了本發(fā)明實(shí)施方式7所示的半導(dǎo)體集成電路器件；圖23為圖22所說明部分放大的典型剖面圖；圖24為一典型的圖，表示本發(fā)明實(shí)施方式8所示的BGA型半導(dǎo)體器件中使用的半導(dǎo)體芯片壓焊點(diǎn)與電路板背面各端間的連接關(guān)系；圖25為圖24所說明部分的典型放大圖；圖26為表示常規(guī)半導(dǎo)體集成電路器件布局的典型平面圖；圖27為圖26所說明部分放大的典型剖面圖。
具體實(shí)施例方式
下面將參照附圖對本發(fā)明的實(shí)施方式作詳細(xì)描述。順便提及，為描述本發(fā)明的實(shí)施方式，在所有圖中具有相同功能的部件都分別用相同的數(shù)字來表示，因而將省略其重復(fù)的描述。
(實(shí)施方式1)本實(shí)施方式將說明一個(gè)實(shí)例，其中內(nèi)電路的供電端設(shè)在或布置在內(nèi)電源布線附近，而非靠近信號供電端。
圖1為表示實(shí)施方式1所示微計(jì)算機(jī)(半導(dǎo)體集成電路器件)布局的典型平面圖；圖2為圖1所描述部分放大的典型平面圖；圖3為圖2所說明部分放大的典型平面圖；圖4為圖3所示部分放大的典型平面圖；圖5為說明圖4所示信號單元示意結(jié)構(gòu)的框圖；圖6為說明圖4所示內(nèi)電路供電單元示意結(jié)構(gòu)的框圖；圖7為表示裝在圖5所示信號單元中的一個(gè)輸入/輸出電路實(shí)例的等效電路圖；圖8為說明裝在圖5所示信號單元中的一個(gè)保護(hù)電路實(shí)例的等效電路圖；圖9為表示圖1所示半導(dǎo)體芯片示意結(jié)構(gòu)的典型剖面圖；圖10為說明BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型平面圖，在BGA型半導(dǎo)體器件中建立了本發(fā)明實(shí)施方式1所示的半導(dǎo)體集成電路器件(半導(dǎo)體芯片)；圖11為表示圖10所示BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型剖面圖；圖12為圖11所說明部分放大的典型剖面圖。
根據(jù)本實(shí)施方式1的微計(jì)算機(jī)主要由圖1所示的半導(dǎo)體芯片制成。半導(dǎo)體芯片1在與其厚度方向相截的平面上被做成方形。在本實(shí)施方式中，半導(dǎo)體芯片1被做成，例如，5mm×5mm的方形。半導(dǎo)體芯片1不必限于，但要構(gòu)成，主要有一個(gè)半導(dǎo)體襯底1a，在半導(dǎo)體襯底1a的主表面上分別在多個(gè)階段制作絕緣層和布線層疊置的多層布線層1b，以及制作表面保護(hù)膜(最終保護(hù)膜)來蓋住此多層布線層。絕緣層由，例如，氧化硅膜制成。布線層由金屬膜如鋁(Al)、鋁合金、銅(Cu)、或銅合金制成。表面保護(hù)膜由，例如，無機(jī)絕緣膜如氧化硅膜或氮化硅膜與有機(jī)絕緣膜彼此疊置而成的多層膜制成。本實(shí)施方式的半導(dǎo)體芯片1采取，例如，六層金屬布線結(jié)構(gòu)。
如圖1和2所示，內(nèi)電路制作區(qū)2設(shè)在半導(dǎo)體芯片1主表面(在半導(dǎo)體襯底1a的主表面上)的中間部分。在內(nèi)電路制作區(qū)2中設(shè)有多個(gè)被布線通道區(qū)劃分的電路塊。CPU(中央處理器)設(shè)在電路塊2a中，DSP(數(shù)字信號處理器)設(shè)在電路塊2b中，RAM(隨機(jī)存儲器)設(shè)在每個(gè)電路塊2c中作為存儲電路，外圍電路設(shè)在電路塊2d中，以及各種控制器分別設(shè)在電路塊2e中。
四個(gè)輸入/輸出單元制作區(qū)3設(shè)在半導(dǎo)體芯片1的主表面(半導(dǎo)體襯底1a的主表面)上，且在內(nèi)電路制作區(qū)2的外側(cè)對應(yīng)于半導(dǎo)體芯片1的各個(gè)邊(半導(dǎo)體襯底的各個(gè)邊)。多個(gè)壓焊點(diǎn)9設(shè)在半導(dǎo)體芯片1的主表面上，且在沿半導(dǎo)體芯片1各邊的輸入/輸出單元制作區(qū)3的外側(cè)。
如圖3所示，在四個(gè)輸入/輸出單元制作區(qū)3中，沿著對應(yīng)的半導(dǎo)體芯片1的邊配置有多個(gè)輸入/輸出單元4。輸入/輸出單元4分別與壓焊點(diǎn)9對應(yīng)設(shè)置。
分別為內(nèi)電路制作區(qū)2供電的多個(gè)內(nèi)電路電源布線8a設(shè)在內(nèi)電路制作區(qū)2以外和輸入/輸出單元4以內(nèi)處。電源布線8a被布置為環(huán)形，它在內(nèi)電路制作區(qū)2周圍連續(xù)延伸。
分別為輸入/輸出單元4供電的多個(gè)電源布線8b設(shè)在輸入/輸出單元制作區(qū)3中。電源布線8b被布置為環(huán)形，它在多個(gè)輸入/輸出單元4上連續(xù)延伸而環(huán)繞著內(nèi)電路制作區(qū)。
多個(gè)輸入/輸出單元4分別包含信號單元5、內(nèi)電路供電單元6a以及輸入/輸出電路供電單元6b。多個(gè)壓焊點(diǎn)9包括信號端10，分別與信號單元5對應(yīng)設(shè)置并與之電連接；內(nèi)電路供電端11a，分別與供電單元6a對應(yīng)設(shè)置，并與供電單元6a和電源布線8a電連接；以及分別與供電單元6b對應(yīng)設(shè)置的輸入/輸出單元供電端11b，它與供電單元6b和電源布線8b電連接。
每個(gè)供電端11a包含有供給Vss電壓(例如，0V)的供電端和供給高于Vss電壓的Vdd電壓(例如，2.5V)的供電端。每個(gè)供電端11b包含有供給Vssq電壓(例如，0V)的供電端、供給高于Vssq電壓的Vddq電壓(例如，3.3V)的供電端、以及供給Vss電壓的供電端和供給Vdd電壓的供電端。
多個(gè)電源布線8a包含固定為Vss電壓的布線，和固定為Vdd電壓的布線。電源布線8b包含固定為Vssq電壓的布線、固定為Vddq電壓(例如，3.3V)的布線、固定為Vss電壓的布線、以及固定為Vdd電壓的布線。
每個(gè)信號單元5都是包含發(fā)送/接收輸入/輸出信號的電路單元，每個(gè)供電單元6a都是向每個(gè)內(nèi)電路以及需要供給與內(nèi)電路相同電壓的電路供電的電路單元，而每個(gè)供電單元6b都是為驅(qū)動(dòng)外部負(fù)載(LSI外部)輸出電路的每個(gè)末級晶體管以及需要供給與末級晶體管相同電壓的電路供電的電路單元。
保護(hù)環(huán)12設(shè)在多個(gè)壓焊點(diǎn)9與半導(dǎo)體芯片1的各邊之間。保護(hù)環(huán)12沿半導(dǎo)體芯片1各邊連續(xù)延伸。壓焊點(diǎn)9制作在，例如，相應(yīng)于第六層的金屬布線層中，而電源布線8a和電源布線8b制作在，例如，相應(yīng)于第五層的金屬布線層中。
如圖4所示，信號單元5配有邏輯區(qū)15和末級區(qū)16。信號單元5的邏輯區(qū)15設(shè)在半導(dǎo)體芯片1上末級區(qū)16的另一側(cè)。如圖5所示，例如，外電路15a和內(nèi)電路15b等都設(shè)在信號單元5的邏輯區(qū)15中。末級輸出電路16a、保護(hù)電阻元件16b以及保護(hù)電路16c等都設(shè)在信號單元5的末級區(qū)16中。
每個(gè)輸出電路15a、輸入電路15b以及末級輸出電路16a都是由，例如，圖7所示n溝道MISFET Qn和p溝道MISFET Qp組成的反相器電路。單個(gè)的MISFET被用于每個(gè)輸出電路15a和輸入電路15b。由多個(gè)MISFET并聯(lián)構(gòu)成的輸出MISFET用于末級輸出電路16a。
保護(hù)電路16c包括由n型MISFET Qn和p型MISFET Qp組成的箝位電路，作為實(shí)例如圖8所示，它使柵極和源極分別與另一只晶體管的相應(yīng)電極相連。保護(hù)電阻16b由，例如，多晶硅制成。
如圖6所示，供電單元6a配有邏輯區(qū)15和末級區(qū)16。在供電單元6a的邏輯區(qū)15中沒有配備電路。兩個(gè)保護(hù)電路16c和一個(gè)保護(hù)電阻16b都設(shè)在供電單元6a的末級區(qū)16中。在本實(shí)施方式中，供電單元6a的末級區(qū)16配有兩個(gè)保護(hù)電路16c。然而，只有面對圖6時(shí)右側(cè)的一個(gè)(設(shè)在保護(hù)電阻16b和相應(yīng)的供電端11a之間的保護(hù)電路16c)可用作保護(hù)電路16c。
如圖3和4所示，信號單元5與信號端10經(jīng)連接部分13彼此電連接，連接部分13設(shè)在信號單元5末級區(qū)16一側(cè)的布線端處。供電單元6a與供電端11a經(jīng)連接部分13彼此電連接，此連接部分13設(shè)在供電單元6a末級區(qū)16一側(cè)的布線端處。供電單元6b與供電端11b也經(jīng)連接部分13彼此電連接，此連接部分13設(shè)在供電單元6b末級區(qū)16一側(cè)的布線端處。
在本實(shí)施方式中，半導(dǎo)體芯片1的邊緣與每個(gè)輸入/輸出單元4外端間的距離L1取為，例如，150μm。每個(gè)輸入/輸出單元4內(nèi)端與內(nèi)電路制作區(qū)2間的距離L2取為，例如，120μm。每個(gè)信號單元5和供電單元6a都為，例如，240μm長和40μm寬。供電單元6b為，例如，200μm長和50μm寬。各電極端9的排列間距9p取為，例如，50μm。
信號端10設(shè)在輸入/輸出單元4外側(cè)，每個(gè)電源布線8a設(shè)在輸入/輸出單元4內(nèi)側(cè)。供電端11a設(shè)在輸入/輸出單元4內(nèi)側(cè)，其平面與電源布線8a重疊。即，供電端11a設(shè)置得比信號端10更靠近電源布線8a。雖然圖3和4中的供電單元6a直接與Vdd電源布線8a連接代表Vdd供電單元，它也直接與另一個(gè)Vss電源布線8a連接表示Vss供電單元。
由于供電端11a接近電源布線8a，供電端11a與電源布線8a間的距離縮短。供電端11a與電源布線8a間連接線的寄生電阻變小。如果連接線的寄生電阻變小，由于不需要增加連接線的寬度，每個(gè)供電單元6a的寬度可以變窄。這樣，由于供電端11a設(shè)置得比信號端10更靠近電源布線8a，而使供電單元6a的寬度可以變窄，輸入/輸出單元4間的排列間距也可變窄。結(jié)果，根據(jù)輸入/輸出單元4間的排列間距來決定的相鄰壓焊點(diǎn)9的排列間距9p就可變窄。因此就能縮小半導(dǎo)體芯片1的尺寸或使之小型化，亦即使微計(jì)算機(jī)有較小的尺寸。
圖10為表示BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型平面圖，在這種器件中建立了本發(fā)明的微計(jì)算機(jī)(半導(dǎo)體芯片1)。
圖11為表示圖10所示BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型剖面圖，而圖12為圖11所示部分放大的典型剖面圖。
如圖10-12所示，BGA型半導(dǎo)體器件20具有一種結(jié)構(gòu)，其中半導(dǎo)體芯片1裝在稱為插入件的電路板21的主表面?zhèn)?，多個(gè)焊料突點(diǎn)(焊球)26置于與電路板21主表面相反的背面?zhèn)茸鳛橥獠窟B接端。
如圖9所示，多個(gè)柱狀突點(diǎn)24，例如，由Au制成，設(shè)在半導(dǎo)體芯片1的主表面上作為突起電極。此多個(gè)柱狀突點(diǎn)24分別置于半導(dǎo)體芯片1主表面的多個(gè)壓焊點(diǎn)9上，而在該處電連接和機(jī)械接觸。柱狀突點(diǎn)24是用，例如，Au絲和超聲振動(dòng)與熱壓焊相結(jié)合的球焊法制作的。球焊法是一種先在Au絲布線端形成球，然后從球形部分截去Au絲而形成柱狀突點(diǎn)的方法。因此，用柱狀突點(diǎn)24作為突起電極由壓接形成柱狀突點(diǎn)所引起的沖擊施加在半導(dǎo)體芯片1上。
如圖11和12所示，多個(gè)焊點(diǎn)22設(shè)在電路板21的主表面上，與半導(dǎo)體芯片1上的壓焊點(diǎn)9相對應(yīng)。多個(gè)焊點(diǎn)23設(shè)在其背面上。焊料突點(diǎn)26緊固在其相應(yīng)的焊點(diǎn)23上，在該處電連接和機(jī)械接觸。
半導(dǎo)體芯片1是在其主表面對著電路板21的狀態(tài)下封裝的。例如，在半導(dǎo)體芯片1與電路板21間加入各向異性導(dǎo)電樹脂25作為粘合樹脂。半導(dǎo)體芯片1由各向異性導(dǎo)電樹脂25鍵合固定在電路板21上。例如，將許多導(dǎo)電顆粒混入熱固性環(huán)氧樹脂中可用作各向異性導(dǎo)電樹脂25。
例如，在半導(dǎo)體晶片被切割成一個(gè)個(gè)半導(dǎo)體芯片1后，用球焊法在每個(gè)半導(dǎo)體芯片1的相應(yīng)壓焊點(diǎn)9上制作柱狀突點(diǎn)24。半導(dǎo)體芯片1的封裝是將膜狀的各向異性導(dǎo)電樹脂25置于電路板21主表面的芯片安裝區(qū)中，然后用壓焊工具在加熱時(shí)將半導(dǎo)體芯片1壓上，使各向異性導(dǎo)電樹脂25介于電路板21與半導(dǎo)體芯片1之間。順便提及，除了膜狀各向異性導(dǎo)電樹脂(ACF各向異性導(dǎo)電膜)外，膏狀各向異性導(dǎo)電膜(ACP各向異性導(dǎo)電膏)、片狀非導(dǎo)電樹脂(NCF非導(dǎo)電膜)等也都可用作粘合樹脂。
柱狀突點(diǎn)24被分別置于半導(dǎo)體芯片1的壓焊點(diǎn)9與電路板21的焊點(diǎn)22之間，使焊點(diǎn)9與焊點(diǎn)22彼此電連接。柱狀突點(diǎn)24與其電路板21上的相應(yīng)焊點(diǎn)22壓配，這是由介于電路板21和半導(dǎo)體芯片1之間的各向異性導(dǎo)電樹脂25的熱收縮力(當(dāng)各向異性導(dǎo)電樹脂25從加熱態(tài)恢復(fù)至室溫時(shí)產(chǎn)生的收縮力)，或熱固化收縮力(熱固性樹脂固化產(chǎn)生的收縮力)等來實(shí)現(xiàn)的。任何電路其特性及擊穿因應(yīng)力或沖擊有退降危險(xiǎn)者，因?yàn)閴号鋾r(shí)的應(yīng)力和制作柱狀突點(diǎn)時(shí)的沖擊，一般都不設(shè)置在焊點(diǎn)之下。然而，即使焊點(diǎn)設(shè)在電源布線8a上，由于沒有安排對應(yīng)力或沖擊敏感的微加工晶體管，因而對電路特性幾乎不產(chǎn)生影響。
由于以這種方法構(gòu)成的BGA型半導(dǎo)體器件20芯片1的小型化，電路板21的平面尺寸可減小，隨著半導(dǎo)體芯片1的小型化，BGA型半導(dǎo)體器件20的尺寸也可減小。
(實(shí)施方式2)本發(fā)明將說明其焊點(diǎn)設(shè)在輸入/輸出單元上的一個(gè)實(shí)例。
圖13為表示本實(shí)施方式2所說明的微計(jì)算機(jī)布局的典型平面圖，而圖14為圖13所示部分放大的典型平面圖。
如圖13和14所示，多個(gè)壓焊點(diǎn)9設(shè)在其相應(yīng)的輸入/輸出單元4外端以內(nèi)。在本實(shí)施方式中，多個(gè)壓焊點(diǎn)9設(shè)置得與其相應(yīng)的輸入/輸出單元成平面重疊。由于采取這樣的結(jié)構(gòu)，半導(dǎo)體芯片1的邊緣與每個(gè)輸入/輸出單元4外端之間的距離L1可縮短。因此，就可能使半導(dǎo)體芯片1(微計(jì)算機(jī))的尺寸變小。
為了避免壓配時(shí)的應(yīng)力和制作柱狀突點(diǎn)時(shí)的沖擊，任何電路其特性及擊穿因應(yīng)力或沖擊有退降危險(xiǎn)者，一般都不設(shè)置在焊點(diǎn)之下，但是即使焊點(diǎn)設(shè)在其相應(yīng)的每個(gè)輸入/輸出制作區(qū)3的末級區(qū)16上，由于沒有安排對應(yīng)力或沖擊敏感的微加工晶體管，因而對電路特性幾乎不產(chǎn)生影響。
(實(shí)施方式3)圖15為表示本實(shí)施方式3所說明的微計(jì)算機(jī)布局的典型平面圖，而圖16為圖15所示部分放大的典型平面圖。
如圖15和16所示，內(nèi)電路供電端11a分別設(shè)在輸入/輸出單元4以內(nèi)，并使之與內(nèi)電路的電源布線8a成平面重疊。信號端10和輸入/輸出單元的供電端11b設(shè)置得與其相應(yīng)的輸入/輸出單元4成平面重疊。因此，每個(gè)內(nèi)電路供電單元6a的寬度可變窄。由于采取這樣的結(jié)構(gòu)，半導(dǎo)體芯片1(微計(jì)算機(jī))的尺寸可做得較小。
(實(shí)施方式4)圖17為表示本實(shí)施方式4所說明的微計(jì)算機(jī)部分布局的典型平面圖。
如圖17所示，內(nèi)電路供電端11a分別設(shè)在輸入/輸出單元4以內(nèi)，并安排得與內(nèi)電路電源布線8a成平面重疊。信號端10和輸入/輸出單元的供電端11b設(shè)置得與其相應(yīng)的輸入/輸出單元4成平面重疊。多個(gè)壓焊點(diǎn)9被排列成鋸齒狀，其第一焊點(diǎn)9位于半導(dǎo)體芯片1的邊上，而第二焊點(diǎn)9位于從半導(dǎo)體芯片1的邊緣起離開第一焊點(diǎn)9處，這樣交替和重復(fù)地排列在半導(dǎo)體芯片1的每一邊。由于采取這樣的結(jié)構(gòu)，彼此相鄰的壓焊點(diǎn)9的間隔可做得如壓焊點(diǎn)9排列方向所看到的那樣寬。因此，提高了柱狀突點(diǎn)制作和布線鍵合工藝過程的生產(chǎn)率。插入器21的布線也變得容易了，因而提高了生產(chǎn)率。
(實(shí)施方式5)圖18為表示本實(shí)施方式5所說明的微計(jì)算機(jī)布局的典型平面圖。
如圖18所示，在內(nèi)電路制作區(qū)2中設(shè)有由布線通道區(qū)來劃分的多個(gè)電路塊(2a、2b、2c、2d和2e)。各電路塊的連接布線就制作在布線通道區(qū)中。
內(nèi)電路的供電單元6a和供電端11a因而設(shè)在內(nèi)電路制作區(qū)2中。供電單元6a和供電端11a都設(shè)在不與電路塊成平面重疊的區(qū)域中，亦即，在布線通道制作區(qū)中。由于采取這樣的結(jié)構(gòu)，可提高內(nèi)電路電源系統(tǒng)的特性。因?yàn)闃?gòu)成每個(gè)電路的晶體管元件不制作在布線通道制作區(qū)中，在柱狀突點(diǎn)或鍵合布線與供電端11a連接時(shí)產(chǎn)生沖擊所引起的失效就可能得到抑制。
順便提及，在內(nèi)電路制作區(qū)2中的供電單元6a可以省略。
(實(shí)施方式6)圖19為表示本實(shí)施方式6所說明的微計(jì)算機(jī)部分布局的典型平面圖。
在上一實(shí)施方式中信號端10和信號單元5分別在信號單元5外側(cè)(在半導(dǎo)體芯片1邊上)互相電連接，而在本實(shí)施方式中信號端10和信號單元5分別在信號單元5內(nèi)側(cè)(內(nèi)電路制作區(qū)2一側(cè))互相電連接。由于采取這樣的結(jié)構(gòu)，每個(gè)壓焊點(diǎn)9和每個(gè)連接部分13之間的距離縮短，使電路特性得到提高。因?yàn)檩^易受應(yīng)力或沖擊影響的輸入/輸出單元4中的邏輯區(qū)15設(shè)在半導(dǎo)體芯片1的外圍側(cè)(邊緣側(cè))，壓焊點(diǎn)9的安排就變得容易了。在本實(shí)施方式中，壓焊點(diǎn)9安排成四排。
(實(shí)施方式7)圖20為表示本實(shí)施方式7所說明的微計(jì)算機(jī)部分布局的典型平面圖，而圖21為表示圖20的相同區(qū)域中壓焊點(diǎn)安排狀況的典型平面圖，圖22為表示BGA型半導(dǎo)體器件示意結(jié)構(gòu)的典型剖面圖，在BGA型半導(dǎo)體器件中為本實(shí)施方式7的半導(dǎo)體集成電路器件(半導(dǎo)體芯片)，圖23為圖22所示部分放大的典型剖面圖。
本實(shí)施方式在圖20和21所示部分與實(shí)施方式6是一致的，信號單元5與信號端10的電連接是在信號單元5里面(在半導(dǎo)體芯片1的邊緣)實(shí)現(xiàn)的。
如圖22和23所示，半導(dǎo)體芯片(微計(jì)算機(jī)1)及其相應(yīng)的電路板21由本發(fā)明的BGA型半導(dǎo)體器件30中的焊料突點(diǎn)31彼此電連接。這樣，圖21中所示的壓焊點(diǎn)9成形為用于焊料突點(diǎn)連接的焊料島形(例如，其平面形狀成為圓形)。
如圖22和23所示，BGA型半導(dǎo)體器件30具有一種結(jié)構(gòu)，其中半導(dǎo)體芯片1裝在電路板(插入器)21的主表面?zhèn)?，多個(gè)焊料突點(diǎn)(焊球)26置于電路板21與主表面相反的背面?zhèn)茸鳛橥膺B接端。
半導(dǎo)體芯片1是在其主表面對著電路板21主表面的狀態(tài)下封裝的。多個(gè)焊料突點(diǎn)31置于半導(dǎo)體芯片1與電路板21之間。此多個(gè)焊料突點(diǎn)31分別設(shè)在半導(dǎo)體芯片1的各個(gè)壓焊點(diǎn)9(本實(shí)施方式中的焊料突點(diǎn)著落點(diǎn))與電路板21的各個(gè)端子(由布線部分構(gòu)成的每個(gè)連接部分)之間，使各壓焊點(diǎn)9與各端子22分別電連接和機(jī)械接觸。
一種下填充樹脂32，例如，由熱固性環(huán)氧絕緣樹脂制成，被充入(注入)半導(dǎo)體芯片1與電路板21之間的間隙區(qū)。在半導(dǎo)體芯片1組裝在電路板21上以后，在電路板21與半導(dǎo)體芯片1之間注入下填充樹脂32。焊料突點(diǎn)31的制作是用，例如，在半導(dǎo)體芯片1的相應(yīng)壓焊點(diǎn)上提供焊球，然后對其熱處理使焊球熔化。半導(dǎo)體芯片1的組裝是將制作有焊料突點(diǎn)31的半導(dǎo)體芯片1置于電路板21上，然后對其熱處理而使焊料突點(diǎn)31熔化來實(shí)現(xiàn)的。
由于在制作焊料突點(diǎn)時(shí)或使半導(dǎo)體芯片1與電路板21連接時(shí)沒有施加沖擊，對于使用焊料突點(diǎn)31連接系統(tǒng)的情形，壓焊點(diǎn)9可置于半導(dǎo)體芯片1的任何位置。圖21表示四排的焊點(diǎn)布局。焊點(diǎn)間距p1可增大(例如，增至200μm)。
(實(shí)施方式8)圖24為表示本實(shí)施方式8所示的BGA型半導(dǎo)體器件所用的半導(dǎo)體芯片壓焊點(diǎn)與電路板背面?zhèn)群更c(diǎn)間的典型連接關(guān)系圖，而圖25為圖24所示部分的典型放大圖。
如圖24和25所示，半導(dǎo)體芯片1的多個(gè)壓焊點(diǎn)9被布置成鋸齒狀，其第一焊點(diǎn)9位于半導(dǎo)體芯片1的邊緣，而第二焊點(diǎn)9位于從半導(dǎo)體芯片1的邊緣起離開第一焊點(diǎn)9處，這樣交替和重復(fù)地排列在半導(dǎo)體芯片1的邊緣(邊沿)。包含多個(gè)第一焊點(diǎn)9的第一組焊點(diǎn)(相應(yīng)于從半導(dǎo)體芯片1的邊沿計(jì)數(shù)的第一排)含有信號端10和輸入/輸出單元的供電端11b。包含多個(gè)第二焊點(diǎn)9的第二組焊點(diǎn)(相應(yīng)于從半導(dǎo)體芯片1的邊沿計(jì)數(shù)的第二排)含有內(nèi)電路供電端11a。
雖然圖25和26未示出，電路板21的焊點(diǎn)22(見圖23和24)分別與半導(dǎo)體芯片1的壓焊點(diǎn)9電連接，這些焊點(diǎn)22被布置得與半導(dǎo)體芯片1的壓焊點(diǎn)9相對應(yīng)。即，電路板21的焊點(diǎn)22也被布置成鋸齒狀，在電路板21的芯片安裝區(qū)(半導(dǎo)體芯片1裝在其中的區(qū)域)中，第一焊點(diǎn)22位于電路板21的邊緣，而第二焊點(diǎn)22位于從電路板21的邊緣起離開第一焊點(diǎn)22處，這樣交替和重復(fù)地排列在電路板21的邊緣(邊沿)。
電路板21背面的多個(gè)端子23被分成多排(在本實(shí)施方式中為四排)布置在電路板21的周邊區(qū)域。即，多個(gè)端子23布置在半導(dǎo)體芯片1的周圍，除了半導(dǎo)體芯片1下面以外。
與焊點(diǎn)22電連接的布線27設(shè)在電路板的主表面上，電路板背面的端子23也以多種形式布置在電路板21的主表面上。多條布線27從電路板21的芯片安裝區(qū)(半導(dǎo)體芯片1裝在其中的區(qū)域)引出至電路板21的周邊。對于多條布線27，使第二焊點(diǎn)22與端子23電連接的布線27從電路板21的芯片安裝區(qū)引出經(jīng)第一焊點(diǎn)22間的間隔達(dá)到電路板的周邊。由于采用這樣的結(jié)構(gòu)，半導(dǎo)體器件30的電源特性可提高，器件尺寸可減小。
雖然由本發(fā)明者開發(fā)的此項(xiàng)發(fā)明已根據(jù)所說明的實(shí)施方式作了具體描述，但本發(fā)明不限于這些實(shí)施方式。自不待言，在不背離本發(fā)明實(shí)質(zhì)的范圍內(nèi)可對其做出各種改變。由本申請公開的發(fā)明典型所得到的優(yōu)良效果將簡述如下根據(jù)本發(fā)明，半導(dǎo)體集成電路器件每個(gè)電路的特性可被保持或提高，并可同時(shí)做到減小其尺寸。對于這種情形的電路特性，就要減小每條電源連接線的寄生電阻和降低電源系統(tǒng)的阻抗。降低電源系統(tǒng)的阻抗，就可擴(kuò)展電路特性的工作電壓余量。而且，噪音可降低，并可在降低噪音的條件下擴(kuò)展電路工作的計(jì)時(shí)余量。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上沿半導(dǎo)體襯底一邊設(shè)置的多個(gè)焊點(diǎn)；在半導(dǎo)體襯底的主表面上對應(yīng)多個(gè)焊點(diǎn)設(shè)置的多個(gè)輸入/輸出單元；在半導(dǎo)體襯底的主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置的內(nèi)電路制作區(qū)；以及為內(nèi)電路制作區(qū)供電的內(nèi)電路電源布線，所述電源布線比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置，其中多個(gè)輸入/輸出單元分別包含信號單元和內(nèi)電路的供電單元，其中多個(gè)焊點(diǎn)包含信號端，分別對應(yīng)于信號單元設(shè)置并與之電連接；內(nèi)電路供電端，分別對應(yīng)于供電單元設(shè)置并與供電單元和電源布線電連接，以及其中供電端設(shè)在比信號端更靠近電源布線處。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中供電端比輸入/輸出單元更靠內(nèi)側(cè)設(shè)置。
3.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中供電端被分別設(shè)置得與電源布線成平面重疊。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中信號端比輸入/輸出單元更靠外側(cè)設(shè)置。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中信號端比輸入/輸出單元外端更靠內(nèi)側(cè)設(shè)置。
6.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中電源布線比內(nèi)電路制作區(qū)更靠外側(cè)設(shè)置。
7.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中，電源布線圍繞著內(nèi)電路制作區(qū)延伸。
8.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中每個(gè)信號單元都包含提供輸入/輸出電路的邏輯區(qū)，和提供保護(hù)電路的末級區(qū)，以及其中，與末級區(qū)相比，邏輯區(qū)設(shè)在更靠近半導(dǎo)體襯底的一邊一側(cè)上。
9.一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上沿半導(dǎo)體襯底一邊設(shè)置的多個(gè)焊點(diǎn)；在半導(dǎo)體襯底的主表面上對應(yīng)多個(gè)焊點(diǎn)設(shè)置的多個(gè)輸入/輸出單元；在半導(dǎo)體襯底的主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置的內(nèi)電路制作區(qū)；以及為內(nèi)電路制作區(qū)供電的內(nèi)電路電源布線，所述電源布線比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置，分別為多個(gè)輸入/輸出單元供電的輸入/輸出單元電源布線，所述電源布線沿半導(dǎo)體襯底的一邊延伸，以便與多個(gè)輸入/輸出單元成平面重疊，其中多個(gè)輸入/輸出單元分別包含信號單元、內(nèi)電路供電單元、以及各個(gè)輸入/輸出單元的供電單元，其中多個(gè)焊點(diǎn)分別包含信號端，分別對應(yīng)于信號單元設(shè)置并與之電連接；內(nèi)電路供電端，分別對應(yīng)于內(nèi)電路供電單元設(shè)置，并與內(nèi)電路供電單元和內(nèi)電路電源布線電連接；以及輸入/輸出單元供電端，分別對應(yīng)于輸入/輸出單元供電單元設(shè)置，并與輸入/輸出單元的供電單元和輸入/輸出單元電源布線電連接，以及其中內(nèi)電路供電端設(shè)在比信號端更靠近內(nèi)電路電源布線處。
10.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中內(nèi)電路的供電端分別比輸入/輸出單元更靠內(nèi)側(cè)設(shè)置。
11.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中內(nèi)電路的供電端被分別設(shè)置得與內(nèi)電路電源布線成平面重疊。
12.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中輸入/輸出單元的信號端和供電端分別比輸入/輸出單元更靠外側(cè)設(shè)置。
13.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中信號端被分別設(shè)置得與輸入/輸出單元成平面重疊，以及其中輸入/輸出單元的供電端分別設(shè)置得與輸入/輸出單元的供電單元成平面重疊。
14.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中內(nèi)電路電源布線比內(nèi)電路制作區(qū)更靠外側(cè)設(shè)置。
15.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中內(nèi)電路電源布線圍繞著內(nèi)電路制作區(qū)外圍延伸。
16.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中每個(gè)信號單元都包含提供輸入/輸出電路的邏輯區(qū)，和提供保護(hù)電路的末級區(qū)，以及其中，與末級區(qū)相比，邏輯區(qū)設(shè)在更靠近半導(dǎo)體襯底的一邊一側(cè)上。
17.一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上沿半導(dǎo)體襯底一邊設(shè)置的多個(gè)焊點(diǎn)；在半導(dǎo)體襯底的主表面上對應(yīng)多個(gè)焊點(diǎn)設(shè)置的多個(gè)輸入/輸出單元；在半導(dǎo)體襯底的主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置的內(nèi)電路制作區(qū)，其中，多個(gè)焊點(diǎn)分別比多個(gè)輸入/輸出單元外端更靠內(nèi)側(cè)設(shè)置。
18.根據(jù)權(quán)利要求17的半導(dǎo)體集成電路器件，其中多個(gè)焊點(diǎn)被設(shè)置得與其相應(yīng)焊點(diǎn)成平面重疊。
19.根據(jù)權(quán)利要求17的半導(dǎo)體集成電路器件，其中多個(gè)焊點(diǎn)排列成鋸齒狀，其中位于半導(dǎo)體襯底的一邊一側(cè)上的第一焊點(diǎn)和位于從半導(dǎo)體襯底的一邊起遠(yuǎn)離第一焊點(diǎn)的第二焊點(diǎn)沿半導(dǎo)體襯底的所述一邊交替和重復(fù)地排列。
20.根據(jù)權(quán)利要求17的半導(dǎo)體集成電路器件，還包含為內(nèi)電路制作區(qū)供電的內(nèi)電路電源布線，所述電源布線分別比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置；以及分別為多個(gè)輸入/輸出單元供電的輸入/輸出單元的電源布線，所述電源布線分別沿半導(dǎo)體襯底的一邊延伸，以便與多個(gè)輸入/輸出單元重疊，其中多個(gè)輸入/輸出單元分別包含信號單元、內(nèi)電路供電單元、以及輸入/輸出單元的供電單元。其中多個(gè)焊點(diǎn)分別包含信號端，分別對應(yīng)于信號單元設(shè)置并與之電連接；內(nèi)電路電源端，分別對應(yīng)于內(nèi)電路供電單元設(shè)置并與內(nèi)電路供電單元和內(nèi)電路電源布線電連接；以及輸入/輸出單元供電端，分別對應(yīng)于輸入/輸出單元的供電單元設(shè)置并與輸入/輸出單元的供電單元和輸入/輸出單元電源布線電連接，其中信號端被分別設(shè)置得與信號單元成平面重疊，其中輸入/輸出單元的供電端被分別設(shè)置得與輸入/輸出單元的供電單元成平面重疊，以及其中，與信號端相比，內(nèi)電路供電端設(shè)在更靠近內(nèi)電路電源布線一側(cè)。
21.根據(jù)權(quán)利要求20的半導(dǎo)體集成電路器件，其中內(nèi)電路供電端分別比輸入/輸出單元更靠內(nèi)側(cè)設(shè)置。
22.根據(jù)權(quán)利要求20的半導(dǎo)體集成電路器件，其中內(nèi)電路供電端分別設(shè)置得與內(nèi)電路電源布線成平面重疊。
23.一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；包含信號端和內(nèi)電路第一供電端的多個(gè)焊點(diǎn)，所述多個(gè)焊點(diǎn)沿半導(dǎo)體襯底一邊設(shè)在半導(dǎo)體襯底的主表面上；分別在半導(dǎo)體襯底主表面上對應(yīng)于多個(gè)焊點(diǎn)設(shè)置的的多個(gè)輸入/輸出單元；內(nèi)電路制作區(qū)，在半導(dǎo)體襯底主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置；以及設(shè)在內(nèi)電路制作區(qū)中的內(nèi)電路第二供電端。
24.根據(jù)權(quán)利要求23的半導(dǎo)體集成電路器件，其中內(nèi)電路第二供電端設(shè)在內(nèi)電路制作區(qū)的布線通道制作區(qū)上方。
全文摘要
一種半導(dǎo)體集成電路器件，包含方形平面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上沿半導(dǎo)體襯底一邊設(shè)置的多個(gè)焊點(diǎn)；在半導(dǎo)體襯底的主表面上對應(yīng)多個(gè)焊點(diǎn)設(shè)置的多個(gè)輸入/輸出單元；在半導(dǎo)體襯底的主表面上比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置的內(nèi)電路制作區(qū)；以及為內(nèi)電路制作區(qū)供電的內(nèi)電路電源布線，所述電源布線比多個(gè)輸入/輸出單元更靠內(nèi)側(cè)設(shè)置，其中多個(gè)輸入/輸出單元分別包含信號單元和內(nèi)電路的供電單元，其中多個(gè)焊點(diǎn)包含信號端，分別對應(yīng)于信號單元設(shè)置并與之電連接；內(nèi)電路供電端，分別對應(yīng)于供電單元設(shè)置并與供電單元和電源布線電連接，以及其中供電端設(shè)在比信號端更靠近電源布線處。
文檔編號H01L23/528GK1507053SQ0315986
公開日2004年6月23日 申請日期2003年9月26日 優(yōu)先權(quán)日2002年9月26日
發(fā)明者小西聰, 昭, 片桐光昭, 柳澤一正, 正 申請人:株式會社瑞薩科技