專利名稱：閃存存儲單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的結(jié)構(gòu)及其制造方法，特別地涉及一種閃存存儲單元(Flash Memory Cell)的結(jié)構(gòu)及其制造方法。
背景技術(shù)：
典型的閃存存儲單元由控制柵極和浮置柵極的堆棧結(jié)構(gòu)以及其兩側(cè)的源/漏極所構(gòu)成，其中控制柵極和浮置柵極的材料一般為多晶硅。在常見的閃存存儲單元的操作方法中，寫入時在控制柵極上施加高的正電壓，以使電子注入浮置柵極中，如此在讀取時浮置柵極下方的通道不會導(dǎo)通；而擦除時則在控制柵極上施加高的負(fù)電壓，以將電子排出浮置柵極，如此在讀取時浮置柵極下方的通道即可導(dǎo)通，該存儲單元的數(shù)據(jù)值由其通道是否導(dǎo)通來判斷。
然而，在擦除閃存存儲單元時經(jīng)常會產(chǎn)生過度擦除(over-erase)的現(xiàn)象，也就是將過多的電子排出浮置柵極，從而使其帶有正電荷，如此浮置柵極下方的通道將會產(chǎn)生漏電流；而當(dāng)過度擦除現(xiàn)象更為嚴(yán)重時，通道甚至?xí)掷m(xù)呈導(dǎo)通狀態(tài)(On-state)，這將嚴(yán)重干擾其它存儲單元的讀取操作。為解決此問題，已提出一種分離柵(Split-Gate)的設(shè)計，即在浮置柵極的一側(cè)形成選擇柵極(Select Gate)，其以柵氧化層與襯底相隔，且在下方形成存儲單元的另一通道。如此，當(dāng)浮置柵極因過度擦除現(xiàn)象而使其下方通道持續(xù)導(dǎo)通時，其一側(cè)的選擇柵極可發(fā)揮控制存儲單元溝道開/關(guān)的功能。此種選擇柵極大多由多晶硅構(gòu)成，且通常與控制柵極一起形成。
雖然已知的分離柵設(shè)計可以有效避免因過度擦除所導(dǎo)致的問題，但因選擇柵極形成在浮置柵極形成之后，故此分離柵的制作過程需要進(jìn)行兩次的多晶硅沉積步驟，因而需要耗費(fèi)較多的時間。

發(fā)明內(nèi)容
本發(fā)明的目的為提出一種閃存存儲單元(Flash Memory Cell)結(jié)構(gòu)，其具有分離柵的設(shè)計，以避免因浮置柵極的過度擦除現(xiàn)象所導(dǎo)致的各種問題，且其在制造上僅需進(jìn)行一次多晶硅沉積步驟。
本發(fā)明的另一目的為提出一種閃存存儲單元的制造方法，其在分離柵的制作過程中僅需要進(jìn)行一次多晶硅沉積步驟，可以節(jié)省時間與成本。
本發(fā)明的閃存存儲單元包括襯底、選擇柵極、浮置柵極、柵介電層、高電壓摻雜區(qū)及源區(qū)。其中，襯底上具有第一開口，且第一開口底部的襯底中還設(shè)有第二開口，該第二開口的寬度小于第一開口，且由襯底表面算起的第二開口的深度大于第一開口的深度。選擇柵極位于第一開口的側(cè)壁上，浮置柵極位于第二開口的側(cè)壁上，并且柵介電層位于選擇柵極與襯底之間及浮置柵極與襯底之間。高電壓摻雜區(qū)位于第二開口底部的襯底中，且源區(qū)位于第一開口外側(cè)的襯底中。其中，高電壓摻雜區(qū)可同時作為控制柵極與漏極區(qū)。
如上所述的本發(fā)明的閃存存儲單元還可以包括一絕緣層與一接觸窗，其中絕緣層位于襯底的上方，并覆蓋選擇柵極和浮置柵極，并且接觸窗貫穿該絕緣層，從而與高電壓摻雜區(qū)電連接，該接觸窗用來提供高電壓到高電壓摻雜區(qū)上。
本發(fā)明的閃存存儲單元的制造步驟如下首先提供一襯底，隨后在襯底中形成第一開口和第二開口，其中第二開口形成在第一開口底部的襯底中，該第二開口的寬度小于第一開口，且從襯底表面算起的第二開口的深度大于第一開口。接著，在第二開口底部的襯底中形成高電壓摻雜區(qū)，并在第一和第二開口的襯底表面上形成柵介電層。然后，在第一開口的側(cè)壁上形成第一導(dǎo)體間隙壁，以作為選擇柵極；同時于第二開口的側(cè)壁上形成第二導(dǎo)體間隙壁，以作為浮置柵極。接著，在第一開口外側(cè)的襯底中形成一源區(qū)。
在如上所述的本發(fā)明的閃存存儲單元的制造方法中，還可以在源區(qū)形成之后，在襯底上形成一絕緣層，其覆蓋選擇柵極和浮置柵極，隨后形成貫穿絕緣層的電連接高電壓摻雜區(qū)的接觸窗，其用來提供高電壓到高電壓摻雜區(qū)上。
如上所述，本發(fā)明的閃存存儲單元的選擇柵極和浮置柵極以間隙壁形式同時分別形成在第一開口和第二開口的側(cè)壁上，所以在分離柵結(jié)構(gòu)的制作過程中只需進(jìn)行一次例如多晶硅的導(dǎo)體材料的沉積步驟。
為了使本發(fā)明的目的、特征、和優(yōu)點(diǎn)更加明顯易懂，特舉一優(yōu)選實施例，并配合附圖，做詳細(xì)說明如下


圖1～6示出的是本發(fā)明的優(yōu)選實施例的閃存的制造流程剖面圖，其中圖6示出了本發(fā)明優(yōu)選實施例的閃存存儲單元的結(jié)構(gòu)。
附圖標(biāo)記說明100襯底102周圍電路區(qū)104存儲單元區(qū) 108熱氧化層110硬掩模層114光致抗蝕劑層118第一開口122間隙壁126第二開口130高電壓摻雜區(qū)134柵介電層138導(dǎo)體層138a、138b、138c選擇柵極、浮置柵極、柵極142抗反射層146光致抗蝕劑層150源/漏極延伸區(qū) 154a/b絕緣間隙壁158a源區(qū) 158b源/漏極區(qū)160絕緣層 164接觸窗168導(dǎo)線具體實施方式
下面將參考圖1～6來說明本發(fā)明優(yōu)選實施例的閃存制造工藝，但此優(yōu)選實施例的說明以及圖1～6并非用來限定本發(fā)明的范圍。
請參照圖1，首先提供襯底100，其區(qū)分為外圍電路區(qū)102及存儲單元區(qū)104。接著，依序在襯底100上形成熱氧化層108及硬掩模層110，其中熱氧化層的形成方法例如為熱氧化法(Thermal Oxidation)，且硬掩模層110的材料例如為氮化硅，其形成方法例如為以SiH2Cl2/NH3為反應(yīng)氣體的低壓化學(xué)氣相沉積法(LPCVD)。接著，在硬掩模層110上形成圖案化的光致抗蝕劑層114，再以光致抗蝕劑層114為掩?？涛g掉露出的硬掩模層110，并繼續(xù)向下刻蝕熱氧化層108及襯底100，從而在存儲單元區(qū)104的襯底100中形成第一開口118。在第一開口118的刻蝕過程中，可控制聚合物的形成條件，以使第一開口118具有圓化的底角，其目的將在下面說明。
請參照圖2，接著去除殘余的光致抗蝕劑層114，隨后在存儲單元區(qū)104中的掩模層110和第一開口118的側(cè)壁上形成間隙壁122，其材料例如為二氧化硅，且其形成方法例如為首先以化學(xué)氣相沉積法在襯底100上形成一共形二氧化硅層(未示出)，再各向異性地刻蝕該共形二氧化硅層。接著，以掩模層110和間隙壁122為掩模，刻蝕露出的襯底100，以在襯底100中形成第二開口126。如圖2所示，第二開口126的寬度小于第一開口118的寬度，并且從襯底100表面算起的第二開口126的深度大于第一開口118。然后再以掩模層110和間隙壁122為掩模進(jìn)行離子注入，從而在第二開口126下方的襯底100中形成高電壓摻雜區(qū)130，高電壓摻雜區(qū)130可同時作為控制柵極與漏極區(qū)。如稍后所述的，高電壓摻雜區(qū)130在存儲單元的寫入/擦除過程中將被施加高電壓，因此被稱為高電壓摻雜區(qū)。
另外，雖然本實施例的第一開口118與第二開口126采用上述方法形成，但它們的形成方法卻不僅限于此。舉例來說，該些開口可以采用類似雙重鑲嵌開口(Dual Damascene Opening)的方式形成，即先形成深度比預(yù)定值小的第二開口，再形成用于確定第一開口的光致抗蝕劑層，然后刻蝕襯底以形成第一開口，同時使第二開口的深度達(dá)到預(yù)定值。
請參照圖3，接著去除熱氧化層108、掩模層110以及間隙壁122，其方法優(yōu)選為濕刻蝕法，以免破壞襯底100的表面。然后再在襯底100上形成柵介電層134及導(dǎo)體層138，其中柵介電層134的材料例如為二氧化硅，其形成方法例如為熱氧化法；導(dǎo)體層138的材料例如為多晶硅，其形成方法例如為以硅甲烷(SiH4)為反應(yīng)氣體的低壓化學(xué)氣相沉積法(LPCVD)。
請參照圖4，接著在外圍電路區(qū)102中的多晶硅層138上形成抗反射層142，以及用于確定外圍元件的柵極圖案的光致抗蝕劑層146。然后，各向異性地刻蝕多晶硅層138，以在第一開口118的兩個側(cè)壁上形成兩個選擇柵極138a，同時在第二開口126的兩個側(cè)壁上形成兩個浮置柵極138b，并同時在外圍電路區(qū)102上形成外圍元件的柵極138c。也就是說，第一開口118及第二開口126中總共形成有兩個存儲單元。另外，由于第一開口118及第二開口126都具有圓化的底角，所以選擇柵極138a和浮置柵極138b靠近襯底100的部分不會形成棱角，從而不會產(chǎn)生過高的電場導(dǎo)致漏電等問題。
請參照圖5，接著進(jìn)行源/漏極延伸區(qū)(S/D extension)離子注入，以在柵極138c兩側(cè)形成源/漏極延伸區(qū)150。然后，在柵極138c的側(cè)壁上形成絕緣間隙壁154b，同時在選擇柵極138a和浮置柵極138b的側(cè)壁上形成絕緣間隙壁154a，絕緣間隙壁154a/b的材料例如為氮化硅，且其形成方法例如為首先在襯底上形成共形的氮化硅層，再進(jìn)行各向異性刻蝕。接著以選擇柵極138a、浮置柵極138b和外圍元件的柵極138c為掩模，進(jìn)行離子注入，以同時形成兩個源區(qū)158a及外圍元件的源/漏極區(qū)158b。
請參照圖6，接著在襯底100上形成絕緣層160，其材料例如為以等離子體化學(xué)氣相沉積法(PECVD)所形成的二氧化硅。然后形成貫穿絕緣層160和柵介電層134而與高電壓摻雜區(qū)130電連接的接觸窗164，并在絕緣層160上形成導(dǎo)線168。在形成接觸窗164的過程中，氮化硅材料的絕緣間隙壁154a可以保護(hù)浮置柵極138b以防止其與接觸窗164短路。在閃存存儲單元進(jìn)行寫入/擦除操作時，高電壓摻雜區(qū)130所需的高電壓可以由導(dǎo)線168和接觸窗164提供。
此外，雖然本實施例以存儲單元上方的接觸窗164來電連接高電壓摻雜區(qū)130，進(jìn)而提供操作時所需的高電壓，但是如果高電壓摻雜區(qū)130形成為埋入式的導(dǎo)線型態(tài)，即不必在每個存儲單元上方形成接觸窗164，而只要在高電壓摻雜區(qū)130的線的末端形成接觸窗即可。
請再參照圖6，上述的本發(fā)明的閃存存儲單元中的高電壓摻雜區(qū)130可以同時作為控制柵極和漏極區(qū)。具體地，在閃存存儲單元的寫入操作中，當(dāng)一高電壓施加到第二開口126底部的高電壓摻雜區(qū)130上時，第二開口126的側(cè)壁上的浮置柵極138b會感應(yīng)產(chǎn)生一足夠大的電壓，致使其側(cè)壁襯底100中的通道導(dǎo)通。此時如果將選擇柵極138a的側(cè)壁襯底中的通道打開，并在源區(qū)158a上施加低電壓，則電子將從源區(qū)158a流向高電壓摻雜區(qū)130，并有一部分注入到浮置柵極138b中，如橫向箭頭所示，此方法即為溝道熱電子注入法(Channel Hot Electron Injection，CHEI)。另一方面，在擦除操作時，可在高電壓摻雜區(qū)上施加一高電壓，以使浮置柵極中的電子通過Fowler-Nordheim隧道效應(yīng)移動到高電壓摻雜區(qū)中，如縱向箭頭所示。
如上所述，本發(fā)明優(yōu)選實施例的閃存存儲單元的選擇柵極和浮置柵極以導(dǎo)體材料沉積-刻蝕的方式，同時分別形成在第一開口和第二開口的側(cè)壁上，所以在分離柵結(jié)構(gòu)的制作過程中只須進(jìn)行一次導(dǎo)體材料(例如多晶硅)的沉積步驟。
雖然本發(fā)明已經(jīng)通過優(yōu)選實施例詳細(xì)描述如上，然而這并非用來限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)當(dāng)可以做出各種更動和潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種閃存存儲單元，包括襯底，在該襯底上具有第一開口，且第一開口底部的襯底中還設(shè)有第二開口，該第二開口的寬度小于第一開口的寬度，且從襯底表面算起的第二開口的深度大于第一開口的深度；選擇柵極，位于第一開口的側(cè)壁上；浮置柵極，位于第二開口的側(cè)壁上；柵介電層，位于選擇柵極與襯底之間以及浮置柵極與襯底之間；高電壓摻雜區(qū)，位于第二開口底部的襯底中；以及源區(qū)，位于第一開口外側(cè)的襯底中。
2.如權(quán)利要求1所述的閃存存儲單元，其中第一開口及第二開口具有圓化的底角。
3.如權(quán)利要求1所述的閃存存儲單元，其中選擇柵極及浮置柵極的材料包括多晶硅。
4.如權(quán)利要求1所述的閃存存儲單元，其中柵介電層包括一柵氧化層。
5.如權(quán)利要求1所述的閃存存儲單元，其中高電壓摻雜區(qū)同時作為漏極區(qū)和控制柵極。
6.如權(quán)利要求1所述的閃存存儲單元，其中還包括位于選擇柵極和浮置柵極側(cè)壁上的絕緣間隙壁。
7.如權(quán)利要求1所述的閃存存儲單元，其中還包括絕緣層與接觸窗，其中，絕緣層位于襯底上方，并覆蓋選擇柵極及浮置柵極；以及該接觸窗貫穿該絕緣層，且與高電壓摻雜區(qū)電連接。
8.如權(quán)利要求7所述的閃存存儲單元，其中還包括位于浮置柵極的側(cè)壁與接觸窗之間的一絕緣間隙壁。
9.如權(quán)利要求8所述的閃存存儲單元，其中該絕緣間隙壁的材料包括氮化硅。
10.一種閃存存儲單元的制造方法，包括下列步驟提供襯底；在襯底中形成第一開口和第二開口，其中第二開口形成在第一開口底部的襯底中，第二開口的寬度小于第一開口的寬度，且從襯底表面算起的第二開口的深度大于第一開口的深度；在第二開口底部的襯底中形成高電壓摻雜區(qū)；在第一開口和第二開口中的襯底表面上形成柵介電層；在第一開口的側(cè)壁上形成第一導(dǎo)體間隙壁，以用作選擇柵極，同時在第二開口的側(cè)壁上形成第二導(dǎo)體間隙壁，以用于浮置柵極；以及在第一開口外側(cè)的襯底中形成源區(qū)。
11.如權(quán)利要求10所述的閃存存儲單元的制造方法，其中形成第一開口的方法包括下列步驟在襯底上形成圖案化的掩模層，其具有第一開口的圖案；以掩模層為掩模來刻蝕襯底，以形成第一開口。
12.如權(quán)利要求11所述的閃存存儲單元的制造方法，其中第一開口具有圓化的底角。
13.如權(quán)利要求11所述的閃存存儲單元的制造方法，其中形成第二開口的方法包括下列步驟在掩模層及第一開口的側(cè)壁上形成一間隙壁；以及以掩模層和該間隙壁為掩模來刻蝕襯底，以形成第二開口。
14.如權(quán)利要求13所述的閃存存儲單元的制造方法，其中第二開口具有圓化的底角。
15.如權(quán)利要求13所述的閃存存儲單元的制造方法，其中在第二開口底部的襯底中形成高電壓摻雜區(qū)的方法包括以掩模層及間隙壁為掩模，對襯底進(jìn)行離子注入。
16.如權(quán)利要求10所述的閃存存儲單元的制造方法，其中在第一開口和第二開口中的襯底表面上形成柵介電層的方法包括熱氧化法。
17.如權(quán)利要求10所述的閃存存儲單元的制造方法，其中同時形成第一和第二導(dǎo)體間隙壁的方法包括在該襯底上形成一共形導(dǎo)體層；以及各向異性地刻蝕該共形導(dǎo)體層，以在第一開口側(cè)壁上形成第一導(dǎo)體間隙壁，同時在第二開口的側(cè)壁上形成第二導(dǎo)體間隙壁。
18.如權(quán)利要求17所述的閃存存儲單元的制造方法，其中該共形導(dǎo)體層的材料包括多晶硅。
19.如權(quán)利要求10所述的閃存存儲單元的制造方法，還包括下列步驟在該襯底上形成一絕緣層，該絕緣層覆蓋選擇柵極和浮置柵極；以及形成貫穿該絕緣層的一接觸窗，以電連接高電壓摻雜區(qū)。
20.如權(quán)利要求19所述的閃存存儲單元的制造方法，還包括在形成該絕緣層之前，在選擇柵極和浮置柵極的側(cè)壁上形成一絕緣間隙壁的步驟，該絕緣間隙壁用以在形成該接觸窗的過程中保護(hù)浮置柵極。
全文摘要
本發(fā)明提供一種閃存存儲單元及其制造方法，該閃存存儲單元包括襯底、選擇柵極、浮置柵極、柵介電層、高電壓摻雜區(qū)以及源區(qū)。襯底上具有第一開口，其中還具有第二開口。選擇柵極位于第一開口的側(cè)壁上，浮置柵極位于第二開口的側(cè)壁上，且柵介電層位于選擇/浮置柵極與襯底之間。高電壓摻雜區(qū)位于第二開口底部的襯底中，且源區(qū)位于第一開口外側(cè)的襯底中。在該閃存存儲單元的制造方法中，選擇柵極和浮置柵極分別同時形成在第一開口和第二開口的側(cè)壁上。
文檔編號H01L27/115GK1591870SQ03155530
公開日2005年3月9日 申請日期2003年8月28日 優(yōu)先權(quán)日2003年8月28日
發(fā)明者張格滎, 許漢杰 申請人:力晶半導(dǎo)體股份有限公司