專利名稱：集成電路的傾斜鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路多重內(nèi)連的雙鑲嵌(Dual damascene)結(jié)構(gòu)改進(jìn)，特別是一種傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)(slopped Dual Damasceneinterconnect structures)的形成方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體場效晶體管(MOSFET)是集成電路中一個重要的元件，然而隨著集成電路不斷的進(jìn)步，在制造MOSFET時也遭遇了許多問題，典型的問題如熱載子效應(yīng)，已藉著輕微摻雜漏極(LDD)結(jié)構(gòu)的發(fā)展予以克服。然而隨著晶體管的尺寸縮小至以次微米計(jì)算時，由于晶體管的通道縮短且需消耗較高的功率，導(dǎo)致熱電子的問題再度發(fā)生。而隨著元件中電場強(qiáng)度的增加，具有高能量的電子將射入硅層—氧化層的接面且陷入閘極氧化層中。Wei對此曾建議使用一埋入且平緩傾斜的LDD結(jié)構(gòu)，以便提升熱電子的可靠度，請參見Buried and Graded/Buried LDD Structure for Improved Hot-ElectronReliability，Ching-Yeu Wei，IEEE Electron Device Lett.，1986。Lo對此提供一個方法用以抑制熱載子所引起的退化現(xiàn)象，在此技術(shù)中，閘極氧化層是在950℃的純N2O環(huán)境中形成，且在該報告中指出該N2O閘極氧化層具有明顯增強(qiáng)的熱載子免疫性。另外，在Foeler-Nordheim入射應(yīng)力下，該元件隨著通道長度的縮減及寬度的增加，將產(chǎn)生更嚴(yán)重的退化。請參見“Dependence of Hot-Carrier Immunity on Channel Length and ChannelWidth in MOSFET’s with N2O-Grown Gate Oxides，G.Q.Lo，et al.，IEEE，Electron Device Lett.，1992”。
此外，由于傳統(tǒng)雙鑲嵌結(jié)構(gòu)的制造過程中，其結(jié)構(gòu)的深寬比(aspectratio)高與存在尖角(sharp corners)而會產(chǎn)生以下的問題(a)利用物理氣相沉積形成的阻障與種子金屬層(barrier metal and seed metal)的階梯覆蓋(step coverage)不佳；(b)在介層洞(via)角的阻障與種子金屬層可能導(dǎo)致空洞(voids)而導(dǎo)致沒有金屬銅(Cu)填入的情況而使銅(Cu)連接的可靠度的問題。

發(fā)明內(nèi)容
因此，如何解決現(xiàn)有集成電路多重內(nèi)連的雙鑲嵌結(jié)構(gòu)的制造工藝存在鑲嵌結(jié)構(gòu)的深寬比(aspect ratio)高與尖角(sharp corners)所產(chǎn)生的缺點(diǎn)，乃是本發(fā)明所要解決的技術(shù)問題。
因此，本發(fā)明的目的在于提供一種傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)(sloped DualDamascene interconnect structures)的形成方法。
本發(fā)明提供了一種傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，該方法包括形成一第一介電層于一銅金屬插塞(plug)結(jié)構(gòu)之上；然后，形成一絕緣層于上述第一介電層之上；之后，形成至少一個低介電常數(shù)(k)所構(gòu)成的第二介電層于上述絕緣層之上；接著，第一次蝕刻該第二介電層、絕緣層與該第一介電層，結(jié)果在上述銅金屬插塞(plug)之上形成一介層洞(via)與溝渠；最后，第二次蝕刻上述第二介電層與該絕緣層以形成本發(fā)明的傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)。


藉由以下詳細(xì)的描述并結(jié)合附圖，將輕易地了解上述內(nèi)容及本發(fā)明的諸多優(yōu)點(diǎn)，其中圖1為根據(jù)本發(fā)明所形成的一第一介電層于一具銅金屬插塞(plug)結(jié)構(gòu)體上的截面圖。
圖2為根據(jù)本發(fā)明所形成的一絕緣層、低介電常數(shù)(k)介電層在第一介電層上的截面圖。
圖3為根據(jù)本發(fā)明所蝕刻的低介電常數(shù)(k)介電層、絕緣層與第一介電層的截面圖。
圖4為根據(jù)本發(fā)明所蝕刻的低介電常數(shù)(k)介電層與絕緣層的截面圖。
圖中標(biāo)號說明結(jié)構(gòu)體100銅金屬插塞(plug)101介電層102、104、105
絕緣層103溝渠(trench)106、107、109、110介層洞(via)108具體實(shí)施方式
本發(fā)明公開一種有關(guān)于雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，詳細(xì)地說，本發(fā)明提供一種傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)(sloped Dual Damascene interconnectstructures)的制造方法，并提供其實(shí)施例。詳細(xì)說明如下，所述的較佳實(shí)施例只作一說明而不是用來限定本發(fā)明。
請參考圖1，在一較佳的具體實(shí)施例中，提供一具銅金屬插塞(plug)101的結(jié)構(gòu)體100。接著，在銅金屬插塞(plug)101上形成一介電層102，上述介電層102是由氮化硅所形成的氮化硅層。一般說，上述氮化硅層102可以在溫度約700至1100℃且充滿氮?dú)獾沫h(huán)境中以合適的程序來形成，例如化學(xué)氣相沉積法。在一具體實(shí)施例中，上述介電層102厚度大約是100～250埃。
請參考圖2，接著，形成一絕緣層103于上述氮化硅層102之上。上述絕緣層103例如是由一氟氧化硅(SiOF)所形成的氟硅玻璃(FSG)，或一氧化硅(Silicon Oxide)所形成的氧化硅。一般說來，上述絕緣層103可以在溫度約700至1100℃的環(huán)境中以合適的程序來形成，例如化學(xué)氣相沉積法。在一具體實(shí)施例中，上述氟硅玻璃(FSG)或氧化硅層的厚度大約是10000～1 5000埃。
然后，形成一低介電常數(shù)(k)所構(gòu)成的介電層于上述絕緣層103之。上述介電層例如是由二層低介電常數(shù)(k)所構(gòu)成的介電層104、介電層105所構(gòu)成。上述介電層104例如是由一氮氧化硅化合物(SiOC)所形成的黑鉆石(Black Diamond)或珊瑚膜(Coral film)。一般地說，上述黑鉆石(BlackDiamond)或珊瑚膜(Coral film)可以合適的程序來形成，例如化學(xué)氣相沉積法。在一具體實(shí)施例中，上述介電層104例如厚度大約是2800埃。
之后，形成另一低介電常數(shù)(k)所構(gòu)成的介電層105于上述介電層104之上，上述介電層105例如是由一氮氧化硅化合物(SiOC)所形成的黑鉆石(Black Diamond)或珊瑚膜(Coral film)。一般說，上述黑鉆石(BlackDiamond)或珊瑚膜(Coral film)可以合適的程序來形成，例如化學(xué)氣相沉積法。在一具體實(shí)施例中，上述介電層105例如厚度大約是2000埃。
上述介電層104與105的總厚度范圍為1000～10000埃。
請參考圖3，接著，利用標(biāo)準(zhǔn)的微影與蝕刻程序，進(jìn)行蝕刻介電層105、介電層104、絕緣層103與介電層102，結(jié)果在上述金屬插塞(piug)101之上形成一介層洞(via)108、溝渠(trench)106與溝渠107。上述蝕刻是依藉氫氟酸(HF)溶液而進(jìn)行的。
請參考圖4，然后，進(jìn)行一清洗(ciean)程序。最后，利用標(biāo)準(zhǔn)的微影與蝕刻程序，進(jìn)行蝕刻介電層105、介電層104、絕緣層103，結(jié)果蝕刻上述介電層105、介電層104使得上述溝渠(trench)106與溝渠107的開口變大，而被蝕刻的上述介電層105、介電層104下面區(qū)域的上述絕緣層103亦和部分蝕刻，結(jié)果形成本發(fā)明的傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)。
上述結(jié)果是利用上述介電層105、104與絕緣層103之間的蝕刻選擇率(etch selectivity)的不同，例如上述氮氧化硅化合物(SIOC)形成的低介電常數(shù)(k)介電層的蝕刻率是600埃/秒，而上述氮氧化硅化合物(SiOC)形成的絕緣層的蝕刻率是500埃/秒。上述蝕刻是一濕蝕刻(wet etch)，其可以利用一氫氟酸(HF)溶液予以進(jìn)行。
本發(fā)明的傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)形成之后，接著填入一金屬層于上述介電洞(via)108與溝渠109、110之中，上述金屬例如是鎢(Wu)金屬。填入鎢金屬之后再利用一化學(xué)機(jī)械研磨法(CMP)將上述的鎢金屬磨平。
本發(fā)明提供了許多超越現(xiàn)有技術(shù)的優(yōu)點(diǎn)，例如，藉著本發(fā)明的結(jié)構(gòu)可以消除尖角(sharp corners)與降低深寬比(aspect ratio)；另外，藉著本發(fā)明的結(jié)構(gòu)可以提升阻障與種子金屬層(barrier metal and seed metal)的階梯覆蓋(step coverage)，并消除金屬銅(Cu)填入與金屬銅(Cu)空洞(voids)的問題，增進(jìn)金屬銅(Cu)連接的可靠度。
對熟悉此領(lǐng)域制作工藝的人，本發(fā)明雖以一較佳實(shí)例闡明如上，但其并非用以限定本發(fā)明精神。在不脫離本發(fā)明的精神范圍內(nèi)所作的修改與類似的安排，均應(yīng)包含在本發(fā)明的范圍內(nèi)，這樣的范圍應(yīng)該與覆蓋在所有修改與類似結(jié)構(gòu)的最寬廣的詮釋一致。因此，闡明如上的本發(fā)明一較佳實(shí)例，可用來鑒別不脫離本發(fā)明的精神與范圍內(nèi)所作的各種改變。
權(quán)利要求
1.一種集成電路的傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，包括形成一第一介電層于一金屬插塞結(jié)構(gòu)之上；形成一絕緣層于該第一介電層之上；形成至少一個低介電常數(shù)k所構(gòu)成的第二介電層于該絕緣層之上；第一次蝕刻該第二介電層、該絕緣層與該第一介電層，結(jié)果在該金屬介層洞之上形成一介層洞與溝渠；以及第二次蝕刻該第二介電層與該絕緣層以形成該傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)。
2.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該金屬插塞為一銅金屬塞。
3.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該第一介電層是由氮化硅所形成。
4.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該絕緣層是由硅玻璃或氧化硅所形成。
5.如權(quán)利要求4所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該氟硅玻璃是由氟氧化硅所形成。
6.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該第二介電層的厚度為1000～10000埃。
7.如權(quán)利要求6所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該低介電常數(shù)k介電質(zhì)是由一氮氧化硅化合物所形成的黑鉆石或珊瑚膜。
8.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，還包括在該第二蝕刻執(zhí)行之前進(jìn)行一清洗程序。
9.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，該第一次與該第二蝕刻是利用氫氟酸溶液予以進(jìn)行。
10.如權(quán)利要求1所述的集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，其特征在于，還包括填入一金屬層于該介層洞與該溝渠之中，該金屬是鎢金屬，填入該鎢金屬之后再利用一化學(xué)機(jī)械研磨法將該鎢金屬磨平。
全文摘要
本發(fā)明提供一種集成電路傾斜雙鑲嵌內(nèi)連接結(jié)構(gòu)的形成方法，該方法包括形成一第一介電層于一銅金屬插塞(plug)結(jié)構(gòu)之上；然后，形成一絕緣層于上述第一介電層之上；之后，形成至少一個低介電常數(shù)(k)所構(gòu)成的第二介電層于上述絕緣層之上；接著，第一次蝕刻上述第二介電層、絕緣層與第一介電層，結(jié)果于上述銅金屬插塞(plug)之上形成一介層洞(via)與溝渠；最后，第二次蝕刻上述第二介電層與絕緣層以形成本發(fā)明的傾斜鑲嵌內(nèi)連接結(jié)構(gòu)。
文檔編號H01L21/70GK1601721SQ0315128
公開日2005年3月30日 申請日期2003年9月28日 優(yōu)先權(quán)日2003年9月28日
發(fā)明者汪釘崇 申請人:中芯國際集成電路制造(上海)有限公司