專利名稱：低漏電流薄膜晶體管電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低漏電流薄膜晶體管(thin film transistor；TFT)電路。
背景技術(shù)：
現(xiàn)今薄膜晶體管被大量應(yīng)用于顯示器(display)方面。然而隨著顯示器灰色度標(biāo)(gray scale)數(shù)增加，對(duì)于低漏電流(leakage current)的要求愈趨嚴(yán)苛?？蓪?shí)現(xiàn)低漏電流的電路示意圖如圖1?？梢钥吹匠艘话阌械膬?chǔ)存電容116(storage capacitor)外，還多了一個(gè)調(diào)整電容(adjusting capacitor)106。該調(diào)整電容106位于第一薄膜晶體管102的源極(source)122處。
現(xiàn)有技術(shù)中實(shí)現(xiàn)該電路的配置俯視圖如圖2?？梢钥吹狡湔{(diào)整電容206與儲(chǔ)存電容216均位于像素(pixel)中。如此調(diào)整電容206會(huì)占據(jù)像素一部分面積。則開口率(aperture ratio)降低，而使顯示器的亮度大幅下降，并且易因元件反射而產(chǎn)生牛頓環(huán)效應(yīng)(Newton ring effect)。
因此需要一種薄膜晶體管電路，其配置較不占據(jù)像素面積，并仍能達(dá)到低漏電流的要求。

發(fā)明內(nèi)容
本發(fā)明提供一種能降低漏電流，同時(shí)配置較不占據(jù)像素面積的薄膜晶體管電路。
本發(fā)明的主要方面是提供一種薄膜晶體管電路，可降低漏電流。
本發(fā)明的另一方面是提供一種薄膜晶體管電路，可降低漏電流且配置較不占據(jù)像素面積，使得開口率提高、牛頓環(huán)效應(yīng)減小。
本發(fā)明提供一種薄膜晶體管。該電路包含一第一薄膜晶體管、一數(shù)據(jù)線(data line)及一調(diào)整電容。其中第一薄膜晶體管包含一半導(dǎo)體層和一柵極(gate)，該半導(dǎo)體層包含一漏極區(qū)(drain region)和一源極區(qū)(source region)。數(shù)據(jù)線與第一薄膜晶體管的漏極區(qū)連接。調(diào)整電容包含一第一電極，該第一電極與第一薄膜晶體管的源極區(qū)連接，且調(diào)整電容的一部分被數(shù)據(jù)線覆蓋，但不限于此所述。由于調(diào)整電容被數(shù)據(jù)線覆蓋，故較不占據(jù)像素面積。
其中調(diào)整電容的第一電極可利用第一薄膜晶體管的半導(dǎo)體層延長形成。該半導(dǎo)體層可以是任何能用于構(gòu)成晶體管的半導(dǎo)體，這里特別是指一多晶硅(poly-silicon)層。另外該薄膜晶體管電路還包含一共同線(common line)。調(diào)整電容的第二電極與該共同線連接。
本發(fā)明所提供的薄膜晶體管電路還包含一柵極線(gate line)、一第二薄膜晶體管及一儲(chǔ)存電容。其中第一薄膜晶體管的柵極與第二薄膜晶體管的柵極均與柵極線連接。第二薄膜晶體管的漏極區(qū)與第一薄膜晶體管的源極區(qū)連接。儲(chǔ)存電容的第一電極與第二薄膜晶體管的源極區(qū)連接。儲(chǔ)存電容的第二電極則與前述共同線連接。另外第一薄膜晶體管的柵極可與該第二薄膜晶體管的柵極連接，并形成一L型雙柵極，但不限于此所述。


為解釋本發(fā)明的原理，將參照附圖并做以下的敘述。其中類似的標(biāo)記表示類似的元件圖1是一低漏電流薄膜晶體管電路示意圖；圖2是現(xiàn)有技術(shù)實(shí)施例配置俯視圖；圖3是本發(fā)明優(yōu)選實(shí)施例配置俯視圖；圖4是沿圖3中II-II方向的剖面圖；以及圖5是沿圖3中III-III方向的剖面圖。
附圖標(biāo)記說明102 第一薄膜晶體管104 數(shù)據(jù)線106 調(diào)整電容 112 柵極線114 第二薄膜晶體管116 儲(chǔ)存電容118 液晶 120 第一薄膜晶體管的漏極區(qū)122 第一薄膜晶體管的源極區(qū)124 第一薄膜晶體管的柵極126 第二薄膜晶體管的漏極區(qū)128 第二薄膜晶體管的源極區(qū)130 第二薄膜晶體管的柵極 132 調(diào)整電容的第一電極134 調(diào)整電容的第二電極136 儲(chǔ)存電容的第一電極138 儲(chǔ)存電容的第二電極202 第一薄膜晶體管206 調(diào)整電容 216 儲(chǔ)存電容
310 共同線408 多晶硅層具體實(shí)施方式
參考圖1、圖3、圖4及圖5。本發(fā)明提供一種薄膜晶體管電路，其電路示意圖如圖1。該電路包含一第一薄膜晶體管102、一數(shù)據(jù)線104及一調(diào)整電容106。其中第一薄膜晶體管102包含一半導(dǎo)體層408(如圖4所示)和一柵極124。該半導(dǎo)體層408包含第一薄膜晶體管102的漏極區(qū)120與源極區(qū)122。數(shù)據(jù)線104與第一薄膜晶體管102的漏極區(qū)120連接。調(diào)整電容106的第一電極132則與第一薄膜晶體管102的源極區(qū)122連接。其中調(diào)整電容106為降低漏電流而設(shè)。
該薄膜晶體管電路還包含一共同線310(如圖3所示)。調(diào)整電容106的第二電極134與該共同線310連接。該薄膜晶體管電路還包含一柵極線112、一第二薄膜晶體管114，以及一儲(chǔ)存電容116。本實(shí)施例中，第二薄膜晶體管114的半導(dǎo)體層也是半導(dǎo)體層408。第二薄膜晶體管114包含一柵極130。半導(dǎo)體層408還包含第二薄膜晶體管114的一漏極區(qū)126和一源極區(qū)128。其中第一薄膜晶體管102的柵極124和第二薄膜晶體管114的柵極130均與柵極線112連接。第二薄膜晶體管114的漏極區(qū)126與第一薄膜晶體管102的源極區(qū)122連接。儲(chǔ)存電容116的第一電極136與第二薄膜晶體管114的源極區(qū)128連接。儲(chǔ)存電容116的第二電極138則與前述共同線310連接。
圖3是本發(fā)明實(shí)現(xiàn)該電路的優(yōu)選實(shí)施例配置俯視圖。第一薄膜晶體管102、數(shù)據(jù)線104及調(diào)整電容106分別如圖3所示。該優(yōu)選實(shí)施例與現(xiàn)有技術(shù)不同之處在于，調(diào)整電容106并不位于像素中，而全部被數(shù)據(jù)線104覆蓋，然并不限于該實(shí)施例所示。因此調(diào)整電容106不占據(jù)像素面積，而使開口率提高、牛頓環(huán)效應(yīng)減小，并仍能降低漏電流。
參考圖3，該實(shí)施例中第一薄膜晶體管102的柵極124與第二薄膜晶體管114的柵極130連接，并形成一L型雙柵極，然不限于該實(shí)施例所示。
圖4是沿圖3中II-II方向的剖面圖。圖5是沿圖3中III-III方向的剖面圖。可以看到調(diào)整電容106位于數(shù)據(jù)線104之下。其中調(diào)整電容106的第一電極132利用第一薄膜晶體管102的半導(dǎo)體層408延長形成。該半導(dǎo)體層408可以是任何能用于構(gòu)成晶體管的半導(dǎo)體，實(shí)施例特別是指一多晶硅層。由圖4與圖5可以看出在該優(yōu)選實(shí)施例中，無論II-II方向或III-III方向，調(diào)整電容106均全部被數(shù)據(jù)線104覆蓋，但不限于此實(shí)施例所示。
上述說明并非對(duì)本發(fā)明范疇的限制，在不脫離本發(fā)明的精神和范圍內(nèi)，可對(duì)上述說明作出各種改變與均等性的安排，本發(fā)明的保護(hù)范圍由權(quán)利要求界定。
權(quán)利要求
1.一種薄膜晶體管電路，包含一第一薄膜晶體管，該第一薄膜晶體管包含一半導(dǎo)體層和一柵極，該半導(dǎo)體層包含一漏極區(qū)和一源極區(qū)；一第二薄膜晶體管，該第二薄膜晶體管包含一半導(dǎo)體層和一柵極，該半導(dǎo)體層包含一漏極區(qū)和一源極區(qū)，該第二薄膜晶體管的漏極區(qū)與該第一薄膜晶體管的源極區(qū)連接；一數(shù)據(jù)線，該數(shù)據(jù)線與該第一薄膜晶體管的漏極區(qū)連接；一儲(chǔ)存電容，該儲(chǔ)存電容包含一第一電極，該第一電極與該第二薄膜晶體管的源極區(qū)連接，該儲(chǔ)存電容包含一第二電極；以及一調(diào)整電容，該調(diào)整電容包含一第一電極，該第一電極與該第一薄膜晶體管的源極區(qū)連接，該調(diào)整電容的一部分被該數(shù)據(jù)線覆蓋。
2.如權(quán)利要求1所述的薄膜晶體管電路，其中該調(diào)整電容的第一電極利用該第一薄膜晶體管的半導(dǎo)體層延長形成。
3.如權(quán)利要求2所述的薄膜晶體管電路，其中該半導(dǎo)體層包含一多晶硅層。
4.如權(quán)利要求1所述的薄膜晶體管電路，還包含一共同線，其中該調(diào)整電容包含一第二電極，且該儲(chǔ)存電容的第二電極與該共同線連接。
5.如權(quán)利要求4所述的薄膜晶體管電路，還包含一柵極線，其中該第一薄膜晶體管的柵極與該柵極線連接，且該第二薄膜晶體管的柵極與該柵極線連接。
6.如權(quán)利要求1所述的薄膜晶體管電路，該第一薄膜晶體管的柵極與該第二薄膜晶體管的柵極連接，并形成一L型雙柵極。
7.如權(quán)利要求1所述的薄膜晶體管電路，其中該調(diào)整電容的全部被該數(shù)據(jù)線覆蓋。
全文摘要
本發(fā)明提供一種低漏電流薄膜晶體管電路，可降低漏電流且配置較不占據(jù)像素面積，使得開口率提高、牛頓環(huán)效應(yīng)減小。該電路包含一第一薄膜晶體管、一數(shù)據(jù)線及一調(diào)整電容。其中第一薄膜晶體管包含一半導(dǎo)體層和一柵極，該半導(dǎo)體層包含一漏極區(qū)和一源極區(qū)。數(shù)據(jù)線與第一薄膜晶體管的漏極區(qū)連接。調(diào)整電容包含一第一電極，該第一電極與第一薄膜晶體管的源極區(qū)連接，且調(diào)整電容的一部分被數(shù)據(jù)線覆蓋。
文檔編號(hào)H01L29/66GK1567422SQ03148689
公開日2005年1月19日 申請(qǐng)日期2003年6月17日 優(yōu)先權(quán)日2003年6月17日
發(fā)明者孟昭宇, 石安 申請(qǐng)人:統(tǒng)寶光電股份有限公司