專利名稱：于半導(dǎo)體元件的制造中縮小間距的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件的制造方法，且特別是有關(guān)于一種縮小導(dǎo)電特征圖案的間隙或是間距的方法。
背景技術(shù)：
目前集成電路已廣泛用于電子設(shè)備中，其包括家電用品、計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備以及精密的超級(jí)計(jì)算機(jī)。電子元件，諸如電阻器、電容器以及晶體管等等，典型的都是利用微影工藝在晶圓(例如硅晶圓)上制作。而上述的微影工藝通常會(huì)涉及許多工藝，其包括經(jīng)過氧化或是沉積工藝形成的多種膜層、經(jīng)濕式蝕刻或是反應(yīng)性離子蝕刻而圖案化的膜層以及摻雜工藝及熱工藝等材料的修改工藝。
通常在微影工藝中，在能保持精確度的條件下都會(huì)盡量的縮小或是控制特征圖案的關(guān)鍵尺寸，其例如是相鄰的元件之間的空隙或間距尺寸。然而，為了避免短路或干擾情況的元件隔離區(qū)要求，將會(huì)增加整個(gè)集成電路的尺寸。因此，隨著元件縮小化以及集成化，縮小間隙或是間距尺寸將變得非常重要。
但是因微影工藝本身的限制，將限制了元件間隙的最小值。在公知技術(shù)中，元件排列通常是彼此靠近且其已是微影工藝的極限。而且微影工藝的工藝步驟以及順序都將會(huì)影響最后在晶圓上所形成的元件的間隙。因此，通過微影工藝以縮小相鄰元件之間的間隙或是間距，以縮集成電路的尺寸是存在的一種需求。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體元件的制造方法，且特別是具有導(dǎo)電特征圖案且具有縮小間隙或間距尺寸的半導(dǎo)體結(jié)構(gòu)的制造方法。
為達(dá)到上述目的，本發(fā)明提供一種于半導(dǎo)體元件的制造中縮小間距的方法。該方法包括，首先提供一基底，基底上已形成有一導(dǎo)電層。接著，在導(dǎo)電層上形成一第一或頂蓋介電層，并且在第一介電層上形成一光阻層，此光阻層具有至少一特征圖案，較佳的的是多個(gè)特征圖案。之后，在暴露的光阻層表面形成一第一高分子材料層，第一高分子材料層系用來圖案化第一介電層以及導(dǎo)電層，以形成數(shù)個(gè)第一介電以及導(dǎo)電特征圖案。第一介電以及導(dǎo)電特征圖案包括(a)至少一介電特征圖案以及數(shù)個(gè)導(dǎo)電特征圖案；(b)數(shù)個(gè)介電特征圖案以及至少一導(dǎo)電特征圖案；或是(c)數(shù)個(gè)介電特征圖案以及數(shù)個(gè)導(dǎo)電特征圖案。
移除第一高分子材料層以及光阻層，然后在介電特征圖案以及部分底層導(dǎo)電特征圖案上形成一第二介電層。接著，移除第二介電層的頂部，以使第二介電層的上表面與第一介電特征圖案的上表面一致。之后，移除第一介電特征圖案，以使第二介電層因此形成第二介電特征圖案。
在保留下來的第二介電層(第二介電特征圖案)上形成一第二高分子材料層，第二高分子材料層系覆蓋每一導(dǎo)電特征圖案的部分上表面，其中導(dǎo)電特征圖案被第二高分子材料層覆蓋之處相對(duì)鄰近保留下來的第二介電層。第二高分子材料層系用來圖案化導(dǎo)電特征圖案，以移除每一導(dǎo)電特征圖案的中心部位，而形成第二導(dǎo)電特征圖案。后續(xù)，再移除第二高分子材料層以及保留下來的第二介電層。
所形成的結(jié)構(gòu)包括基底以及數(shù)個(gè)第二導(dǎo)電特征圖案，其數(shù)量為原先導(dǎo)電特征圖案的兩倍。第二導(dǎo)電特征圖案的間隙或間距尺寸相較于原先的導(dǎo)電特征圖案已明顯的縮小。


圖1是包括形成一導(dǎo)電層在一基底上，一頂蓋介電層形成在導(dǎo)電層上以及一對(duì)光阻特征圖案形成在頂蓋介電層上的剖面示意圖；圖2是圖1多層堆棧的剖面示意圖，其中第一高分子材料層系形成在每一光阻特征圖案其暴露的表面上；圖3是圖1多層堆棧的剖面示意圖，其中其是以第一高分子材料層而將頂蓋介電層以及導(dǎo)電層圖案化，以形成介電特征圖案以及底層的導(dǎo)電特征圖案，且光阻曾以及高分子材料曾已經(jīng)移除；圖4是圖3多層堆棧的剖面示意圖，其中第二介電層位于介電特征圖案上；圖5是圖4多層堆棧的剖面示意圖，其中第二介電層的頂部已被移除，因此保留下來的第二介電層的上表面幾乎與介電特征圖案的上表面一致；
圖6是圖5多層堆棧的剖面示意圖，其中介電特征圖案已被移除；圖7是圖6多層堆棧的剖面示意圖，其中在保留下來且暴露的第二介電層上形成有第二高分子材料層；圖8是圖7多層堆棧的剖面示意圖，其中第二高分子材料層用來圖案化導(dǎo)電特征圖案，以使導(dǎo)電特征圖案的中心部位被移除，而形成第二導(dǎo)電特征圖案；圖9是圖8多層堆棧的剖面示意圖，其中第二高分子材料層已被移除；以及圖10是圖9多層堆棧的剖面示意圖，其中保留下來的第二介電層已被移除。
10基底12；導(dǎo)電層12a、12b、12c、12d、12e、12f導(dǎo)電特征圖案14、40介電層14a、14b、40a、40b、40c介電特征圖案16光阻特征圖案18、70a、70b、70c高分子材料層P1、P2間距L1寬度S1間隙
具體實(shí)施例方式
下文特舉本發(fā)明較佳的實(shí)施例，并配合所附圖式作詳細(xì)說明。在此，圖標(biāo)中相似或相同的構(gòu)件是以相同的標(biāo)號(hào)表示。值得注意的是，圖標(biāo)為簡圖，其并非實(shí)際的尺寸比例。為了使本發(fā)明更加明顯易懂，方向，諸如頂部、底部、左邊、右邊、上面、下面、上方、下方、底下、后方以及前方都是以圖標(biāo)為基準(zhǔn)，上述的方向并不限制本發(fā)明的范圍。
在此所描述的工藝步驟以及結(jié)構(gòu)并非一完整的流程以在一半導(dǎo)體晶圓上制造具有縮小間距電路元件。本發(fā)明可以與許多公知已在使用的集成電路制造技術(shù)結(jié)合，且一般已在實(shí)行的工藝步驟亦包括在本發(fā)中。
請(qǐng)參照?qǐng)D1，其為一多層堆棧結(jié)構(gòu)的剖面示意圖，其包括一基底10(例如是硅基底)，且基底10上已形成有一導(dǎo)電層12以及形成在導(dǎo)電層12上的一頂蓋介電層14。雖然基底10較佳的是硅基底，但是基底10的材質(zhì)亦可以是氮化鍺、砷化鍺或是公知技術(shù)中其它任何適用的材質(zhì)。導(dǎo)電層12例如是一多晶硅層，而頂蓋介電層14例如是一氮化硅層。導(dǎo)電層12例如是利用化學(xué)氣相沉積法(CVD)形成，其包括低壓化學(xué)氣相沉積法。而頂蓋介電層14例如是以長晶或是CVD沈積形成，其包括等離子增益形化學(xué)氣相沉積法以及低壓化學(xué)氣相沉積法。
在介電層14上形成一對(duì)光阻特征圖案16，光阻特征圖案16例如是圖案化一光阻層而形成的，其例如是以公知的方法，將一光阻層旋涂到晶圓上；之后將晶圓放置在一步進(jìn)機(jī)(用于圖案化晶圓之微影工具)中，且對(duì)齊于一光罩，并以紫外光照射以曝光之，此光罩的尺寸可以是只足夠大到覆蓋晶圓的一小部份，因此需步進(jìn)且多次的對(duì)晶圓進(jìn)行曝光，直到晶圓整個(gè)部分或是預(yù)定的部分都被紫外光曝光為止；之后晶圓會(huì)被移至一化學(xué)浴中以溶解未被紫外光曝光的光阻，即可形成圖案化的光阻層，其包括光阻特征圖案16。在一實(shí)例中，若是以248nm波長作為微影工藝的曝光光源，光阻特征圖案16之間的間隙約為0.13微米至0.15微米。
請(qǐng)參照?qǐng)D2，一高分子材料層18是形成在每一光阻特征圖案16被暴露的表面上。在一較佳實(shí)施例中，形成高分子材料層18的方法例如是利用等離子增益型化學(xué)氣相沉積法。高分子材料層18可以利用如美國申請(qǐng)案第09/978,546號(hào)所揭露的方法及設(shè)備來形成。在本實(shí)施例中，高分子材料層18包括碳氟化合物，且其頂部的厚度為0至500nm，側(cè)邊的厚度為30nm至70nm。雖然頂部厚度與側(cè)邊厚度可以作多種變化，但在一實(shí)施例中，兩處的厚度幾乎相等。關(guān)于高分子材料層18的形成，在一實(shí)施例中可以是用蝕刻機(jī)來進(jìn)行，其工藝參數(shù)在反應(yīng)中系控制其沉積/蝕刻率，以使高分子材料形成在光阻層16的頂部及側(cè)壁。在此，反應(yīng)氣體較佳的是使用與底下的介電層14以及導(dǎo)電層12不反應(yīng)的氣體。
請(qǐng)參照?qǐng)D3，利用高分子材料層18圖案化圖1的導(dǎo)電層12以及頂蓋介電層14，以形成數(shù)個(gè)導(dǎo)電特征圖案12a、12b以及數(shù)個(gè)介電特征圖案14a、14b。在本實(shí)施例中，導(dǎo)電特征圖案12a、12b與介電特征圖案14a、14b成交替樣式，在光阻層16上的高分子材料層18后續(xù)作為蝕刻罩幕，用以圖案化底下的導(dǎo)電層12以及頂蓋介電層14。在圖案化導(dǎo)電層12以及介電層14之后，移除高分子材料層18以及光阻層16。此移除方法例如是利用灰化以及/或溶劑溶解的方式以移除高分子材料層18以及光阻層16。其它任何已知且適用的技術(shù)也可以用來移除高分子材料層18以及光阻層16。
在此，所使用的“間距”是指特征圖案邊緣之間的距離，例如是導(dǎo)電特征圖案12a與鄰接的特征圖案其對(duì)應(yīng)邊緣的距離，其譬如是特征圖案12b。在圖3中，導(dǎo)電特征圖案12a以及12b之間的間距標(biāo)示成“P1”，在一較佳實(shí)施例中，所形成的間距P1為形成導(dǎo)電特征圖案12a以及導(dǎo)電特征圖案12b的工藝允許的最小值。在圖3中，“L1”表示每一導(dǎo)電特征圖案12a、12b的寬度。而導(dǎo)電特征圖案12a、12b之間的間隙為“S1”，其小于L1。在圖2以及圖3可知，S1等于兩光阻特征圖案16之間的距離減去光阻特征圖案16側(cè)壁上高分子材料層18的厚度。在圖3中，間距P1系等于L1加上S1。
請(qǐng)參照?qǐng)D4，第二介電層40形成在暴露的基底10上以及導(dǎo)電特征圖案12a、12b以及對(duì)應(yīng)的介電特征圖案14a、14b上。第二介電層40可以是，例如二氧化硅(氧化層)及/或旋涂層(SOG)。在本實(shí)施例中，旋涂層包括旋涂氧化硅層，其例如是混合在一易揮發(fā)溶劑中的硅酸鹽、磷硅酸鹽及/或硅氧烷的混合物。在進(jìn)行旋轉(zhuǎn)涂布的步驟之后，會(huì)加熱旋涂層(例如是烘烤)，以形成旋涂氧化硅介電層。
請(qǐng)參照?qǐng)D5，平坦化第二介電層40直到第二介電層40保留下來的部分40a、40b、40c的上表面與介電特征圖案14a、14b的上表面幾乎一致。在一較佳實(shí)施例中，是移除第二介電層40直到介電特征圖案14a、14b暴露出來，例如第二介電層40是一旋涂氧化硅層，其平坦化的方法是利用化學(xué)機(jī)械研磨法(CMP)或是回蝕刻技術(shù)。熟悉半導(dǎo)體工藝技術(shù)者皆知，CMP是一種應(yīng)用在例如氧化硅與金屬的研磨工藝，用以拋光晶圓的表面。化學(xué)研磨液可以利用“沙?！钡淖饔靡詣?chuàng)造出平坦的表面。平坦的表面在某些情況是需要的，例如為了后續(xù)工藝步驟而需保持適當(dāng)?shù)纳疃?，在本發(fā)明中，其可以確保適當(dāng)?shù)男纬筛叻肿硬牧蠈?。?dāng)然，平坦化第二介電層40的方法亦可以采用回蝕刻工藝。
請(qǐng)參照?qǐng)D6，移除介電特征圖案14a、14b，暴露出導(dǎo)電特征圖案12a、12b的上表面。在一較佳實(shí)施例中，移除介電特征圖案14a、14b的方法例如是通過一選擇性蝕刻工藝以移除介電特征圖案14a、14b的實(shí)質(zhì)量材料(例如是全面)，而不會(huì)移除第二介電層40保留下來的部分40a、40b、40c的實(shí)質(zhì)量材料。
請(qǐng)參照?qǐng)D7，在第二介電層40保留下來的部分40a、40b、40c上分別形成第二高分子材料層70a、70b、70c，其同時(shí)覆蓋住鄰接于第二介電層40保留下來的部分40a、40b、40c的部分導(dǎo)電特征圖案12a、12b。在一較佳實(shí)施例中，形成高分子材料層70a、70b、70c的方法是利用先前所述的等離子增益型化學(xué)氣相沉積法。請(qǐng)參照?qǐng)D8，利用高分子材料層70a、70b、70c圖案化導(dǎo)電特征圖案12a、12b，以移除被暴露出來的導(dǎo)電特征圖案12a、12b(例如是中心部分)。在此，中心部分系指未被高分子材料層覆蓋的部分，而不需限定是中間部分。高分子材料層70a、70b、70c是作為蝕刻罩幕，用以圖案化高分子材料層底下的導(dǎo)電特征圖案12a、12b。導(dǎo)電特征圖案12a、12b被圖案化之后便形成第二導(dǎo)電特征圖案12c、12d、12e、12f，如圖8所示。第二導(dǎo)電特征圖案12c、12d的形成是通過移除導(dǎo)電特征圖案12a中心部分(圖3至圖7)而形成，第二導(dǎo)電特征圖案12e、12f的形成系通過移除導(dǎo)電特征圖案12b中心部分(圖3至圖7)而形成。
依據(jù)本發(fā)明的一目的，高分子材料層(例如70a、70b)形成在數(shù)個(gè)介電特征圖案(40a、40b)上，因此覆蓋在部分至少一導(dǎo)電特征圖案(例如12a)上的部分高分子材料層系鄰接于數(shù)個(gè)介電特征圖案。上述的結(jié)構(gòu)如圖7所示，高分子材料層是用來圖案化至少一導(dǎo)電特征圖案，以移除至少一導(dǎo)電特征圖案其未被高分子材料層覆蓋的部分，以定義出數(shù)個(gè)第二導(dǎo)電特征圖案(例如12c、12d)，如圖8所示。
依據(jù)本發(fā)明另一目的，至少一高分子材料層(例如70b)形成在至少一介電特征圖案(例如40b)上，以使部分至少一高分子材料層覆蓋在鄰接至少一介電特征圖案的部分導(dǎo)電特征圖案(例如12a、12b)上。而至少一高分子材料層將作為一罩幕以圖案化數(shù)個(gè)導(dǎo)電特征圖案，即移除數(shù)個(gè)導(dǎo)電特征圖案未被至舍一高分子材料層覆蓋的部分。
在本實(shí)施例中，移除暴露的部分其表面積與保留下來的部分的表面積相等。換言之，形成在介電特征圖案40a、40b、40c側(cè)壁上的高分子材料層70a、70b、70c的厚度等于第二導(dǎo)電特征圖案12c、12d、12e、12f的寬度。在另一實(shí)施例中，可以在鄰接于每一導(dǎo)電特征圖案處形成另一高分子材料層，以形成更多數(shù)量的第二導(dǎo)電特征圖案。例如兩高分子材料層70a、70b形成在導(dǎo)電特征圖案12a(圖7)周圍0度與180度之處，三高分子材料層(在相對(duì)于第二介電層的三部分)可以形成在導(dǎo)電特征圖案12a(圖7)周圍0度、120度與240度之處。
請(qǐng)參照?qǐng)D9，移除高分子材料層70a、70b、70c，移除的方法例如是利用溶劑溶解，以去除高分子材料層70a、70b、70c。已知且是用的移除技術(shù)都可以用來移除高分子材料層70a、70b、70c。
請(qǐng)參照?qǐng)D10，移除第二介電層40保留下的部分40a、40b、40c(例如經(jīng)濕式蝕刻或是干式蝕刻技術(shù))。最后所形成的結(jié)構(gòu)包括基底10，其具有第二導(dǎo)電特征圖案12c、12d、12e與12f。在本實(shí)施例中，第二導(dǎo)電特征圖案12c、12d、12e與12f之間的距離實(shí)質(zhì)上相等。為了達(dá)到上述的間隙，保留下的部分40a、40b、40c的表面積可以通過調(diào)整第一高分子材料層18的厚度來達(dá)成，其與先前所述的實(shí)施例暴露的導(dǎo)電特征圖案12a、12b表面積相同，其通過調(diào)整第二高分子材料層70a、70b、70c的厚度來達(dá)成。例如，第二導(dǎo)電特征圖案12d、12e之間的距離可以通過調(diào)整第一高分子材料層18的厚度來控制，而第二導(dǎo)電特征圖案12c、12d之間的距離例如是通過調(diào)整第二高分子材料層70a、70b的厚度來控制。另外，第二導(dǎo)電層12c、12d、12e、12f的尺寸可以通過改變高分子材料層18、70a、70b、70c而變化，其它間隙、尺寸以及分布可以依導(dǎo)電特征圖案12c、12d、12e、12f而設(shè)置，上述調(diào)整的各種變化的結(jié)合或修飾都可以依照所需來進(jìn)行。
請(qǐng)參照?qǐng)D9，在上述工藝之后，所形成的第二導(dǎo)電特征圖案12c、12d、12e、12f之間的間距標(biāo)示成“P2”，其中間距P2遠(yuǎn)小于圖3中的間距P1。換言之，第二導(dǎo)電特征圖案12c、12d、12e、12f的間距P3相較于導(dǎo)電特征圖案12a、12b已縮小許多，其例如是間距P2約為間距P1的一半。另外，上述的方法可以適用在許多微影工藝中，而導(dǎo)電特征圖案之間縮小的間距將有助于半導(dǎo)體晶圓上集成電路積極度的提升。
在上述另一實(shí)施例中，介電層14為一氧化硅層，第二介電層40為一氮化硅層，最后所形成的結(jié)構(gòu)是相同的，其包括基底10，基底上10具有第二導(dǎo)電特征圖案12c、12d、12e、12f。因此頂蓋介電層14以及第二介電層40是以不同材質(zhì)形成，如此頂蓋介電層才可以與第二介電層14之間選擇性的移除(蝕刻)。
值得注意的是，上述的結(jié)構(gòu)與方法可以用在許多不同的元件上包括金屬氧化半導(dǎo)體(MOS)元件，而這些元件亦可以應(yīng)用在內(nèi)存元件結(jié)構(gòu)，例如是只讀存儲(chǔ)器(ROM)結(jié)構(gòu)以及隨機(jī)存取內(nèi)存(RAM)結(jié)構(gòu)。
權(quán)利要求
1.一種于半導(dǎo)體元件的制造中縮小間距的方法，其特征是，該方法包括提供一半導(dǎo)體基底，其具有至少一導(dǎo)電特征圖案以及與其鄰接排列的復(fù)數(shù)個(gè)介電特征圖案；在該些介電特征圖案上形成高分子材料層，且部分該高分子材料層覆蓋住鄰接于該些介電特征圖案的部分該至少一導(dǎo)電特征圖案；以及利用該高分子材料層圖案化該至少一導(dǎo)電特征圖案，以移除未被該高分子材料層覆蓋的該至少一導(dǎo)電特征圖案，以定義出復(fù)數(shù)個(gè)第二導(dǎo)電特征圖案。
2.如權(quán)利要求1所述的方法，其特征是，該至少一導(dǎo)電特征圖案包括復(fù)數(shù)個(gè)導(dǎo)電特征圖案。
3.如權(quán)利要求2所述的方法，其特征是，該些導(dǎo)電特征圖案排列在該半導(dǎo)體基底上，且與該些介電特征圖案呈交替樣式。
4.如權(quán)利要求3所述的方法，其特征是，一導(dǎo)電特征圖案上被移除部分的表面積等于其中一該些第二導(dǎo)電特征圖案的表面積。
5.如權(quán)利要求4所述的方法，其特征是，圖案化該些導(dǎo)電特征圖案而產(chǎn)生的該些第二導(dǎo)電特征圖案的數(shù)目至少等于該導(dǎo)電特征圖案的兩倍；以及該方法更包括移除該高分子材料層。
6.如權(quán)利要求2所述的方法，其特征是，該高分子材料層包括第二高分子材料層，該些介電特征圖案包括第二介電特征圖案，且提供該半導(dǎo)體基底包括(a)提供一基底，該基底上已形成有一導(dǎo)電層；(b)在該導(dǎo)電層上形成一第一介電層；(c)在該第一介電層上形成復(fù)數(shù)個(gè)光阻特征圖案；(d)在每一該些光阻特征圖案被暴露的表面上形成第一高分子材料層；(e)利用該第一高分子材料層圖案化該第一介電層以及該導(dǎo)電層，以形成復(fù)數(shù)個(gè)導(dǎo)電特征圖案以及位在其上方的復(fù)數(shù)個(gè)第一介電特征圖案；(f)移除該第一高分子材料層以及該些光阻特征圖案；(g)在該些第一介電特征圖案以及該些導(dǎo)電特征圖案上形成一第二介電層；(h)移除該第二介電層的頂部，以使該第二介電層的上表面與每一該些第一介電特征圖案的上表面實(shí)質(zhì)上一致；以及(i)移除該些第一介電特征圖案，以使該第二介電層形成復(fù)數(shù)個(gè)第二介電特征圖案。
7.如權(quán)利要求6所述的方法，其特征是，更包括從該些第二導(dǎo)電特征圖案上移除該第二高分子層以及移除該些第二介電特征圖案。
8.一種半導(dǎo)體元件的結(jié)構(gòu)，其特征是，是以權(quán)利要求1所述的方法所制成。
9.如權(quán)利要求8所述的結(jié)構(gòu)，其特征是，該些第二導(dǎo)電特征圖案的間距小于利用步驟(a)至步驟(e)所產(chǎn)生的間距。
10.如權(quán)利要求6所述的方法，其特征是，該導(dǎo)電層包括多晶硅；該光阻特征圖案依照一預(yù)定的圖案來作排列；移除該些第一介電特征圖案的方法利用一選擇性蝕刻工藝；及形成該第一高分子材料層以及該第二高分子材料層的方法是利用一等離子增益型化學(xué)氣相沉積法。
11.如權(quán)利要求10所述的方法，其特征是，形成該第二介電層的方法是利用一旋轉(zhuǎn)涂怖法(SOG)。
12.如權(quán)利要求6所述的方法，其特征是，該第一介電層包括氮化硅，該第二介電層包括氧化硅。
13.如權(quán)利要求6所述的方法，其特征是，該第一介電層包括氧化硅，該第二介電層包括氮化硅。
14.如權(quán)利要求6所述的方法，其特征是，移除該第二介電層的頂部的方法是利用一平坦化技術(shù)來達(dá)成。
15.如權(quán)利要求6所述的方法，其特征是，該些光阻特征圖案具有側(cè)壁；以及該第一高分子材料層是以一預(yù)定厚度形成在對(duì)應(yīng)的該些光阻特征圖案的二側(cè)壁上，且其中二該些第一介電特征圖案之間的距離系等于其中二該些光阻特征圖案之間的距離減去位于該二側(cè)壁上的該第一高分子材料的厚度。
16.如權(quán)利要求2所述的方法，其特征是，該介電特征圖案具有側(cè)壁；該些第二導(dǎo)電特征圖案具有寬度；以及形成在該些介電特征圖案的該側(cè)壁上的該高分子材料層，其厚度等于該些第二導(dǎo)電特征圖案的寬度。
17.一種于半導(dǎo)體元件的制造中縮小間距的方法，其特征是，該方法包括提供一半導(dǎo)體基底，其具有復(fù)數(shù)個(gè)導(dǎo)電特征圖案以及與其鄰接排列的至少一介電特征圖案；在該至少一介電特征圖案上形成至少一高分子材料層，且部分該至少一高分子材料層系覆蓋住鄰接于該至少一介電特征圖案的部分該些導(dǎo)電特征圖案；以及利用該至少一高分子材料層圖案化該些導(dǎo)電特征圖案，以移除未被該至少一高分子材料層覆蓋的該些導(dǎo)電特征圖案。
18.如權(quán)利要求17所述的方法，其特征是，在圖案化的步驟之后，移除該至少一高分子材料層以及該至少一介電特征圖案。
19.如權(quán)利要求17所述的方法，其特征是，該至少一介電特征圖案包括復(fù)數(shù)個(gè)介電特征圖案，且該至少一高分子材料層包括復(fù)數(shù)個(gè)高分子材料層。
20.如權(quán)利要求19所述的方法，其特征是，該些介電特征圖案的上表面更配置在由該基底而超過該些導(dǎo)電特征圖案的上表面。
21.如權(quán)利要求19所述的方法，其特征是，該高分子材料層是作為一蝕刻罩幕以圖案化該些導(dǎo)電特征圖案，而形成復(fù)數(shù)個(gè)第二導(dǎo)電特征圖案；以及該高分子材料層是以等離子增益型化學(xué)氣相沉積法而形成的。
22.如權(quán)利要求21所述的方法，其特征是，該高分子材料層包括第二高分子材料層，該些介電特征圖案包括第二介電特征圖案，且提供該半導(dǎo)體基底包括(a)提供一基底，該基底上已形成有一第一介電層、一導(dǎo)電層以及位于該第一介電層上的復(fù)數(shù)個(gè)光阻特征圖案；(b)在每一該些光阻特征圖案被暴露的表面上形成第一高分子材料層；(c)利用該第一高分子材料層圖案化該第一介電層以及該導(dǎo)電層，以形成復(fù)數(shù)個(gè)導(dǎo)電特征圖案以及位在其上方的復(fù)數(shù)個(gè)第一介電特征圖案；(d)移除該第一高分子材料層以及該些光阻特征圖案；(e)在該些第一介電特征圖案以及該些導(dǎo)電特征圖案上形成一第二介電層；(f)移除該第二介電層的頂部，以使該第二介電層的上表面與每一該些第一介電特征圖案的上表面實(shí)質(zhì)上一致；以及(g)移除該些第一介電特征圖案，以使該第二介電層形成復(fù)數(shù)個(gè)第二介電特征圖案。
23.如權(quán)利要求21所述的方法，其特征是，該導(dǎo)電特征圖案包括多晶硅。
24.如權(quán)利要求21所述的方法，其特征是，第二介電特征圖案包括旋轉(zhuǎn)涂怖(SOG)介電層。
全文摘要
本發(fā)明的方法公開一種于半導(dǎo)體元件的制造中縮小間距的方法，首先在光阻特征圖案上形成高分子材料層，以圖案化底下的第一介電層以及導(dǎo)電層而形成第一介電特征圖案以及導(dǎo)電特征圖案。接著在第一介電特征圖案以及導(dǎo)電特征圖案的間隙中形成第二介電特征圖案，再移除第一介電特征圖案。之后在第二介電特征圖案上形成第二高分子材料層，以使第二高分子材料層覆蓋對(duì)應(yīng)的部分導(dǎo)電特征圖案，其是鄰接第二介電特征圖案。然后利用第二高分子材料層圖案化導(dǎo)電套爭圖案，以移除被為高分子材料層覆蓋的導(dǎo)電特征圖案，以定義出第二導(dǎo)電特征圖案，其中第一以及第二高分子材料層是以等離子增益型化學(xué)氣相沉積法形成的。
文檔編號(hào)H01L21/3213GK1495878SQ0314073
公開日2004年5月12日 申請(qǐng)日期2003年6月9日 優(yōu)先權(quán)日2002年6月12日
發(fā)明者鐘嘉麒, 鐘維民, 梁明中, 賴俊仁 申請(qǐng)人:旺宏電子股份有限公司