專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造方法和半導(dǎo)體器件技術(shù)，尤其涉及在用于半導(dǎo)體器件的制造方法和使用主要由銅組成的導(dǎo)電膜作為互連材料的半導(dǎo)體器件上時(shí)很有效的技術(shù)。
背景技術(shù)：
內(nèi)嵌互連結(jié)構(gòu)基于稱為鑲嵌技術(shù)的金屬化技術(shù)來形成，通過在互連開口部分——例如形成在絕緣膜中的互連溝或孔——中埋入互連材料來實(shí)現(xiàn)。主要的互連材料為銅，然而，它與其它金屬——例如鋁——相比，會(huì)擴(kuò)散到絕緣膜中，因而通過在主要由銅組成的互連形成導(dǎo)電膜和絕緣膜之間插入薄的導(dǎo)電阻擋膜，抑制或防止了內(nèi)嵌互連的銅向絕緣膜中的擴(kuò)散。
在例如日本未審查專利公布號(hào)Hei 11(1999)-233631中描述了涉及半導(dǎo)體器件的阻擋金屬膜的技術(shù)。其中公開的是在層間絕緣膜中形成接觸孔然后在接觸孔中、層間絕緣膜上利用PVD和CVD結(jié)合形成多層阻擋金屬膜的技術(shù)。在日本未審查專利公布號(hào)2000-40672中公開了利用鉭(Ta)和氮化鉭(TaN)形成導(dǎo)電阻擋膜的技術(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明者所調(diào)查的技術(shù)，利用例如金屬有機(jī)化學(xué)氣相沉積(MOCVD)形成的鈦硅氮(TiSiN)單層膜用作利用銅作為上述主要互連材料的內(nèi)嵌互連的上述導(dǎo)電阻擋膜。這使得有可能提高連接在不同兩層之間的孔中的導(dǎo)電阻擋膜的覆蓋特性，從而提高銅在孔中的埋入特性并抑制或防止孔中電阻的升高。然而，本發(fā)明者通過進(jìn)一步的調(diào)查首次發(fā)現(xiàn)，當(dāng)鈦硅氮單層膜用作導(dǎo)電阻擋膜時(shí)，由于單層膜和銅之間的不充分粘合，連接在不同兩層之間的孔中會(huì)發(fā)生導(dǎo)電失效或電遷移，從而這樣的導(dǎo)電阻擋層就沒有發(fā)揮充分的功能。尤其在半導(dǎo)體器件中，用于連接不同層的孔趨向于小型化，從而孔中的上述問題變得日益突出。
本發(fā)明的一個(gè)目的是給出能夠提高主要由銅組成的導(dǎo)電膜和另一具有阻擋銅擴(kuò)散的特性導(dǎo)電膜之間的粘合的技術(shù)，其中，每層導(dǎo)電膜構(gòu)成半導(dǎo)體器件的一個(gè)互連。
通過此處的說明和附圖，將清楚看出本發(fā)明的上述目標(biāo)和其它目標(biāo)及其新穎特點(diǎn)。
下面將簡(jiǎn)要描述本申請(qǐng)所公開的發(fā)明中典型的發(fā)明。
在本發(fā)明的一個(gè)方面中，在主要由銅組成的導(dǎo)電膜和另一通過化學(xué)氣相沉積形成且具有阻擋銅擴(kuò)散特性的導(dǎo)電膜——每層導(dǎo)電膜都形成在互連開口部分中——之間，形成了又一由具有良好粘合性的材料制成的導(dǎo)電膜。
在本發(fā)明的另一方面中，具有阻擋銅擴(kuò)散特性并由化學(xué)氣相沉積形成的導(dǎo)電膜通過另一處于互連開口部分中的導(dǎo)電膜而形成，互連開口部分形成在介電常數(shù)低于氧化硅膜的低介電常數(shù)絕緣膜中，然后通過這兩層導(dǎo)電膜進(jìn)一步形成主要由銅組成的導(dǎo)電膜。
在本發(fā)明的又一方面中，上述由化學(xué)氣相沉積形成并具有阻擋銅擴(kuò)散特性的導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮、氮化鉭和氮化鈦。
下面將簡(jiǎn)要描述根據(jù)本發(fā)明典型方面的半導(dǎo)體器件的代表性實(shí)施例。
(1)半導(dǎo)體器件的制造方法，包含如下步驟(a)在半導(dǎo)體襯底上沉積第一絕緣膜，(b)在第一絕緣膜中形成互連開口部分，(c)在第一絕緣膜上、互連開口部分中形成第一導(dǎo)電膜，(d)由化學(xué)氣相沉積或ALD在第一導(dǎo)電膜上形成第二導(dǎo)電膜，第二導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮和氮化鈦，(e)在第二導(dǎo)電膜上形成第三導(dǎo)電膜，第三導(dǎo)電膜由具有和銅的良好粘合性的材料制成，(f)在第三導(dǎo)電膜上形成由銅組成或主要由銅組成的第四導(dǎo)電膜，用第四導(dǎo)電膜掩埋互連開口部分，以及(g)除去第一、第二、第三和第四導(dǎo)電膜，只在互連開口部分中留下第一、第二、第三和第四導(dǎo)電膜，從而在互連開口部分中形成具有第一、第二、第三和第四導(dǎo)電膜的互連。
(2)半導(dǎo)體器件的制造方法，包含如下步驟(a)在半導(dǎo)體襯底上沉積介電常數(shù)低于氧化硅的第一絕緣膜，(b)在第一絕緣膜中形成互連開口部分，(c)在第一絕緣膜上、互連開口部分中形成第一導(dǎo)電膜，(d)由化學(xué)氣相沉積或ALD在第一導(dǎo)電膜上形成第二導(dǎo)電膜，第二導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮、氮化鉭和氮化鈦。
(e)在第二導(dǎo)電膜上形成由銅組成或主要由銅組成的第四導(dǎo)電膜，用第四導(dǎo)電膜掩埋互連開口部分，(f)除去第一、第二和第四導(dǎo)電膜，只在互連開口部分中留下第一、第二和第四導(dǎo)電膜，從而在互連開口部分中形成具有第一、第二和第四導(dǎo)電膜的互連；以及(g)在第一絕緣膜和互連上沉積第二絕緣膜。
(3)半導(dǎo)體器件的制造方法，包含如下步驟(a)在半導(dǎo)體襯底上的第一互連上沉積第一絕緣膜，(b)在第一絕緣膜上形成第二絕緣膜，(c)在第一絕緣膜中形成用于和第一互連相連的孔，并在第二絕緣膜中形成用于和該孔相連的互連溝，(d)在互連溝和孔中每個(gè)的側(cè)壁和底表面上形成第一導(dǎo)電膜，(e)由化學(xué)氣相沉積或ALD在第一導(dǎo)電膜上形成第二導(dǎo)電膜，第二導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮、氮化鉭和氮化鈦，(f)在第二導(dǎo)電膜上形成第三導(dǎo)電膜，第三導(dǎo)電膜由具有和銅的良好粘合性的材料制成；以及(g)形成由銅組成或主要由銅組成的第四導(dǎo)電膜，用第四導(dǎo)電膜掩埋互連溝和孔。
(4)半導(dǎo)體器件的制造方法，包含如下步驟(a)在半導(dǎo)體襯底上的第一互連上沉積介電常數(shù)低于氧化硅的第一絕緣膜和第二絕緣膜，(b)在第一絕緣膜中形成用于和第一互連相連的孔，并在第二絕緣膜中形成用于和該孔相連的互連溝，(c)在互連溝和孔中每個(gè)的側(cè)壁和底表面上形成第一導(dǎo)電膜，第一導(dǎo)電膜由具有和第一絕緣膜和第二絕緣膜的良好粘合性的材料組成，(d)由化學(xué)氣相沉積或ALD在第一導(dǎo)電膜上形成第二導(dǎo)電膜，第二導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮、氮化鉭和氮化鈦；以及(e)形成由銅組成或主要由銅組成的第四導(dǎo)電膜，用第四導(dǎo)電膜掩埋互連溝和孔。
(5)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第三導(dǎo)電膜具有阻擋銅擴(kuò)散的特性。
(6)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第三導(dǎo)電膜由物理氣相沉積形成。
(7)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第三導(dǎo)電膜由下列任何一種制成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜以及鈦和氮化鈦的疊層膜。
(8)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第一導(dǎo)電膜由具有和第一絕緣膜的良好粘合性的材料制成。
(9)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第一導(dǎo)電膜由具有和銅的良好粘合性的材料制成。
(10)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第一導(dǎo)電膜具有阻擋銅擴(kuò)散的特性。
(11)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第一導(dǎo)電膜由物理氣相沉積形成。
(12)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第一導(dǎo)電膜由下列任何一種制成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜以及鈦和氮化鈦的疊層膜。
(13)根據(jù)項(xiàng)目(1)的半導(dǎo)體器件制造方法，其中第一絕緣膜為介電常數(shù)低于氧化硅的絕緣膜。
(14)半導(dǎo)體器件的制造方法，包含下列步驟(a)在半導(dǎo)體襯底上形成第一絕緣膜，(b)在第一絕緣膜中形成互連開口部分，(c)由化學(xué)氣相沉積或ALD在第一導(dǎo)電膜上、互連開口部分中形成第二導(dǎo)電膜，第二導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮、氮化鉭和氮化鈦，(d)在第二導(dǎo)電膜上形成第三導(dǎo)電膜，第三導(dǎo)電膜由具有和銅的良好粘合性的材料制成，(e)在第三導(dǎo)電膜上形成由銅組成或主要由銅組成的第四導(dǎo)電膜，用第四導(dǎo)電膜掩埋互連開口部分，(f)除去第二、第三和第四導(dǎo)電膜，只在互連開口部分中留下第二、第三和第四導(dǎo)電膜，從而在互連開口部分中形成具有第二、第三和第四導(dǎo)電膜的互連，以及(g)在第一絕緣膜和互連上沉積第二絕緣膜。
(15)半導(dǎo)體器件的制造方法，包含下列步驟(a)在半導(dǎo)體襯底上的第一互連上沉積第一絕緣膜，(b)在第一絕緣膜上形成第二絕緣膜，(c)在第一絕緣膜中形成用于和第一互連相連的孔，并在第二絕緣膜中形成用于和該孔相連的互連溝，(d)由化學(xué)氣相沉積或ALD在互連溝和孔中每個(gè)的側(cè)壁和底表面上形成第二導(dǎo)電膜，第二導(dǎo)電膜由下列任何一種制成鈦硅氮、鉭硅氮、氮化鉭和氮化鈦，(e)在第二導(dǎo)電膜上形成第三導(dǎo)電膜，第三導(dǎo)電膜由具有和銅的良好粘合性的材料制成；以及
(f)形成由銅組成或主要由銅組成的第四導(dǎo)電膜，用第四導(dǎo)電膜掩埋互連開口部分和孔。
(16)根據(jù)項(xiàng)目(14)的半導(dǎo)體器件制造方法，其中第三導(dǎo)電膜具有阻擋銅擴(kuò)散的特性。
(17)根據(jù)項(xiàng)目(14)的半導(dǎo)體器件制造方法，其中第三導(dǎo)電膜由物理氣相沉積形成。
(18)根據(jù)項(xiàng)目(14)的半導(dǎo)體器件制造方法，其中第三導(dǎo)電膜由下列任何一種制成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜以及鈦和氮化鈦的疊層膜。


圖1為根據(jù)本發(fā)明某一實(shí)施方案的半導(dǎo)體器件在其一個(gè)制造步驟中時(shí)的局部平面圖；圖2為沿圖1的X1-X1線切開的剖面圖；圖3為相應(yīng)于圖1的X1-X1線的半導(dǎo)體器件某一部分在圖1之后的一個(gè)制造步驟中時(shí)的剖面圖；圖4為圖3的互連溝部分的局部放大剖面圖；圖5為相應(yīng)于圖1的X1-X1線的半導(dǎo)體器件某一部分在圖3之后的一個(gè)制造步驟中時(shí)的剖面圖；圖6為圖5的互連溝部分的局部放大剖面圖；圖7為相應(yīng)于圖1的X1-X1線的半導(dǎo)體器件某一部分在圖5之后的一個(gè)制造步驟中時(shí)的剖面圖；圖8為圖7的互連溝部分的局部放大剖面圖；圖9為半導(dǎo)體器件的互連溝形成部分在圖7之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖10為半導(dǎo)體器件的互連溝形成部分在圖9之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖11為半導(dǎo)體器件的互連溝形成部分在圖10之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；
圖12為圖11的區(qū)域A的剖面圖；圖13為圖11的區(qū)域B的剖面圖；圖14為半導(dǎo)體器件的互連溝形成部分在圖11之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖15為半導(dǎo)體器件的互連溝形成部分在圖14之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖16為晶片的某一實(shí)施例在圖15的半導(dǎo)體器件制造步驟中時(shí)的局部剖面圖；圖17為本發(fā)明某一實(shí)施方案的內(nèi)嵌互連的互連電阻與本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的互連電阻比較的曲線圖；圖18為本發(fā)明某一實(shí)施方案的內(nèi)嵌互連在孔部分處的電阻(通路電阻)與本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的通路電阻比較的曲線圖；圖19本發(fā)明某一實(shí)施方案的內(nèi)嵌互連的電遷移電阻與本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的電遷移電阻比較的曲線圖；圖20為根據(jù)本發(fā)明另一實(shí)施方案的半導(dǎo)體器件的互連形成部分在其一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖21為半導(dǎo)體器件的互連形成部分在圖20之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖22為根據(jù)本發(fā)明又一實(shí)施方案的半導(dǎo)體器件的互連形成部分在其一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖23為半導(dǎo)體器件的互連形成部分在圖22之后的一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖24為半導(dǎo)體器件的晶片在圖23的制造步驟中時(shí)的局部剖面圖；以及圖25為說明本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的問題的視圖。
具體實(shí)施例方式
在詳細(xì)描述本發(fā)明之前，先在下面解釋此處所用的術(shù)語。
1.術(shù)語“晶片”指的是用于半導(dǎo)體集成電路制造的硅或其它半導(dǎo)體單晶襯底(通常為基本具有圓盤形狀的半導(dǎo)體晶片)、藍(lán)寶石襯底、玻璃襯底或其它絕緣、非絕緣或半導(dǎo)體襯底，或它們的復(fù)合襯底。
2.術(shù)語“半導(dǎo)體器件”不僅指形成在單晶硅襯底上的那些，還指形成在另一襯底——例如SOI(絕緣體上的硅)襯底或TFT(薄膜晶體管)液晶制造襯底——上的那些，除非特別指明。
3.術(shù)語“內(nèi)嵌互連”或“內(nèi)嵌金屬互連”通常指如下形成的互連在互連開口部分——例如形成在絕緣膜中的溝或孔——中埋入導(dǎo)電膜，并通過金屬化技術(shù)處于導(dǎo)電膜在絕緣膜上的不必要部分，從而以單鑲嵌或雙鑲嵌構(gòu)圖薄膜。術(shù)語“單鑲嵌”通常指一種內(nèi)嵌互連形成工藝，其中分別埋入插塞金屬(plug metal)和互連金屬。術(shù)語“雙鑲嵌”通常指一種內(nèi)嵌互連形成工藝，其中同時(shí)埋入插塞金屬和互連金屬。通常的做法是使用銅內(nèi)嵌互連作為多層結(jié)構(gòu)。
4.在該實(shí)施方案中，例如，“由銅組成”這一短語指的是“以銅作為主要成分”。即使是高純度的銅也不可避免的含有雜質(zhì)，所以由銅組成的部件并非不能含有附加物或雜質(zhì)。這將同樣用于除銅之外的其它材料(例如鈦、鉭、氮化鈦、氮化鉭、鈦硅氮，以及鉭硅氮)。
5.術(shù)語“導(dǎo)電阻擋膜”通常指具有阻擋擴(kuò)散的特性的導(dǎo)電膜，較薄地形成在內(nèi)嵌互連的側(cè)表面或底表面，用以防止銅擴(kuò)散到內(nèi)層絕緣膜或下層中。
6.術(shù)語“化學(xué)機(jī)械拋光(CMP)”通常指這樣的拋光將拋光表面在與由相對(duì)較軟的薄片材料——例如布——形成的拋光墊接觸的狀態(tài)下，沿表面上的一個(gè)方向相對(duì)移動(dòng)，同時(shí)供給漿料(slurry)。在該實(shí)施方案中，該術(shù)語還包含CML(化學(xué)機(jī)械研磨)，用于通過相對(duì)于硬砂輪移動(dòng)拋光表面來對(duì)其進(jìn)行拋光；用另一種固定磨料的拋光；以及無磨料CMP，其中拋光在不使用磨料的情況下進(jìn)行。
7.術(shù)語“無磨料化學(xué)機(jī)械拋光”通常指使用磨料重量百分比小于0.5％的漿料的化學(xué)機(jī)械拋光，而術(shù)語“有磨料化學(xué)機(jī)械拋光”指使用磨料重量百分比為0.5％或更大的漿料的化學(xué)機(jī)械拋光。然而這些定義是相對(duì)的。當(dāng)無磨料化學(xué)機(jī)械拋光用作第一拋光步驟、之后有磨料化學(xué)機(jī)械拋光用作第二拋光步驟，并且第一步驟的拋光濃度比第二步驟的拋光濃度至少小一位——最好至少小兩位——時(shí)，則該第一步驟的拋光可稱作“無磨料化學(xué)機(jī)械拋光”。此處所用的術(shù)語“無磨料化學(xué)機(jī)械拋光”包含無磨料化學(xué)機(jī)械拋光用于主要工藝，但有磨料化學(xué)機(jī)械拋光用于二級(jí)工藝的情形，還包含整個(gè)金屬膜的單元平面化工藝都是由無磨料化學(xué)機(jī)械拋光來進(jìn)行的情形。
8.術(shù)語“無刮擦”指的是這樣一種狀態(tài)在由上述CMP拋光的晶片表面上整個(gè)面積或預(yù)定單位面積上，沒有大于預(yù)定尺寸的缺陷不能被檢測(cè)到。該預(yù)定尺寸根據(jù)半導(dǎo)體器件的世代或類型而改變。它不能以批量的方式來確定，但是在該實(shí)施方案中，例如，在直徑200mm的晶片的拋光表面中，用在線比較缺陷檢測(cè)沒有檢測(cè)到0.3μm或更大的缺陷。
9.術(shù)語“氮化硅”或“氮化硅膜”不僅指Si3N4，還指與其組分相似的硅的氮化物。
10.術(shù)語“低介電常數(shù)絕緣膜(低K絕緣膜)”指的是介電常數(shù)低于氧化硅膜(例如TEOS(四乙氧基硅烷)氧化膜)的絕緣膜，包括在鈍化膜中。通常，它指的是相對(duì)介電常數(shù)(specific dielectricconstant)ε小于TEOS氧化膜(也就是大約4.1或4.2)的薄膜。
11.術(shù)語“等離子處理”指的是將襯底表面暴露在等離子狀態(tài)下的環(huán)境中，如果在襯底上形成了絕緣膜或金屬膜這樣的部分，將其表面暴露在這樣的環(huán)境中，從而使表面與等離子體發(fā)生化學(xué)的和機(jī)械的(轟擊)反應(yīng)。等離子體通常是這樣產(chǎn)生的用所需的處理氣體充滿用特定氣體(處理氣體)清潔的反應(yīng)室，通過高頻場(chǎng)得反應(yīng)使氣體電離。然而不可能用處理氣體完全清潔反應(yīng)室。所以，在該實(shí)施方案中，術(shù)語“氨等離子體”并不意味著完全的氨等離子體，它還可含有雜質(zhì)氣體(例如氮?dú)狻⒀鯕?、二氧化碳和水蒸?。類似地，無須說明的是，該等離子體可含有另一種稀釋氣體或附加氣體。
12.術(shù)語“還原氣氛等離子體”指的是一種等離子體環(huán)境，其中像具有還原作用——即去氧作用——的原子團(tuán)、離子、原子和分子這樣的反應(yīng)物占主導(dǎo)地位。這些原子團(tuán)或離子包括原子或分子的原子團(tuán)或離子。此外，此環(huán)境不僅可含有單種反應(yīng)物，還可含有多種反應(yīng)物。例如，在此環(huán)境中可同時(shí)具有氫原子團(tuán)和NH3原子團(tuán)。
在下面要描述的實(shí)施方案中，出于方便，如果需要的話，將把描述分成許多部分或許多實(shí)施方案。這許多部分或?qū)嵤┓桨覆⒉皇腔ハ嗒?dú)立的，除非特別指出，它們是這樣一種關(guān)系，某個(gè)部分或?qū)嵤┓桨甘橇硪粋€(gè)的部分或整體的調(diào)整實(shí)施例、細(xì)節(jié)或補(bǔ)充描述。在下述實(shí)施方案中，當(dāng)提到元素的數(shù)目(number of elements)(包括數(shù)量、值、總數(shù)和范圍)時(shí)，元素?cái)?shù)并不局限于一個(gè)特定的數(shù)目，而可以是大于或小于該特定數(shù)目，除非明確指出，或在原理上該數(shù)目明顯應(yīng)該只限于該特定數(shù)目。此外，在下述實(shí)施方案中，無須說明的是，組成元素(包括元素步驟)并不總是基本的，除非明確指出，或在原理上它明顯應(yīng)該是基本的。類似地，在下述實(shí)施方案中，當(dāng)提到組成元素的形狀或位置關(guān)系時(shí)，也包含那些與其基本相似或類似的，除非明確指出，或它在原理上完全不同。這對(duì)上述值和范圍也適用。
在所有描述下述實(shí)施方案的附圖中，具有相似功能的要素將用相似的參考號(hào)來標(biāo)識(shí)，并且重復(fù)描述將被省略。在用于這些實(shí)施方案的附圖中，某些時(shí)候也將平面圖畫上陰影線以便于理解附圖。在下述實(shí)施方案中，MIS FET(金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)型的場(chǎng)效應(yīng)晶體管將省略為MIS。p-溝道型MIS FET和n-溝道型MIS FET將分別略作pMIS和nMIS。附帶說明一下，MOS FET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)是MIS中的一類。
以下將明確地根據(jù)附圖描述本發(fā)明的這些實(shí)施方案。
(實(shí)施方案1)首先，將描述本發(fā)明者所調(diào)查的問題。圖25為本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的剖面圖。在絕緣膜50a、50b中，形成了互連溝51a。在互連溝51a中，形成了內(nèi)嵌一級(jí)互連52a。在其上的絕緣膜50c、50d、50e、50f中，形成了互連溝51b和通孔53。在互連溝51b和通孔53中，形成了內(nèi)嵌二級(jí)互連52b。內(nèi)嵌二級(jí)互連52b具有導(dǎo)電阻擋膜52b1和主要由銅(Cu)組成的主導(dǎo)電膜52b2。導(dǎo)電阻擋膜52b1是由例如鈦硅氮(TiSiN)通過MOCVD形成的。該導(dǎo)電阻擋膜52b1可由濺射來形成，但是，當(dāng)采用濺射時(shí)，例如，在通孔的縱橫比為4的情形中，通孔53側(cè)壁的覆蓋低至沉積在絕緣膜50f上的導(dǎo)電阻擋膜厚度的10％。因此，為了保證通孔53中阻擋銅擴(kuò)散的特性，必須要加厚沉積到絕緣膜50f上的導(dǎo)電阻擋膜(大約30至50nm)。隨著將來通孔53直徑的小型化(大約0.18μm或更小)，將會(huì)有各種各樣的問題變得明顯起來，例如互連電阻和通孔部分電阻的提高，以及由于導(dǎo)電阻擋膜在通孔開口上部的突出而導(dǎo)致的主導(dǎo)電膜52b2沉積的夾斷，會(huì)發(fā)生埋入失敗。另一方面，當(dāng)導(dǎo)電阻擋膜52b1是由化學(xué)氣相沉積(CVD)形成的時(shí)，與上述濺射方法相比，導(dǎo)電阻擋膜在通孔53的開口的上部不會(huì)突出，可以改善覆蓋，從而改善銅在通孔53中的埋入特性。這使得有可能抑制或防止通孔53部分電阻的提高。根據(jù)本調(diào)查，本發(fā)明者首次發(fā)現(xiàn)，當(dāng)使用單層鈦硅氮膜時(shí)，不會(huì)有和導(dǎo)電阻擋膜52b1那樣充分的功能，因?yàn)?，由于與銅的不充分粘合(圖25的粘合不充分部分54)，在通孔53中會(huì)發(fā)生導(dǎo)電失效或電遷移。尤其是在半導(dǎo)體器件中，要使用于連接不同層的孔——例如接觸孔或通孔——小型化，上述問題變得格外突出。在該實(shí)施方案1中，在主要由銅組成的導(dǎo)電膜和導(dǎo)電阻擋膜——例如由CVD形成的鈦硅氮——之間，沉積了另一層能夠改善它們之間粘合的導(dǎo)電膜。
其次，將根據(jù)圖1至16描述根據(jù)實(shí)施方案1的半導(dǎo)體器件制造方法的某一特定實(shí)施例。圖1為實(shí)施方案1的半導(dǎo)體器件在其制造步驟中時(shí)的局部平面圖；而圖2為沿圖1的X1-X1線切開的剖面圖。組成晶片1W的半導(dǎo)體襯底(下文中將簡(jiǎn)稱為“襯底”)由例如電阻為大約1至10Ωcm的p型單晶硅制成。在襯底1S的主表面(器件形成表面)上具有槽隔離(SGI(淺槽隔離)或STI(淺溝隔離))2。槽隔離2如下形成用氧化硅膜通過例如CVD方法掩埋形成在襯底1S主表面中的槽。在襯底1S的主表面?zhèn)龋纬闪藀型阱PWL和n型阱NWL。在p型阱PWL和n型阱NWL中，例如，分別摻入了硼和磷。在p型阱PWL和n型阱NWL——它們是被槽隔離2包圍的有源區(qū)——中，形成了構(gòu)成CMIS(互補(bǔ)型MIS)的nMISQn和pMISQp。
nMISQn和pMISQp中每個(gè)的柵絕緣膜3由例如厚度大約為6nm的氧化硅膜制成。柵絕緣膜3的厚度是以二氧化硅計(jì)算的膜厚(以下將稱之為“約化膜厚”)，與真實(shí)的膜厚并不總是一致的。換句話說，柵絕緣膜3可導(dǎo)致柵絕緣膜3和襯底1S的界面上的氮分凝。由于氮氧化硅膜比氧化硅膜在抑制膜中界面態(tài)的產(chǎn)生和減少電子陷阱方面更為有效，因此它能夠提高柵絕緣膜3的熱載流子電阻，從而提高其介電強(qiáng)度。此外，與氧化硅膜相比，雜質(zhì)在氮氧化硅膜中更不容易穿透，因此，當(dāng)使用氮氧化硅膜時(shí)，可抑制由于柵電極材料中的雜質(zhì)向襯底1S側(cè)擴(kuò)散而導(dǎo)致的閾值電壓波動(dòng)。氮氧化硅膜通過例如如下的方式來形成通過氧化的方法在p型阱PWL和n型阱NWL每個(gè)的表面上形成氧化硅制成的柵絕緣膜3，然后將晶片1W在含氮?dú)怏w——例如NO、NO2或NH3——的氣氛中進(jìn)行熱處理。
作為選擇，柵絕緣膜3可由例如氮化硅膜或氧化硅膜和氮化硅膜的復(fù)合絕緣膜形成。當(dāng)由氧化硅膜制成的柵絕緣膜3的約化膜厚降低到小于5nm——特別是小于3nm——時(shí)，由于應(yīng)力產(chǎn)生的熱載流子而導(dǎo)致的直接隧穿電流的產(chǎn)生和介質(zhì)擊穿電壓的降低將變得明顯起來。氮化硅膜的介電常數(shù)大于氧化硅膜，因而氮化硅膜的約化膜厚薄于真實(shí)膜厚。換句話說，當(dāng)柵絕緣膜具有氮化硅膜時(shí)，即使它在物理上較厚，其電容也等于相對(duì)較薄的二氧化硅膜的電容。通過用單個(gè)氮化硅膜或其與氧化硅膜組成的復(fù)合膜來構(gòu)成柵絕緣膜3，可使有效膜厚大于由氧化硅膜構(gòu)成的柵絕緣膜，使得有可能抑制熱載流子導(dǎo)致的隧道漏電流的產(chǎn)生或介質(zhì)擊穿電壓的降低。
通過例如堆疊低阻多晶硅膜、硅化鈦(TiSix)層或硅化鈷(CoSix)層而形成nMISQn和pMISQp的柵電極4。然而，柵電極結(jié)構(gòu)并不限于上述那種，還可以是一種所謂的多金屬柵結(jié)構(gòu)，它具有例如依次堆疊的低阻多晶硅膜、WN(氮化鎢)膜和W(鎢)膜。在柵電極4的側(cè)表面上，形成了由例如氧化硅組成的側(cè)壁5。
用作nMISQn的源和漏的半導(dǎo)體區(qū)6具有相鄰于溝道的n-半導(dǎo)體區(qū)以及與該n-半導(dǎo)體區(qū)相連的n+半導(dǎo)體區(qū)，n+半導(dǎo)體區(qū)沉積的位置與溝道的距離等于n-半導(dǎo)體區(qū)的寬度。在這些n-半導(dǎo)體區(qū)和n+半導(dǎo)體區(qū)中摻入了例如磷或砷。另一方面，用作pMISQp的源和漏的半導(dǎo)體區(qū)7具有相鄰于溝道的p-半導(dǎo)體區(qū)以及與該n-半導(dǎo)體區(qū)相連的p+半導(dǎo)體區(qū)，p+半導(dǎo)體區(qū)沉積的位置與溝道的距離等于p-半導(dǎo)體區(qū)的寬度。在這些p-半導(dǎo)體區(qū)和p+半導(dǎo)體區(qū)中摻入了例如硼。在這些半導(dǎo)體區(qū)6、7上局部地方形成了硅化物層，例如硅化鈦層或硅化鈷層。
在晶片1W的襯底1S的主表面上沉積一層絕緣膜8。該絕緣膜8由流動(dòng)性足夠好，足以填充柵電極4、4之間狹窄空間的膜——例如，BPSG(摻硼硅酸磷玻璃)膜——制成。絕緣膜8可由SOG(旋涂玻璃)膜通過旋涂來形成。絕緣膜8中形成有接觸孔9。從接觸孔9的底部，部分暴露了半導(dǎo)體區(qū)6、7的上表面。在接觸孔中形成了栓塞10。例如，該栓塞10如下形成在包括接觸孔9內(nèi)側(cè)的絕緣膜8的表面，通過CVD沉積氮化鈦(TiN)膜和鎢(W)膜，然后，通過CMP或深腐蝕從絕緣膜8上去掉氮化鈦膜和鎢膜的不必要部分，只留下接觸孔9中的那些。
在絕緣膜上形成由例如鎢制成的一級(jí)互連L1。該一級(jí)互連L1通過栓塞10與柵電極4和用作nMISQn或pMISQp的源、漏的半導(dǎo)體區(qū)6、7電相連。除了鎢之外，還有多種材料可用作一級(jí)互連L1的材料。例如，鋁或鋁合金的單金屬膜，或通過在這樣的單金屬膜兩側(cè)上的至少一層上堆疊金屬膜——例如鈦(Ti)或氮化鈦(TiN)——而得到的疊層金屬膜。在絕緣膜8上，沉積由例如氧化硅制成的絕緣膜11a以覆蓋一級(jí)互連L1。在絕緣膜11a中制作用于暴露部分一級(jí)互連L1的通孔13。在通孔13中，埋入由例如鎢制成的栓塞14。
在絕緣膜11a和栓塞14之上，由等離子CVD沉積一層絕緣膜15a。絕緣膜15a由例如氮化硅制成，厚度為大約25nm至50nm，優(yōu)選地為50nm。當(dāng)絕緣膜15a由氮化硅膜制成時(shí)，它通過利用甲硅烷(SiH4)氣體以及氨(NH3)和氮?dú)?N2)的混合氣體由等離子體CVD來形成。絕緣膜15a可由低K材料——例如碳氮化硅(SiCN)、碳化硅(SiC)或氮氧化硅(SiON)——制成。由碳氮化硅制成的絕緣膜15a是例如利用三甲基硅烷(3MS；Si(CH3)3H)、氨(NH3)和載氣(氦氣(He)或氮?dú)?N2))的混合氣體通過等離子體CVD而形成的。由碳化硅制成的絕緣膜15a是例如利用三甲基硅烷和載氣(氦氣)的混合氣體通過等離子體CVD而形成的。由氮氧化硅制成的絕緣膜15a是例如利用三甲基硅烷(TMS；SiH(OCH3)3)和氧化氮(N2O)的混合氣體通過等離子體CVD而形成的。氮氧化硅的實(shí)施例包括PE-TMS(商品名；Canon出產(chǎn)，介電常數(shù)3.9)。與用氮化硅形成絕緣膜15a相比，用碳氮化硅、碳化硅或氮氧化硅形成絕緣膜15a可極大地減小介電常數(shù)。這使得有可能減小互連電容，從而提高所得半導(dǎo)體器件的工作速度。載絕緣膜15a之上，沉積絕緣膜11b。絕緣膜11b由與絕緣膜11a相同的材料制成，厚度大于絕緣膜15a。
通過光刻和干法腐蝕，選擇性去除絕緣膜11b、15a，形成互連溝(互連開口部分)16a。在形成互連溝16a時(shí)，絕緣膜11b相對(duì)于絕緣膜15a的腐蝕選擇性被設(shè)得很大，以此使絕緣膜15a用作腐蝕停止層。換句話說，當(dāng)腐蝕在絕緣膜15a的表面上停止之后，才利用腐蝕選擇性去除絕緣膜15a。這使得有可能提高互連溝16a的深度精確性，并防止互連溝16a的過腐蝕。在圖1中，示出了具有條形平面并沿垂直方向延伸的互連溝16a。從互連溝16a的底部，暴露了栓塞14的上表面。該互連溝16a的縱橫比例如為1。
圖3為半導(dǎo)體器件的一部分在圖1之后的制造步驟中時(shí)的剖面圖，該部分相應(yīng)于圖1的X1-X1線；圖4為圖3的互連溝16a的一部分的局部放大剖面圖。如圖3和4所示，通過濺射或MOCVD(金屬有機(jī)化學(xué)氣相沉積)在晶片1W的整個(gè)主表面上沉積高熔點(diǎn)金屬——例如鉭(Ta)——制成的薄導(dǎo)電阻擋膜17a。該導(dǎo)電阻擋膜17a能夠例如防止用于形成下面將要描述的主導(dǎo)電膜的銅的擴(kuò)散，改善主導(dǎo)電膜和絕緣膜11b、15a之間的粘合，以及改善銅在主導(dǎo)電膜回流時(shí)的濕潤(rùn)。作為導(dǎo)電阻擋膜17a，使用了與銅的反應(yīng)性弱但是與其有高粘合性的鉭(Ta)。導(dǎo)電阻擋膜17a沉積在絕緣膜11b上，厚度為例如大約50nm?？梢杂孟铝胁牧洗驺g高熔點(diǎn)金屬，例如鈦(Ti)、鎢(W)或鈦鎢(TiW)合金；或高熔點(diǎn)金屬的難與銅反應(yīng)的氮化物，例如氮化鉭(TaN)、氮化鎢(WN)或氮化鈦(TiN)。作為單層鉭膜的替代，可使用通過從襯底1S網(wǎng)上依次堆疊氮化鉭和鉭而得到的疊層膜。作為替代，可使用通過在高熔點(diǎn)金屬的氮化物中加入硅而得到的材料，例如鈦硅氮。
圖5為半導(dǎo)體器件一個(gè)部分在圖3之后的制造步驟中時(shí)的剖面圖，該部分相應(yīng)于圖1的X1-X1線；圖6為圖5的互連溝16a的一部分的局部放大剖面圖。如圖5和6所示，在導(dǎo)電阻擋膜17a上沉積由相對(duì)較厚的銅膜——厚度為大約800至1600nm——制成的主導(dǎo)電膜18a。在實(shí)施方案1中，主導(dǎo)電膜18a通過例如電鍍方法來制成。采用電鍍方法，可以低成本很好地埋入具有優(yōu)良膜質(zhì)量的主導(dǎo)電膜18a。在此情形中，主導(dǎo)電膜18a如下形成通過濺射在導(dǎo)電阻擋膜17a上沉積由銅制成的薄導(dǎo)電膜18a1，然后，通過例如電鍍或無電鍍膜方法在導(dǎo)電膜18a1上生長(zhǎng)由銅制成的相對(duì)較厚的導(dǎo)電膜18a2。對(duì)于該電鍍處理，使用了主要由硫酸銅組成的電鍍液。作為選擇，上述主導(dǎo)電膜18a可通過濺射來形成。盡管通常使用的濺射方法可用作形成導(dǎo)電阻擋膜17a和主導(dǎo)電膜18a的濺射方法，但還是優(yōu)選使用具有高度方向性的濺射方法，例如長(zhǎng)程濺射或準(zhǔn)直濺射，以改善埋入特性和膜質(zhì)量。主導(dǎo)電膜18a還可通過CVD來形成。在沉積這樣的主導(dǎo)電膜18a之后，將襯底1S在例如大約475℃的無氧化氣氛(例如，氫氣氛)中進(jìn)行熱處理來引起主導(dǎo)電膜18a的回流，從而使銅完全埋入互連溝16a中。
圖7為半導(dǎo)體器件一個(gè)部分在圖5之后的制造步驟中時(shí)的剖面圖，該部分相應(yīng)于圖1的X1-X1線；圖8為圖7的互連溝16a的一部分的局部放大剖面圖。在該步驟中，用CMP對(duì)圖5中所示的主導(dǎo)電膜18a和導(dǎo)電阻擋膜17a進(jìn)行拋光以在互連溝16a中形成內(nèi)嵌二級(jí)互連L2。內(nèi)嵌二級(jí)互連L2具有相對(duì)較薄的導(dǎo)電阻擋膜17a和相對(duì)較厚的主導(dǎo)電膜18a，與一級(jí)互連L1通過栓塞14電相連。
在該實(shí)施方案1中，用作CMP的是一種兩步CMP，具有例如上述無磨料CMP(第一步)和下面將要特別描述的有磨料CMP。
第一步CMP目的在于選擇性拋光銅制成的主導(dǎo)電膜18a。拋光液(漿料)含有用于形成保護(hù)膜的防蝕劑，銅的氧化劑，以及銅氧化膜的腐蝕成分，但不含有磨料。拋光液所含有的磨料總量的質(zhì)量百分比為例如0.5％或更少，優(yōu)選地0.1％或更少，尤其優(yōu)選地0.05％或更少，更加優(yōu)選地0.01％或更少。磨料在拋光液中的總比重可占到3至4％。所用的拋光液的pH值調(diào)整到能腐蝕銅的區(qū)域內(nèi)。此外，所用的拋光液具有這樣的成分其對(duì)主導(dǎo)電膜18a的拋光選擇性相對(duì)于導(dǎo)電阻擋膜17a來說大5或更多。作為這樣的拋光液，含有氧化劑和有機(jī)酸的漿料可作為一個(gè)實(shí)施例。氧化劑的實(shí)施例包括過氧化氫(H2O2)、氫氧化銨、硝酸氨和氯化銨，而有機(jī)酸的實(shí)施例包括檸檬酸、丙二酸、延胡索酸、蘋果酸、己二酸、苯甲酸、酞酸、酒石酸、乳酸、丁二酸以及草酸。在這些當(dāng)中，過氧化氫是適于加入拋光液中的氧化劑，因?yàn)樗缓薪饘俪煞?，同時(shí)，它不是強(qiáng)酸，而檸檬酸是適于加入拋光液中的有機(jī)酸，因?yàn)樗ǔＳ糜谑澄锾砑觿┲?，具有低毒性，作為廢液沒有太大害處，它無味，并且具有高的水溶性。在該實(shí)施方案中，所用的為在純水中加入體積百分比為5％的過氧化氫和質(zhì)量百分比為0.03％的檸檬酸而得到的拋光液，其磨料的質(zhì)量含量調(diào)整為0.01％或更小。作為防蝕劑，使用了例如BTA。
在第一步無磨料CMP中，主要由化學(xué)因素拋光主導(dǎo)電膜18a，雖然同時(shí)產(chǎn)生主導(dǎo)電膜18a的保護(hù)作用和腐蝕作用。特定地說，通過用上述拋光液進(jìn)行的化學(xué)機(jī)械拋光，銅表面被氧化劑氧化，從而在表面上形成了一層薄的氧化層。然后，當(dāng)對(duì)氧化層加以助水溶物質(zhì)時(shí)，它作為水溶液洗提掉，氧化層的厚度減小。通過將其暴露在氧化性物質(zhì)中，氧化層的減薄部分變厚。通過重復(fù)這一反應(yīng)，進(jìn)行化學(xué)機(jī)械拋光。保護(hù)膜主要是通過將其與拋光墊接觸而去掉的。
作為某一實(shí)施例，拋光在下列條件下進(jìn)行250g/cm2的負(fù)載，30rpm的晶片載體轉(zhuǎn)速，25rpm的滾筒轉(zhuǎn)速，以及150cc/min的漿料流速。作為拋光墊，使用一種硬墊(“IC1400”，商品名；Rodel/USA出產(chǎn))。此處使用硬墊來提高膜的平整度，但也可使用軟墊。當(dāng)去掉主導(dǎo)電膜18a后停止拋光以暴露下層導(dǎo)電阻擋膜17a。通過探測(cè)要拋光的主體從主導(dǎo)電膜18a到導(dǎo)電阻擋膜17a的切換發(fā)生時(shí)滾筒或晶片載體的旋轉(zhuǎn)扭矩信號(hào)強(qiáng)度的改變來探測(cè)停止點(diǎn)。作為選擇，可以在拋光墊的一個(gè)部分上打一個(gè)通孔，根據(jù)來自晶片1W表面的光的反射譜的改變來探測(cè)停止點(diǎn)，或根據(jù)漿料光譜的改變來探測(cè)。在這樣的拋光處理中，由銅制成的主導(dǎo)電膜18a的拋光速率為例如大約500nm/min，而導(dǎo)電阻擋膜18a的拋光速率為例如大約3nm/min。盡管不能以批量方式來確定拋光時(shí)間——因?yàn)樗S主導(dǎo)電膜18a的厚度不同而不同，但是當(dāng)膜厚如上所述時(shí)，拋光進(jìn)行例如大約2至4分鐘。
第一步之后的第二步目的在于選擇性拋光導(dǎo)電阻擋膜17a。在該第二步中，盡管導(dǎo)電阻擋膜17a與拋光墊接觸，但主要還是由化學(xué)因素對(duì)其進(jìn)行拋光。除了防蝕劑外，此處所用的拋光液還含有氧化膜的氧化劑和腐蝕成分，以及磨料。在該實(shí)施方案1中，使用在純水中加入例如5％體積百分比的過氧化氫、0.03％質(zhì)量百分比的檸檬酸以及0.5至0.8％質(zhì)量百分比的磨料而得到的混合物作為拋光液。拋光液并不局限于此。磨料的總量設(shè)為例如1％質(zhì)量百分比或更少，以使其不能腐蝕下層絕緣膜11b。作為磨料，使用了例如膠狀硅石(SiO2)。使用膠狀硅石作為磨料極大地減小了用CMP拋光的絕緣膜11b表面上的損傷，從而可實(shí)現(xiàn)無刮擦拋光。在該第二步中，氧化劑的總量小于第一步中所用的氧化劑總量，這意味著拋光液中防蝕劑相對(duì)含量的提高。主導(dǎo)電膜18a相對(duì)于導(dǎo)電阻擋膜17a的選擇性比無磨料化學(xué)機(jī)械拋光低例如3或更少。在第二步中，通過在這樣的條件下進(jìn)行拋光，可增強(qiáng)保護(hù)，同時(shí)抑制由銅制成的主導(dǎo)電膜18a的氧化，從而可防止主導(dǎo)電膜18a的過度拋光，并可抑制或防止形成凹坑或腐蝕。這使得有可能抑制或防止互連電阻的增大或波動(dòng)，從而改善所得半導(dǎo)體器件的性能。
作為某一實(shí)施例，第二步拋光在如下條件下進(jìn)行120g/cm2的負(fù)載，30rpm的晶片載體轉(zhuǎn)速，25rpm的滾筒轉(zhuǎn)速，以及150cc/min的漿料流速。作為拋光墊，使用了“IC1400”(商品名；Rodel出產(chǎn))。拋光總量設(shè)置為相應(yīng)于導(dǎo)電阻擋膜17a的厚度，拋光停止點(diǎn)由導(dǎo)電阻擋膜17a和拋光速率算得的拋光時(shí)間來控制。在這樣的拋光處理中，導(dǎo)電阻擋膜17a、銅制成的主導(dǎo)電膜18a，以及下層絕緣膜12b的拋光速率分別為例如大約80nm/min、大約7nm/min和大約3nm/min。盡管不能以批量方式來確定拋光時(shí)間——因?yàn)樗S導(dǎo)電阻擋膜17a的厚度不同而不同，但是當(dāng)該層膜具有上述厚度時(shí)，拋光時(shí)間大約為一分鐘。作為磨料，可使用氧化鋁(Al2O3)來代替膠狀硅石。根據(jù)實(shí)施方案1，使用上述CMP來進(jìn)行拋光處理，以形成內(nèi)嵌二級(jí)互連L2，從而可極大減小CMP處理所拋光的絕緣膜11b表面上的損傷，并實(shí)現(xiàn)無刮擦拋光。
在完成上述拋光之后，將晶片1W的表面進(jìn)行防蝕處理。防蝕處理部分具有類似于拋光處理部分的結(jié)構(gòu)。在將晶片1W的主表面壓在附在拋光滾筒表面的拋光墊上，機(jī)械去除拋光漿料之后，對(duì)晶片1W的主表面加以含有防蝕劑——例如，苯并三唑(BTA)——的化學(xué)溶液，從而在形成在晶片1W主表面上的銅互連的表面部分上形成斥水保護(hù)膜。
完成了防蝕處理的晶片1W暫時(shí)存放在浸漬部分中，以防止其表面變干。浸漬部分用于完成了防蝕處理的晶片1W表面變干直到開始CMP后清洗。有例如這樣的結(jié)構(gòu)，在溢出純水的浸漬箱(儲(chǔ)料器)中浸漬或存放預(yù)定數(shù)量的晶片1W。通過箱浸漬箱中加入冷得足以使內(nèi)嵌二級(jí)互連L2得電化學(xué)腐蝕反應(yīng)基本不能進(jìn)行的純水，可更徹底地防止內(nèi)嵌二級(jí)互連L2的腐蝕。除了上述在浸漬箱中存放晶片的方法之外，還可采用其它方法，只要它能保持晶片1W表面的濕潤(rùn)狀態(tài)，例如，用純水噴淋晶片1W。
然后，立即將晶片1W在保持表面濕潤(rùn)的同時(shí)進(jìn)行CMP后清洗步驟。首先將晶片1W進(jìn)行堿洗。進(jìn)行堿洗以去除雜質(zhì)，例如CMP處理時(shí)的漿料。中和CMP時(shí)附著在晶片1W上的酸性漿料以使晶片1W、雜質(zhì)和清洗刷的zeta電勢(shì)沿同一方向。為了消除它們之間的吸引力，對(duì)晶片1W的表面進(jìn)行擦洗(或刷洗)，同時(shí)向其供給pH值為8或更大的弱堿化學(xué)溶液。作為堿性化學(xué)溶液，使用氨基乙醇(DAE稀釋氨基乙醇，組分2-氨基乙醇，H2NCH2CH2OH，濃度大約為0.001％至0.1％，優(yōu)選地為0.01％)。該化學(xué)溶液對(duì)銅的腐蝕作用更弱，具有和NH4OH相同的去污力。
然后，將晶片1W(特定地，CMP拋光的表面，從該表面上，暴露了內(nèi)嵌二級(jí)互連L2)進(jìn)行還原處理。特定地說，使晶片1W(特定地，CMP拋光的表面)在氫氣氣氛中，在200至475℃——優(yōu)選地300℃——下進(jìn)行0.5至5分鐘——優(yōu)選地大約2分鐘——的熱處理(氫氣(H2)退火圖5的步驟105)。通過該熱處理，可將CMP時(shí)在內(nèi)嵌二級(jí)互連L2表面上產(chǎn)生的氧化銅膜還原為銅，從而抑制或防止隨后酸清洗對(duì)內(nèi)嵌二級(jí)互連L2的腐蝕。這使得有可能同時(shí)抑制或防止互連電阻的增大、互連電阻的波動(dòng)以及步驟差別的出現(xiàn)；此外，可抑制或防止腐蝕侵蝕的產(chǎn)生。當(dāng)沒有進(jìn)行還原處理時(shí)，CMP時(shí)粘附在晶片1W表面上的有機(jī)物——例如BTA——就會(huì)成為清潔時(shí)的掩模，打亂絕緣膜11b表面層的平滑腐蝕。當(dāng)如該實(shí)施方案1中那樣進(jìn)行還原處理時(shí)，可除去CMP時(shí)粘附的有機(jī)物——例如BTA，從而可從絕緣膜11b上將表面層完全地、均勻地去除。這使得可以極大地提高所得半導(dǎo)體集成電路器件的TDDB壽命。在某些情形中，上述氫氣退火不是必須的。
然后將晶片1W進(jìn)行酸洗。進(jìn)行酸洗以改善TDDB特性、除去殘留金屬、減少絕緣膜12b表面上的懸掛鍵以及消除絕緣膜12b表面上的不平坦性。對(duì)晶片1W的表面加以氫氟酸水溶液以通過腐蝕除去其上的雜質(zhì)(微粒)。只有在清洗步驟中加入氫氟酸才能改善TDDB特性，這被認(rèn)為是因?yàn)橥ㄟ^酸洗除去了表面受損層并提高了界面上的粘合性。對(duì)氫氟酸(HF)清洗使用例如刷擦洗，在這樣的條件下進(jìn)行HF濃度0.5％，清洗時(shí)間20秒。在上述實(shí)施例中，堿洗之后進(jìn)行還原然后才是酸洗。CMP后清洗處理的順序并不局限于此，而是可以多種方式改變的。例如，在CMP處理之后，以還原、堿洗和酸洗的順序進(jìn)行處理。作為選擇，可省略間隙而只進(jìn)行酸洗，這意味著CMP后處理在CMP處理之后以還原、酸洗的順序進(jìn)行。只有酸洗改善了TDDB特性，這被認(rèn)為是由于受損層的去除提高了界面特性。在CMP后清洗處理之前或同時(shí)，可對(duì)晶片1W的表面進(jìn)行純水擦洗、純水超聲清洗、流動(dòng)純水清洗或純水旋洗，或者可對(duì)晶片1W的背側(cè)進(jìn)行純水刷洗。
在實(shí)施方案1中，整個(gè)CMP處理部分，以及包括轉(zhuǎn)移室、防蝕室、浸漬室(儲(chǔ)料器)、還原室和清洗室在內(nèi)的后繼部分都具有遮光結(jié)構(gòu)，以抑制或防止晶片1W的金屬(此處為內(nèi)嵌二級(jí)互連L2)由于電化學(xué)作用而發(fā)生腐蝕，如果不加進(jìn)遮光結(jié)構(gòu)，那么當(dāng)晶片1W在CMP處理之后暴露在光線下時(shí)，就會(huì)發(fā)生腐蝕。在CMP處理之后從CMP設(shè)備中取出晶片1W后但還未進(jìn)行清洗處理之前尤其容易發(fā)生這一現(xiàn)象。通過使CMP處理部分以及后繼步驟的每個(gè)腔室都具有遮光結(jié)構(gòu)，保護(hù)了晶片1W的表面在這些步驟中不會(huì)暴露在照明光下，使得有可能避免光電效應(yīng)所導(dǎo)致的短路電流的產(chǎn)生，從而抑制或防止了金屬的腐蝕。這樣的遮光結(jié)構(gòu)通過用遮光板覆蓋CMP設(shè)備和后繼步驟的腔室來實(shí)現(xiàn)，從而將每個(gè)腔室中的照明減小到500勒克斯或更小，優(yōu)選地300勒克斯或更小，更優(yōu)選地100勒克斯或更小。在上述清洗處理之后，使用旋轉(zhuǎn)式脫水機(jī)對(duì)晶片1W進(jìn)行干燥處理，然后進(jìn)行后繼步驟。
在上述CMP后清洗處理之后，將晶片1W如下述那樣進(jìn)行還原等離子體處理。特定地說，將晶片1W(特定地，暴露了內(nèi)嵌二級(jí)互連L2的CMP表面)進(jìn)行氫等離子體處理。當(dāng)晶片1W直徑為例如8英寸(大約200mm)時(shí)，氫等離子體處理在下述條件下進(jìn)行5.0Torr(＝6.6661×102Pa)的處理壓力、600W的射頻(RF)功率、400℃的襯底溫度、500cm3/min的氫氣流速以及10至30秒的處理時(shí)間。電極之間的距離設(shè)為600密耳(15.24mm)。作為處理氣體，使用單一的氫(H)氣或氫(H)和氮(N)的混合氣體。
由于其極強(qiáng)的去除有機(jī)物的能力(高于下面將要描述的氨等離子體處理)，氫等離子體處理幾乎完全去除了CMP時(shí)漿料或漿料成分中所含有的BTA、CMP后清洗之后的有機(jī)酸以及在這些過程中產(chǎn)生的殘留有機(jī)物，使得有可能降低界面漏電流。結(jié)果，進(jìn)一步提高了TDDB壽命。
在上述氫等離子體處理之后，在不讓晶片1W與空氣接觸的情況下，將其進(jìn)行還原處理，如下所述。特定地說，將晶片1W(特定地，暴露內(nèi)嵌二級(jí)互連L2的CMP表面)進(jìn)行氨(NH3)等離子體處理。當(dāng)晶片1W直徑為例如8英寸(大約200mm)時(shí)，氨等離子體處理在下述條件下進(jìn)行0.5至1.0Torr(＝66.6612至133.332Pa)的處理壓力、大約500至1000W的加在等離子體處理設(shè)備上電極上的電壓、大約0至1000W(優(yōu)選地，0)的加在等離子體處理設(shè)備下電極上的電壓、大約300至400℃的襯底溫度、500至1500cm3/min的氨氣流速以及大約5至60秒的處理時(shí)間。電極之間的距離設(shè)為300至600密耳(7.62至15.24mm)。
通過這樣的氨等離子體處理，銅互連表面上因CMP而氧化得到的銅氧化物(CuO、CuO2)被還原成銅(Cu)。另外，在內(nèi)嵌二級(jí)互連L2的表面(很薄的范圍)上形成用于防止銅因設(shè)置流(set flow)而硅化的氮化銅(CuN)層。在絕緣膜12b的上表面(很薄的范圍)上、互連之間形成SiN和SiH，以補(bǔ)償絕緣膜12b表面上的懸掛鍵。另外，可改善下面將要描述的蓋帽絕緣層和內(nèi)嵌二級(jí)互連L2或絕緣膜11b之間的粘合，減小了界面漏電流。這樣的效應(yīng)又帶來了TDDB壽命的提高。當(dāng)相繼進(jìn)行上述氫等離子體處理和氨等離子體處理時(shí)，有可能還原主要由銅組成的內(nèi)嵌二級(jí)互連L2的表面，以形成硅化物阻擋層，并獲得絕緣膜11b界面的清洗、SiH和SiN效應(yīng)，進(jìn)一步提高可靠性。
無須說明的是，還原等離子體處理的條件并不局限于上述那些。在上述實(shí)施例中，氫等離子體處理之后是氨等離子體處理。還原處理并不局限于此，還可以各種方式進(jìn)行改變。例如，在氨等離子體處理之后，可進(jìn)行氫等離子體處理，同時(shí)保持真空狀態(tài)。作為選擇，還原處理可僅包含氨等離子體處理。即使在這樣的情形中，也能提高TDDB壽命。
圖9為半導(dǎo)體器件互連形成部分在圖7之后的制造步驟中時(shí)的局部放大剖面圖。在該步驟中，在氨等離子體處理之后，在進(jìn)行氨等離子體處理的等離子體處理室中，馬上利用等離子體CVD在絕緣膜11b和內(nèi)嵌二級(jí)互連L2上沉積絕緣膜15b，同時(shí)保持真空狀態(tài)，不讓晶片接觸空氣。絕緣膜15b的材料、厚度和形成方法與絕緣膜15a的都類似，因而省略對(duì)它們的描述。然后，在絕緣膜15b上，按照絕緣膜11c、15c、11d和15d的順序依次沉積。絕緣膜11c的材料和形成方法與絕緣膜11a或11b的都類似，因而省略對(duì)它們的描述。絕緣膜15c和15d的材料、厚度和形成方法與絕緣膜15a和15b的都類似，因而省略對(duì)它們的描述。
圖10為半導(dǎo)體器件互連形成部分在圖9之后的制造步驟中時(shí)的局部放大剖面圖。在該步驟中，通過光刻和干法腐蝕，在絕緣膜11d、15c中形成平整的條形互連溝(互連開口部分)16b，在絕緣膜11c、15b中形成從互連溝16b底部向內(nèi)嵌二級(jí)互連L2的上表面延伸的平整的盤形通孔(互連開口部分)19。通孔19的直徑為例如大約0.18μm。通過腐蝕去除圖9中的絕緣膜15d，同時(shí)通過腐蝕形成通孔19所用的開口。
圖11為半導(dǎo)體器件互連形成部分在圖10之后的制造步驟中時(shí)的局部放大剖面圖；圖12和13分別為圖11的A、B區(qū)域的剖面圖。在該步驟中，在晶片1W的絕緣膜11d上、互連溝16b和通孔19內(nèi)，沉積了導(dǎo)電阻擋膜17b。導(dǎo)電阻擋膜17b并沒有完全填滿互連溝16b和通孔19，而是薄薄地附在內(nèi)表面(側(cè)表面和底表面)上。在實(shí)施方案1中，導(dǎo)電阻擋膜17b具有疊層結(jié)構(gòu)，由三層導(dǎo)電膜17b1、17b2、17b3組成。
最下層導(dǎo)電膜(第一導(dǎo)電膜)17b1主要用于改善導(dǎo)電阻擋膜17b和其它材料之間的粘合。安排這樣一層導(dǎo)電膜17b1改善了導(dǎo)電阻擋膜17b和絕緣膜之間的粘合，從而可抑制或防止導(dǎo)電阻擋膜17b的剝落。另外，與僅由鈦硅氮膜組成的導(dǎo)電阻擋膜17b相比，安排這樣一層導(dǎo)電膜使得有可能改善導(dǎo)電阻擋膜17b和主要由銅組成的內(nèi)嵌二級(jí)互連L2的主導(dǎo)電膜18a2之間的粘合，提高了通孔19底部的EM電阻。它還抑制或防止了導(dǎo)電失效的發(fā)生，如果沒有這層導(dǎo)電膜，那么由于主要由銅組成的主導(dǎo)電膜18a2在通孔19的底部處從導(dǎo)電阻擋膜17b上剝落，將會(huì)發(fā)生導(dǎo)電失效。此外，由于導(dǎo)電阻擋膜17b和主導(dǎo)電膜18a2在通孔19底部粘合的改善，可抑制或防止空位的產(chǎn)生，否則，由于應(yīng)力遷移，在通孔19的底部(在主導(dǎo)電膜18a2之上)會(huì)產(chǎn)生空位。這減小了通孔19底部的電阻。在該步驟中，通過選擇例如鉭(Ta)作為導(dǎo)電膜17b1的材料，有可能使其具有改善導(dǎo)電阻擋膜17b和絕緣膜11c、11d、15b、15c或由銅制成的主導(dǎo)電膜18a2之間的粘合的功能，同時(shí)，可使其具有阻擋銅擴(kuò)散的功能。導(dǎo)電膜17b1由例如濺射、MOCVD或原子層沉積(ALD)來形成。尤其當(dāng)導(dǎo)電膜17b1的沉積由濺射來進(jìn)行時(shí)，可改善其與絕緣膜11c、11d、15a、15c之間的粘合。如圖12所示，導(dǎo)電膜17b1在通孔19的側(cè)壁上的厚度d1為大約2nm或更小。當(dāng)使用ALD來形成時(shí)，導(dǎo)電膜17b的厚度可做得比其它任何由濺射或CVD來形成的膜都要薄。下面將要描述通過ALD形成，例如，氮化鈦(TiN)膜。利用TiCl4作為含Ti氣體，在通孔19和互連溝16b的側(cè)壁和底表面沉積相當(dāng)于一個(gè)原子層的TiCl4層。然后，利用Ar氣腐蝕，清潔這樣沉積的TiCl4層的表面。然后，使TiCl4層和用作含氮?dú)怏w的NH3之間發(fā)生化學(xué)反應(yīng)，隨后通過用Ar氣腐蝕對(duì)其進(jìn)行清洗，以獲得相當(dāng)于一個(gè)分子的TiN層。通過重復(fù)上述步驟，可得到厚度為2nm或更小的TiN層。這樣形成的ALD膜在覆蓋上比CVD膜好得多，且具有優(yōu)良的膜質(zhì)量，因?yàn)樗峭ㄟ^重復(fù)沉積相當(dāng)于一個(gè)分子的層來形成的。上述方法并不局限于TiN，還可自由地形成含有其它材料地的膜，只要改變?cè)疾牧蠚怏w。如圖13所示，在通孔19底部地導(dǎo)電膜17b1為例如3nm或更薄。用作導(dǎo)電膜17b1的其它材料的實(shí)施例包括高熔點(diǎn)金屬，例如鈦(Ti)和鈮(Nb)；高熔點(diǎn)金屬的氮化物，例如氮化鉭和氮化鈦；通過在氮化鉭上堆疊鉭而得到的疊層膜；通過在氮化鈦上堆疊鈦而得到的疊層膜，高熔點(diǎn)金屬的硅化物，例如硅化鉭(TaSix)、硅化鈦(TiSix)、硅化銅(CuSi)和硅化鈮(NbSix)；通過在高熔點(diǎn)金屬的氮化物中加入硅(Si)而得到的材料，例如鉭硅氮(TaSiN)；以及硅。
中層導(dǎo)電膜(第二導(dǎo)電膜)17b2的功能主要是抑制和防止銅擴(kuò)散。導(dǎo)電膜17b2由例如鈦硅氮制成，通過例如MOCVD或ALD(原子層沉積)來形成。通過由MOCVD或ALD形成導(dǎo)電膜17b2，可改善互連溝16b和通孔19中導(dǎo)電膜17b2的階梯覆蓋。例如，沉積在通孔19內(nèi)(在側(cè)表面和底表面)的導(dǎo)電膜17b2的厚度可以是沉積在絕緣膜11c上的導(dǎo)電膜17b2的厚度的大約60％。這消除了沉積更厚的導(dǎo)電膜17b2的必要性，使得有可能抑制或防止導(dǎo)電膜阻擋膜17b在通孔19上開口部分的突出。另外，互連溝16b和通孔19內(nèi)的導(dǎo)電阻擋膜17b可以是一薄膜，使得有可能用主要由銅組成的主導(dǎo)電膜充分填滿互連溝16b和通孔19，并增大主導(dǎo)電膜的電容。這降低了內(nèi)嵌互連部分和通孔19部分的電阻。如圖12所示，通孔19內(nèi)側(cè)壁上的導(dǎo)電膜17b2的厚度d3為例如3nm或更小。如圖13所示，通孔19底部上的導(dǎo)電膜17b2的厚度d4為例如3nm或更小。作為形成由鈦硅氮制成的導(dǎo)電膜17b2的方法，使用含鈦氣體和含硅氣體的混合物或含鈦氣體、含硅氣體和含氮(N)氣體的混合物的熱CVD可以是一個(gè)實(shí)施例。作為含鈦氣體，至少可用TiCl4、tetraxydiethylaminoethanol和tetraxydimethylaminoethanol。作為含硅氣體，至少可用硅烷氣體之一，例如SiH2Cl2、SiHCl3、SiCl4、Si2H4和SiH4。作為含氮?dú)怏w，至少可用氨(NH3)和一甲基肼的混合氣體和氮?dú)?N2)中的一種。下面將描述用CVD形成鈦硅氮(TiSiN)的方法。例如，通過使用上述含鈦氣體和含氮?dú)怏w形成氮化鈦(TiN)膜。然后在所得的TiN膜表面上通過使用含硅氣體加入硅以形成TiSiN膜。優(yōu)選地使用甲硅烷氣體(SiH4)作為含硅氣體。在該情形中，導(dǎo)電膜17b2具有鈦硅氮(TiSiN)層和氮化鈦層，二者堆疊，前者構(gòu)成表面層。
下面是用ALD形成TiSiN膜的方法。首先，使用TiCl4作為含鈦氣體，在通孔19和互連溝16b內(nèi)的側(cè)壁和底表面上沉積相當(dāng)于一個(gè)分子的TiCl4膜。然后，導(dǎo)入Ar氣以清潔TiCl4層的表面。通過使用NH3作為含氮?dú)怏w，導(dǎo)致了與相當(dāng)于一個(gè)分子的TiCl4層的化學(xué)反應(yīng)。然后，使用Ar氣清潔表面，從而得到了相當(dāng)于一個(gè)分子的TiN。作為含硅氣體，使用SiH4來與TiN層反應(yīng)，從而得到了相當(dāng)于一個(gè)分子的TiSiN層。通過重復(fù)上述操作，可獲得厚度為大約2nm或更小的TiSiN層。作為選擇，使用SiH4氣體作為含硅氣體，在相當(dāng)于一個(gè)分子的TiN層表面上加入Si，獲得了厚度為大約2nm或更小的TiSiN層。通過使用能比CVD形成更薄的膜的ALD，可進(jìn)一步改善通孔19和互連溝16b的覆蓋。另外，通過重復(fù)沉積相當(dāng)于一個(gè)分子的層而形成膜，從而這樣得到的膜致密且具有優(yōu)良的膜質(zhì)量。只要改變?cè)疾牧蠚怏w，就可自由地形成含有其它材料的膜。膜并不局限于TiN。這也同等地用于將在另一實(shí)施方案中描述的ALD膜。形成導(dǎo)電膜17b2時(shí)晶片1W的溫度為例如大約250至700℃。用于導(dǎo)電膜17b2的其它材料的實(shí)施例包括材料例如鉭硅氮(TaSiN)膜，通過在高熔點(diǎn)金屬氮化物和氮化鈦中加入硅而得到。
最上層導(dǎo)電膜(第三導(dǎo)電膜)17b3的主要功能是改善導(dǎo)電阻擋膜17b和主要由銅組成的導(dǎo)電膜之間的粘合。通過安排這樣一層導(dǎo)電膜17b3，與導(dǎo)電阻擋膜17由單層鈦硅氮膜形成的情形相比，改善了主要由銅組成的主導(dǎo)電膜——這層膜要埋入互連溝16b和通孔19中——和導(dǎo)電阻擋膜17b之間的粘合。它還提高了通孔19處的EM電阻。另外，可抑制或防止導(dǎo)電失效的產(chǎn)生，否則，由于通孔19中主要由銅組成的主導(dǎo)電膜從導(dǎo)電阻擋膜17b上的剝落，會(huì)發(fā)生導(dǎo)電失效。這減小了通孔19處的電阻。在該步驟中，通過選擇鉭作為導(dǎo)電膜17b3的材料，有可能使導(dǎo)電膜17b3同時(shí)具有改善導(dǎo)電阻擋膜17b和由銅組成的主導(dǎo)電膜——該層膜將在后面形成作為內(nèi)嵌三級(jí)互連的構(gòu)成成分——之間的粘合的功能以及阻擋銅擴(kuò)散的功能。導(dǎo)電膜17b3通過濺射、MOCVD或ALD來形成。通過由濺射沉積導(dǎo)電膜17b3，可改善其與導(dǎo)電膜17b2之間的粘合。如圖12所示，導(dǎo)電膜17b3在通孔19中的側(cè)壁上的厚度d5為例如2nm或更小，而導(dǎo)電膜17b3在通孔19底部上的厚度d6為例如3nm或更小。用于導(dǎo)電膜17b3的其它材料的實(shí)施例包括高熔點(diǎn)金屬，例如鈦和鈮；高熔點(diǎn)金屬的氮化物，例如氮化鉭和氮化鈦；在氮化鉭上堆疊鉭而得到的疊層膜；高熔點(diǎn)金屬的硅化物，例如硅化鉭、硅化鈦、硅化銅和硅化鈮；在高熔點(diǎn)金屬的氮化物中加入硅(Si)而得到的材料，例如鉭硅氮；以及硅。
圖14為半導(dǎo)體器件的互連形成部分在圖11之后的制造步驟中時(shí)的局部放大剖面圖。在該步驟中，與內(nèi)嵌二級(jí)互連L2的主導(dǎo)電膜18a類似，通過下述方法形成主導(dǎo)電膜(第四導(dǎo)電膜)18b利用濺射在導(dǎo)電阻擋膜17b(導(dǎo)電膜17b3)上沉積一層由銅制成的薄導(dǎo)電膜18b1，通過例如涂覆或電鍍方法在其上生長(zhǎng)由銅制成的相對(duì)較厚的導(dǎo)電膜18b2。和主導(dǎo)電膜18a的形成一樣，可使用濺射或CVD作為替代來形成主導(dǎo)電膜18b。在沉積了主導(dǎo)電膜18b之后，在例如無氧化氣氛(例如，氫氣氣氛)中、大約475℃下對(duì)晶片1W進(jìn)行熱處理以引起主導(dǎo)電膜18b的回流，從而使銅完全填滿互連溝16b和通孔19的內(nèi)部。在實(shí)施方案1中，如上所述，由于導(dǎo)電阻擋膜17b較薄，在互連溝16b和通孔19中沒有突出，所以主導(dǎo)電膜18b2的銅可很好地填充在互連溝16b和通孔19中。另外，由于導(dǎo)電膜17b3改善了其本身與主導(dǎo)電膜18b之間的粘合，可抑制或防止導(dǎo)電失效的產(chǎn)生，否則，由于主導(dǎo)電膜18b從導(dǎo)電阻擋膜17b上的剝落，會(huì)發(fā)生導(dǎo)電失效。這提高了通孔19中的EM電阻。此外，由于要埋入通孔19中的主導(dǎo)電膜18b主要由銅組成，可減小通孔19部分處的電阻。由于通過形成導(dǎo)電膜17b1可改善導(dǎo)電阻擋膜17b和絕緣膜之間的粘合，可抑制或防止導(dǎo)電阻擋膜的剝落。還可抑制或防止導(dǎo)電失效的產(chǎn)生，否則，由于通孔19底部主要由銅組成的主導(dǎo)電膜18a2從導(dǎo)電阻擋膜17b上的剝落，會(huì)發(fā)生導(dǎo)電失效。
圖15為半導(dǎo)體器件的互連形成部分在圖14之后的制造步驟中時(shí)的局部放大剖面圖；圖16為半導(dǎo)體器件的晶片某一實(shí)施例在圖15的制造步驟中時(shí)的局部剖面圖。在該步驟中，通過類似于形成內(nèi)嵌二級(jí)互連L2時(shí)所用的CMP對(duì)圖14中所示的主導(dǎo)電膜18b和導(dǎo)電阻擋膜17b進(jìn)行拋光，從而在互連溝16b和通孔19中形成了內(nèi)嵌三級(jí)互連L3，如圖15所示。內(nèi)嵌三級(jí)互連L3具有由MOCVD或ALD形成的相對(duì)較薄的導(dǎo)電阻擋膜17b——它薄于由濺射形成的膜，和相對(duì)較厚的主導(dǎo)電膜18b，并且通過通孔19與內(nèi)嵌二級(jí)互連L2電相連。在類似于形成內(nèi)嵌二級(jí)互連L2時(shí)所用的處理之后，與形成絕緣膜15b時(shí)一樣，在絕緣膜11c和內(nèi)嵌三級(jí)互連L3上形成用作互連蓋帽的絕緣膜(第二絕緣膜)15e。絕緣膜15e的材料和厚度都與絕緣膜15a、15b、15c的相似。
圖17為如實(shí)施方案1中形成的內(nèi)嵌互連(此處，內(nèi)嵌三級(jí)互連)的互連電阻與本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的互連電阻相比的曲線圖。每個(gè)白方塊表示在根據(jù)實(shí)施方案1在銅和鈦硅氮膜之間插入鉭的情形中互連電阻的測(cè)量點(diǎn)，而每個(gè)黑圓圈表示在根據(jù)本發(fā)明者所調(diào)查的技術(shù)使用在氮化鉭上堆疊鉭而得到的膜作為導(dǎo)電阻擋膜的情形中互連電阻的測(cè)量點(diǎn)。從圖17可以看出，根據(jù)實(shí)施方案1，可降低互連電阻。
圖18為如實(shí)施方案1中形成的內(nèi)嵌互連(此處，內(nèi)嵌三級(jí)互連L3)在通孔19處的電阻(通路電阻)與本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的通路電阻相比的曲線圖。每個(gè)黑圓圈表示在根據(jù)實(shí)施方案1在銅和鈦硅氮膜之間插入鉭的情形中通路電阻的測(cè)量點(diǎn)，而每個(gè)白方塊表示在根據(jù)本發(fā)明者所調(diào)查的技術(shù)使用鈦硅氮單層膜作為導(dǎo)電阻擋膜的情形中通路電阻的測(cè)量點(diǎn)。從圖18可以看出，根據(jù)實(shí)施方案1，也降低了通路電阻。
圖19為如實(shí)施方案1中形成的內(nèi)嵌互連(此處，內(nèi)嵌三級(jí)互連L3)的電遷移(下文中簡(jiǎn)寫為“EM”)電阻(可靠性)與本發(fā)明者所調(diào)查的內(nèi)嵌互連結(jié)構(gòu)的EM電阻相比的曲線圖。每個(gè)白方塊表示在根據(jù)實(shí)施方案1在銅和鈦硅氮膜之間插入鉭的情形中EM電阻的測(cè)量點(diǎn)，而每個(gè)黑圓圈表示在根據(jù)本發(fā)明者所調(diào)查的技術(shù)使用鈦硅氮單層膜作為導(dǎo)電阻擋膜的情形中EM電阻的測(cè)量點(diǎn)。從圖19可以看出，根據(jù)實(shí)施方案1，提高了EM電阻(可靠性)。
(實(shí)施方案2)在實(shí)施方案2中，導(dǎo)電阻擋膜具有由導(dǎo)電膜組成的雙層結(jié)構(gòu)。下面將根據(jù)圖20和21描述該結(jié)構(gòu)。圖20為根據(jù)實(shí)施方案2，半導(dǎo)體器件的互連形成部分在其一個(gè)制造步驟中時(shí)的局部放大剖面圖；圖21為半導(dǎo)體器件的互連形成部分在圖20之后的制造步驟中時(shí)的局部放大剖面圖。
在實(shí)施方案2中，在根據(jù)實(shí)施方案1的圖1至10描述的步驟之后，在晶片的絕緣膜11d上、以及互連溝16b和通孔19中沉積具有兩層導(dǎo)電膜17b2、17b3的導(dǎo)電阻擋膜17b。還是在此情形中，導(dǎo)電阻擋膜17b并不完全填滿互連溝16b和通孔19，而是在它們內(nèi)部(側(cè)表面和底表面)薄薄地附著一層。如實(shí)施方案1中那樣用CVD或ALD形成導(dǎo)電膜17b2，可改善互連溝16b和通孔19中導(dǎo)電膜17b2的階梯覆蓋，從而可抑制或防止導(dǎo)電阻擋膜17b在通孔19上開口部分處的突出，并且可以使互連溝16b和通孔19內(nèi)的導(dǎo)電阻擋膜17b形成薄膜，使得有可能用主要由銅組成的主導(dǎo)電膜充分填充互連溝16b和通孔19，并增大主導(dǎo)電膜的電容。這降低了內(nèi)嵌互連部分和通孔19部分的電阻。另外，通過沉積導(dǎo)電膜17b3，與導(dǎo)電阻擋膜17b僅由單層鈦硅氮膜形成的情形相比，主要由銅組成的主導(dǎo)電膜——這層膜將埋入互連溝16b和通孔19中——和導(dǎo)電阻擋膜17b之間的粘合得以改善。結(jié)果，提高了通孔19中的EM電阻，此外，還抑制或防止了導(dǎo)電失效的產(chǎn)生，否則，由于通孔19中主要由銅組成的主導(dǎo)電膜從導(dǎo)電阻擋膜17b上的剝落，會(huì)發(fā)生導(dǎo)電失效。還減小了通孔19部分處的電阻。導(dǎo)電膜17b3優(yōu)選地由濺射形成。這樣的話，與由CVD形成導(dǎo)電膜17b3相比，可改善主要由銅組成并埋入通孔19中的主導(dǎo)電膜和導(dǎo)電阻擋膜17b之間的粘合。導(dǎo)電膜17b2、17b3在通孔19的側(cè)表面和底表面上的厚度與實(shí)施方案1中類似。用ALD可形成比CVD所形成的更薄的導(dǎo)電膜17b，呈現(xiàn)出優(yōu)良的覆蓋，此外，這樣形成的膜致密且具有改善的膜質(zhì)量。然后，如圖21所示，和實(shí)施方案1中一樣，在晶片1W上沉積主要由銅組成的主導(dǎo)電膜18b，然后利用CMP對(duì)主導(dǎo)電膜18b和下層導(dǎo)電阻擋膜17b的不必要部分進(jìn)行拋光，從而形成內(nèi)嵌三級(jí)互連L3。然后，與實(shí)施方案1中一樣，在CMP后處理之后，沉積用作互連蓋帽的絕緣膜15e。
根據(jù)實(shí)施方案2，除了實(shí)施方案1可得的效果之外，還可得到如下效果。特定地說，由于導(dǎo)電阻擋膜17b可做得比實(shí)施方案1中更薄，可降低互連溝16b和通孔19中銅的電容，因此，可使內(nèi)嵌互連和通孔19部分處的電阻小于實(shí)施方案1中的。另外，可減少形成導(dǎo)電膜的步驟，縮短了半導(dǎo)體器件的制造時(shí)間。還降低了半導(dǎo)體器件的制造成本。
(實(shí)施方案3)在實(shí)施方案3中，將描述層間絕緣膜具有低介電常數(shù)絕緣膜(低K絕緣膜)的半導(dǎo)體器件。術(shù)語“低介電常數(shù)絕緣膜”指的是介電常數(shù)低于氧化硅膜(例如，TEOS(四乙氧基硅烷)氧化物膜)的絕緣膜。TEOS氧化物膜的相對(duì)介電常數(shù)通常為大約4.1至4.2。
圖22為半導(dǎo)體器件的互連形成部分在類似于實(shí)施方案1的圖1至10所示的制造步驟之后的類似于圖11所示的制造步驟中時(shí)的局部放大剖面圖。在實(shí)施方案3中，在絕緣膜11a1上堆疊絕緣膜11a2形成絕緣膜11a，在絕緣膜11b1上堆疊絕緣膜11b2形成絕緣膜11b，在絕緣膜11c1上堆疊絕緣膜11c2形成絕緣膜11c，在絕緣膜11d1上堆疊絕緣膜11d2形成絕緣膜11d。每層絕緣膜11a1、11b1、11c1、11d1都由低介電常數(shù)絕緣膜膜(低K絕緣膜)——例如有機(jī)聚合物或有機(jī)硅石玻璃——制成。有機(jī)聚合物的實(shí)施例包括“SiLK”(商品名；Dow Chemical Co./USA出產(chǎn)，相對(duì)介電常數(shù)2.7，耐熱溫度490℃或更高，介質(zhì)擊穿電壓4.0至5.0MV/Vm)，以及聚烯丙基醚(PAE)材料，例如“FLARE”(商品名；Honeywell Electronic Materials/USA出產(chǎn)，相對(duì)介電常數(shù)2.8，耐熱溫度400℃或更高)。PAE材料的特點(diǎn)在于高的基本性能以及優(yōu)良的機(jī)械強(qiáng)度、熱穩(wěn)定性和性價(jià)比。有機(jī)硅石玻璃(SiOC材料)的實(shí)施例包括“HSG-R7”(商品名；Hitachi Chemical Co.，Ltd.出產(chǎn)，相對(duì)介電常數(shù)2.8，耐熱溫度650℃)，“Black Diamond”(商標(biāo)；Applied Materials，Inc./USA出產(chǎn)，相對(duì)介電常數(shù)3.0至2.4，耐熱溫度450℃)，以及“P-MTES”(商品名；Hitachi Kaihatsu出產(chǎn)，相對(duì)介電常數(shù)3.2)。SiOC材料的其它實(shí)施例包括“CORAL”(商品名；Novellus System，Inc./USA出產(chǎn)，相對(duì)介電常數(shù)2.7至2.4，耐熱溫度500℃)，以及“Aurora 2.7”(商品名；Nippon ASM出品，相對(duì)介電常數(shù)2.7，耐熱溫度450℃)。
作為絕緣膜11a1、11b1、11c1、11d1所用的低介電常數(shù)材料，還可使用FSG(SiOF材料)、HSQ(氫含硅倍半環(huán)氧乙烷)材料、MSQ(甲基含硅倍半環(huán)氧乙烷)材料、多孔HSQ材料、多孔MSQ材料以及多孔有機(jī)材料。
HSQ材料的實(shí)施例包括“OCD T-12”(商品名；Tokyo OhkaKogyo出產(chǎn)，相對(duì)介電常數(shù)3.4至2.9，耐熱溫度450℃)，“Fox”(商品名；Dow Corning Corp/USA出產(chǎn)，相對(duì)介電常數(shù)2.9)，以及“OCL T-32”(商品名；Tokyo Ohka Kogyo出產(chǎn)，相對(duì)介電常數(shù)2.5，耐熱溫度450℃)。
MSQ材料的實(shí)施例包括“OCD T-9”(商品名；Tokyo OhkaKogyo出產(chǎn)，相對(duì)介電常數(shù)2.7，耐熱溫度600℃)，“LKD-T200”(商品名；JSR出產(chǎn)，相對(duì)介電常數(shù)2.7至2.5，耐熱溫度450℃)，“HOSP”(商品名；Honeywell Electronic Materials/USA出產(chǎn)，相對(duì)介電常數(shù)2.5，耐熱溫度550℃)，“HSG-RZ25”(商品名；Hitachi Chemical Co.，Ltd.出產(chǎn)，相對(duì)介電常數(shù)2.5，耐熱溫度650℃)，“OCL T-31”(商品名；Tokyo Ohka Kogyo出產(chǎn)，相對(duì)介電常數(shù)2.3，耐熱溫度500℃)，以及“LKD-T400”(商品名；JSR出產(chǎn)，相對(duì)介電常數(shù)2.2至2，耐熱溫度450℃)。
多孔HSQ材料的實(shí)施例包括“XLK”(商品名；Dow CorningCorp./USA出產(chǎn)，相對(duì)介電常數(shù)2.5至2)，“OCL T-72”(商品名；Tokyo Ohka Kogyo出品，相對(duì)介電常數(shù)2.2至1.9，耐熱溫度450℃)，“Nanoglass”(商品名；Honeywell Electronic Materials/USA出產(chǎn)，相對(duì)介電常數(shù)2.2至1.8，耐熱溫度500℃或更高)，以及“MesoELK”(商品名；Air Products and Chemicals，Inc./USA出產(chǎn)，相對(duì)介電常數(shù)2或更低)。
多孔MSQ材料的實(shí)施例包括“HSG-6211x”(商品名；HitachiChemical Co.，Ltd.出產(chǎn)，介電常數(shù)2.4，耐熱溫度650℃)，“ALCAP-S”(商品名；Asahi Chemical Industry Co.，Ltd.出產(chǎn)，介電常數(shù)2.3至1.8，耐熱溫度450℃)，“OCL T-77”(商品名；Tokyo OhkaKogyo Co.，Ltd.出產(chǎn)，相對(duì)介電常數(shù)2.2至1.9，耐熱溫度600℃)，“HSG-6210X”(商品名；Hitachi Chemical Co.，Ltd.出產(chǎn)，相對(duì)介電常數(shù)2.1，耐熱溫度650℃)，以及“silica aerogel”(商品名；Kobe Steel，Ltd.出產(chǎn)，相對(duì)介電常數(shù)1.4-1.1)。
多孔有機(jī)材料的實(shí)施例包括“PolyELK”(商品名；Air Productsand Chemicals，Inc/USA出產(chǎn)，相對(duì)介電常數(shù)2或更低，耐熱溫度490℃)。
SiOC材料和SiOF材料通過例如CVD(化學(xué)氣相沉積)或涂敷方法來形成。“Black Diamond”通過例如使用三甲基硅烷和氧氣的混合氣體的CVD來形成，而“p-MTES”通過例如使用甲基三乙氧基硅烷和N2O的混合氣體的CVD來形成。其它低介電常數(shù)絕緣材料通過例如涂敷方法來形成。
在由這樣的低K絕緣膜制成的絕緣膜11a1、11b1、11c1、11d1上的絕緣膜11a2、11b2、11c2、11d2為所謂的低K蓋帽絕緣膜。每層絕緣膜11a2、11b2、11c2、11d2都由以二氧化硅(SiO2)為代表的氧化硅(SiOx)膜制成，它們用于例如保持機(jī)械強(qiáng)度、保護(hù)表面和保持絕緣膜11a1、11b1、11c1、11d1在CMP處理時(shí)的防潮性。絕緣膜11a2、11b2、11c2、11d2分別薄于絕緣膜11a1、11b1、11c1、11d1，它們?yōu)槔绱蠹s25nm至100nm，優(yōu)選地大約50nm厚。絕緣膜11a2、11b2、11c2、11d2并不局限于氧化硅膜，可以改變。例如，也可使用氮化硅(SixNy)膜、碳化硅(SiC)膜或碳氮化硅(SiCN)膜。氮化硅膜、碳化硅膜或碳氮化硅膜可通過例如等離子體CVD來形成。由等離子體CVD形成的碳化硅膜的實(shí)施例包括“BLOk”(商標(biāo)；AppliedMaterials，Inc.出產(chǎn)，相對(duì)介電常數(shù)4.3)。在形成時(shí)，使用了三甲基硅烷和氦氣(或N2、NH3)的混合氣體。
在絕緣膜11d、15c中，如實(shí)施方案1中那樣形成了平整的條形互連溝(互連開口部分)16b。在絕緣膜11d、15c中，形成了從互連溝16b底部向內(nèi)嵌二級(jí)互連L2上表面延伸的平整盤形通孔(互連開口部分)19。還是在實(shí)施方案3中，在晶片1W的絕緣膜11d(絕緣膜11d2)上、互連溝16b和通孔19內(nèi)，沉積了導(dǎo)電阻擋膜17b。導(dǎo)電阻擋膜17b在互連溝16b和通孔19內(nèi)部(側(cè)表面和底表面)薄薄地附著了一層，而沒有用其完全填滿互連溝16b和通孔19。然而，在實(shí)施方案3中，導(dǎo)電阻擋膜17b具有堆疊在一起的兩層導(dǎo)電膜17b1、17b2。特定地說，導(dǎo)電阻擋膜17b具有鄰近于絕緣膜11c、11d、15b、15c的底導(dǎo)電層17b1以及堆疊在導(dǎo)電膜17b1上底導(dǎo)電膜17b2。導(dǎo)電膜17b1、17b2與實(shí)施方案1中描述的類似。因此，可獲得類似于實(shí)施方案1中所描述的導(dǎo)電膜17b1、17b2所獲得的效果。
本發(fā)明者首次發(fā)現(xiàn)，如果不安排導(dǎo)電膜17b1而僅以由鈦硅氮(TiSiN)制成的導(dǎo)電膜17b2形成導(dǎo)電阻擋膜17b，則在對(duì)導(dǎo)電膜17b2進(jìn)行處理時(shí)，會(huì)損壞低K絕緣膜地質(zhì)量。在形成TiSiN膜時(shí)，進(jìn)行氫氣(H2)/氮?dú)?N2)等離子體處理以除去存在于TiSiN膜中的碳(C)。這導(dǎo)致膜質(zhì)量的上述惡化，例如由于具有碳的低K膜(尤其是有機(jī)材料，例如SiLK)的灰化而引起的膜的消失或剝落。在實(shí)施方案3中，當(dāng)互連結(jié)構(gòu)具有低K絕緣膜結(jié)構(gòu)時(shí)，在沉積由鈦硅氮(TiSiN)制成的導(dǎo)電膜17b2之前沉積導(dǎo)電膜17b1，以防止導(dǎo)電膜17b2和低K絕緣膜(絕緣膜11c1、11d1)的直接接觸。這使得有可能防止低K絕緣膜的消失或剝落，否則，由于將導(dǎo)電膜17b2暴露在等離子體中，將會(huì)發(fā)生低K絕緣膜的消失或剝落。與低K絕緣膜(絕緣膜11c1、11d1)接觸的導(dǎo)電膜17b1中必須不含碳。這種膜的實(shí)施例包括鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜，以及鈦和氮化鈦的疊層膜。更優(yōu)選使用沉積或?yàn)R射來形成導(dǎo)電膜17b1。與采用CVD或ALD相比，采用濺射來形成導(dǎo)電膜17b2和低K絕緣膜之間的導(dǎo)電膜17b1還可改善導(dǎo)電膜17b1和低K絕緣膜(絕緣膜11c1、11d1)之間的粘合。
圖23為半導(dǎo)體器件的互連形成部分在圖22之后的制造步驟中時(shí)的局部放大剖面圖；圖24為晶片在圖23的制造步驟中時(shí)的局部放大剖面圖。與實(shí)施方案1中一樣，在晶片1W主表面上的導(dǎo)電阻擋膜17b上沉積主要由銅組成的導(dǎo)電膜18b，隨后利用CMP對(duì)導(dǎo)電阻擋膜17b和主導(dǎo)電膜18b的不必要部分進(jìn)行拋光，從而在互連溝16和通孔19中形成內(nèi)嵌三級(jí)互連L3。與實(shí)施方案1中一樣，在各種CMP后處理之后，在晶片1W主表面上的絕緣膜11d和內(nèi)嵌三級(jí)互連L3上沉積互連蓋帽絕緣膜15e。在上述方式中，制作了根據(jù)實(shí)施方案3的具有低K絕緣膜結(jié)構(gòu)的半導(dǎo)體器件。實(shí)施方案3中所描述的是具有低K蓋帽絕緣膜11a2、11b2、11c2、11d2的結(jié)構(gòu)。在CMP處理時(shí)采用上述無磨料化學(xué)機(jī)械拋光使得絕緣膜11a至11d的拋光表面無刮擦，從而該結(jié)構(gòu)可不具有低K蓋帽絕緣膜11a2、11b2、11c2、11d2。這極大地減小了互連層中絕緣膜的介電常數(shù)，并極大地減小了互連電容，提高了所得半導(dǎo)體器件的工作速度。
本發(fā)明者的發(fā)明根據(jù)某些實(shí)施方案進(jìn)行了特別描述。然而，應(yīng)當(dāng)記住的是，本發(fā)明并不局限于此。無須說明的是，只要不超出本發(fā)明要旨，可對(duì)其進(jìn)行調(diào)整。
例如，作為實(shí)施方案3的內(nèi)嵌三級(jí)互連，可使用實(shí)施方案1的內(nèi)嵌三級(jí)互連。由于實(shí)施方案1的內(nèi)嵌三級(jí)互連具有這樣的導(dǎo)電阻擋膜結(jié)構(gòu)在像鈦硅氮這樣的導(dǎo)電膜下安排了另一層導(dǎo)電膜，因此可避免實(shí)施方案3中所描述的沒有該層膜的話低K絕緣膜結(jié)構(gòu)中會(huì)發(fā)生的問題。
在上述實(shí)施方案1至3中，描述了該實(shí)施方案的互連結(jié)構(gòu)用于內(nèi)嵌三級(jí)互連的應(yīng)用。它并不只能用于內(nèi)嵌三級(jí)互連，還可用于其下或其上的互連，例如一級(jí)或二級(jí)互連，或四極或五級(jí)互連。
根據(jù)到此為止所進(jìn)行的描述，本發(fā)明者的發(fā)明被用于具有CMIS電路的半導(dǎo)體器件，它是成為本發(fā)明背景的工業(yè)領(lǐng)域；但是，本發(fā)明不僅可用于上述器件，還可用于具有存儲(chǔ)電路的半導(dǎo)體器件，例如DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)、SRAM(靜態(tài)隨機(jī)存儲(chǔ)器)和閃存(EEPROM；電可擦可編成只讀存儲(chǔ)器)；具有邏輯電路的半導(dǎo)體器件，例如微處理器；以及在同一半導(dǎo)體襯底上裝配有存儲(chǔ)電路和邏輯電路的混合式半導(dǎo)體器件。它還可用于具有內(nèi)嵌銅互連結(jié)構(gòu)的電器件或微機(jī)械。
下面將簡(jiǎn)要描述本申請(qǐng)的實(shí)施方案所能獲得的典型優(yōu)點(diǎn)。
在形成在互連開口部分中主要由銅組成的導(dǎo)電膜和另一由化學(xué)氣相沉積形成的具有阻擋銅擴(kuò)散的特性的導(dǎo)電膜之間形成又一由能與銅良好粘合的材料組成的導(dǎo)電膜，使得有可能改善構(gòu)成半導(dǎo)體器件的互連且主要由銅組成的導(dǎo)電膜和另一由化學(xué)氣相沉積形成的具有阻擋銅擴(kuò)散的特性的導(dǎo)電膜之間的粘合。這改善了具有主要由銅組成的導(dǎo)電膜作為互連材料的半導(dǎo)體器件的可靠性；改善了具有主要由銅組成的導(dǎo)電膜作為主導(dǎo)電膜的互連結(jié)構(gòu)的階梯覆蓋；提高了互連結(jié)構(gòu)的EM電阻；降低了互連電阻。
下面將描述本申請(qǐng)所公開的發(fā)明的典型優(yōu)點(diǎn)。
可改善主要由銅組成的導(dǎo)電膜和另一具有阻擋銅擴(kuò)散的特性的導(dǎo)電膜——每層都構(gòu)成半導(dǎo)體器件的互連——之間的粘合。
權(quán)利要求
1.半導(dǎo)體器件，包含(a)第一絕緣膜，沉積在半導(dǎo)體襯底上；(b)互連開口部分，形成在第一絕緣膜中；(c)互連，置于互連開口部分中；以及(d)第二絕緣膜，沉積在第一絕緣膜和互連上，所述互連具有第一導(dǎo)電膜，形成在互連開口部分中；第二導(dǎo)電膜，由化學(xué)氣相沉積或ALD通過第一導(dǎo)電膜形成在互連開口部分中，由鈦硅氮、鉭硅氮、氮化鉭和氮化鈦中的任意一種組成；第三導(dǎo)電膜，通過第一和第二導(dǎo)電膜形成在互連開口部分中，由具有和銅的優(yōu)良粘合性的材料組成；以及第四導(dǎo)電膜，通過第一、第二和第三導(dǎo)電膜形成在互連開口部分中，主要成分為銅。
2.半導(dǎo)體器件，包含(a)第一絕緣膜，沉積在半導(dǎo)體襯底上，介電常數(shù)小于氧化硅；(b)互連開口部分，形成在第一絕緣膜中；(c)互連，置于互連開口部分中；以及(d)第二絕緣膜，形成在第一絕緣膜和互連上，所述互連具有第一導(dǎo)電膜，形成在互連開口部分中；第二導(dǎo)電膜，由化學(xué)氣相沉積或ALD通過第一導(dǎo)電膜形成在互連開口部分中，由鈦硅氮、鉭硅氮、氮化鉭和氮化鈦中的任意一種組成；以及第四導(dǎo)電膜，通過第一和第二導(dǎo)電膜形成在互連開口部分中，主要成分為銅。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第三導(dǎo)電膜具有阻擋銅擴(kuò)散的特性。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第三導(dǎo)電膜由下列任何一種組成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜，以及鈦和氮化鈦的疊層膜。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第一導(dǎo)電膜由具有和第一絕緣膜的優(yōu)良粘合性的材料組成。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第三導(dǎo)電膜由具有和銅的優(yōu)良粘合性的材料組成。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第二導(dǎo)電膜具有阻擋銅擴(kuò)散的特性。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第一導(dǎo)電膜由下列任何一種組成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜，以及鈦和氮化鈦的疊層膜。
9.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第一絕緣膜的介電常數(shù)低于氧化硅的介電常數(shù)。
10.半導(dǎo)體器件，包含(a)第一絕緣膜，沉積在半導(dǎo)體襯底上；(b)互連開口部分，形成在第一絕緣膜中；(c)互連，置于互連開口部分中；以及(d)第二絕緣膜，形成在第一絕緣膜和互連上，所述互連具有第二導(dǎo)電膜，由化學(xué)氣相沉積或ALD形成在互連開口部分中，由鈦硅氮、鉭硅氮、氮化鉭和氮化鈦中的任意一種組成；第三導(dǎo)電膜，通過第二導(dǎo)電膜形成在互連開口部分中，由具有和銅的優(yōu)良粘合性的材料組成；以及第四導(dǎo)電膜，通過第二和第三導(dǎo)電膜形成在互連開口部分中，主要成分為銅。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中第三導(dǎo)電膜具有阻擋銅擴(kuò)散的特性。
12.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第三導(dǎo)電膜由下列任何一種組成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜，以及鈦和氮化鈦的疊層膜。
13.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中互連被形成為具有鑲嵌結(jié)構(gòu)。
14.半導(dǎo)體器件，在半導(dǎo)體襯底上具有一級(jí)互連，該一級(jí)互連包含主導(dǎo)電膜，由銅組成或主要由銅組成；第一導(dǎo)電膜，形成在主導(dǎo)電膜的側(cè)表面和底表面上；以及第二導(dǎo)電膜，通過第一導(dǎo)電膜形成在主導(dǎo)電膜的側(cè)表面和底表面上，其中第一導(dǎo)電膜與主導(dǎo)電膜的粘合性比第二導(dǎo)電膜與主導(dǎo)電膜的粘合性高，以及其中第二導(dǎo)電膜阻擋銅擴(kuò)散的特性比第一導(dǎo)電膜高。
15.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中第二導(dǎo)電膜由化學(xué)氣相沉積或ALD來形成，而第一導(dǎo)電膜由濺射來形成。
16.根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中形成在主導(dǎo)電膜側(cè)表面上的第一導(dǎo)電膜的厚度大于形成在主導(dǎo)電膜底表面上的第一導(dǎo)電膜的厚度。
17.根據(jù)權(quán)利要求14的半導(dǎo)體器件，進(jìn)一步包含通過第一導(dǎo)電膜和第二導(dǎo)電膜形成在主導(dǎo)電膜側(cè)表面和底表面上的第三導(dǎo)電膜，其中第三導(dǎo)電膜與主導(dǎo)電膜的粘合性高于第二導(dǎo)電膜與主導(dǎo)電膜的粘合性。
18.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中構(gòu)成第二導(dǎo)電膜的元素?cái)?shù)大于構(gòu)成第一導(dǎo)電膜的元素?cái)?shù)。
19.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中第二導(dǎo)電膜由鈦硅氮、鉭硅氮、氮化鉭和氮化鈦中的任意一種組成，以及其中第一導(dǎo)電膜由下列任何一種組成鉭、鈦、氮化鉭、氮化鈦、鉭和氮化鉭的疊層膜，以及鈦和氮化鈦的疊層膜。
20.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中第一導(dǎo)電膜與主導(dǎo)電膜的粘合性高于第二導(dǎo)電膜與主導(dǎo)電膜的粘合性，以及其中第二導(dǎo)電膜阻擋銅擴(kuò)散的特性高于第一導(dǎo)電膜。
21.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中第一導(dǎo)電膜由濺射來形成。
全文摘要
本發(fā)明給出一種半導(dǎo)體器件，包含第一絕緣膜，沉積在半導(dǎo)體襯底上；互連開口部分，形成在第一絕緣膜中；互連，置于互連開口部分中；以及第二絕緣膜，形成在第一絕緣膜和互連上。所述互連具有第一導(dǎo)電膜；第二導(dǎo)電膜，由化學(xué)氣相沉積或ALD通過第一導(dǎo)電膜形成，由鈦硅氮、鉭硅氮、氮化鉭和氮化鈦中的任意一種組成；第三導(dǎo)電膜，通過第一和第二導(dǎo)電膜形成，由具有和銅的優(yōu)良粘合性的材料組成；以及第四導(dǎo)電膜，通過第一、第二和第三導(dǎo)電膜形成，主要成分為銅。本發(fā)明使得有可能改善主要由銅組成的導(dǎo)電膜和另一具有阻擋銅擴(kuò)散的功能的導(dǎo)電膜—每層導(dǎo)電膜都構(gòu)成半導(dǎo)體器件的互連—之間的粘合。
文檔編號(hào)H01L21/318GK1458689SQ0313148
公開日2003年11月26日 申請(qǐng)日期2003年5月16日 優(yōu)先權(quán)日2002年5月17日
發(fā)明者齋藤敏男, 石川憲輔, 蘆原洋司, 齋藤達(dá)之 申請(qǐng)人:株式會(huì)社日立制作所