專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置的制造方法，更詳細(xì)的說，涉及具有電容的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
作為即使切斷電源仍然能夠儲(chǔ)存信息的非易失性存儲(chǔ)器，已知有閃存(Flash Memory)和強(qiáng)電介質(zhì)存儲(chǔ)器(FeRAM)。
閃存具有設(shè)置在絕緣柵極型電場(chǎng)效應(yīng)晶體管(IGFET)的柵極絕緣膜中的浮動(dòng)?xùn)艠O，其是通過在浮動(dòng)?xùn)艠O中存儲(chǔ)成為存儲(chǔ)信息的電荷來進(jìn)行信息存儲(chǔ)的。信息的寫入、刪除都需要通過柵極絕緣膜的溝道電流流動(dòng)，所以需要比較高的電壓。
FeRAM具有利用強(qiáng)電介質(zhì)的磁滯特性進(jìn)行信息存儲(chǔ)的強(qiáng)電介質(zhì)電容。在強(qiáng)電介質(zhì)電容中，在上部電極和下部電極之間形成的強(qiáng)電介質(zhì)膜，與施加在上部電極和下部電極之間的電壓相應(yīng)的產(chǎn)生極化，如果施加電壓的極性顛倒，則自發(fā)極化的極性也發(fā)生顛倒。根據(jù)檢測(cè)該自發(fā)極化的極性、大小可以進(jìn)行信息的讀取。
FeRAM與閃存相比具有這樣的優(yōu)點(diǎn)，即可以在低電壓下工作，并能夠節(jié)省電力而進(jìn)行高速的寫入。
如文獻(xiàn)1(日本專利特開2001-60669號(hào)公報(bào))中所述，F(xiàn)eRAM的存儲(chǔ)單元具有形成在硅基板上的MOS晶體管；形成在硅基板和MOS晶體管上的第1層間絕緣膜；形成在第1層間絕緣膜上的強(qiáng)電介質(zhì)電容；形成在強(qiáng)電介質(zhì)電容和第1層間絕緣膜上的第2層間絕緣膜；埋設(shè)于形成在第1以及第2層間絕緣膜上的通孔內(nèi)、與MOS晶體管連接的導(dǎo)電性插件；將導(dǎo)電性插件與強(qiáng)電介質(zhì)電容的上部電極連接的第1配線圖案；形成在第1配線圖案和第2層間絕緣膜上的第3層間絕緣膜；形成在第3層間絕緣膜上的第2配線圖案。
但是，在用鋁形成第1配線圖案的情況下，第1配線圖案的拉伸應(yīng)力會(huì)導(dǎo)致強(qiáng)電介質(zhì)電容的殘留極化特性的劣化。為了對(duì)它進(jìn)行改善，文獻(xiàn)2(日本專利特開2001-36025號(hào)公報(bào))提供了一種技術(shù)方案，以超過構(gòu)成強(qiáng)電介質(zhì)電容的強(qiáng)電介質(zhì)膜的居里(curie)點(diǎn)的溫度對(duì)鋁膜進(jìn)行加熱來緩和拉伸應(yīng)力之后，再用鋁膜進(jìn)行圖案成形而形成配線圖案。
此外，文獻(xiàn)3(日本專利特開平11-330390號(hào)公報(bào))中提供一種技術(shù)方案，即形成層間絕緣膜，使得相對(duì)于強(qiáng)電介質(zhì)電容而成為拉伸應(yīng)力。
而且，文獻(xiàn)4(日本專利特開平6-188249號(hào)公報(bào))中還提供了一種這樣的方法，即通過在形成電容之前，在基板的背面上形成SiN膜，且該SiN膜具有與形成在基板表面上的SiN膜的組成和膜厚相同的組成和膜厚，從而抑制基板的彎曲。
根據(jù)文獻(xiàn)1，覆蓋強(qiáng)電介質(zhì)電容的層間絕緣膜，增強(qiáng)了壓縮(compressive)應(yīng)力，提供了自身要膨脹的方向的力。因此，在強(qiáng)電介質(zhì)電容的上面重疊形成多個(gè)層間絕緣膜的情況下，每當(dāng)成膜時(shí)，都增加了強(qiáng)電介質(zhì)電容的收縮力，使得強(qiáng)電介質(zhì)電容劣化。
根據(jù)文獻(xiàn)2，由于在第1配線圖案之間的間隙中仍然存在層間絕緣膜，所以存在著無論第1配線圖案的應(yīng)力如何，層間絕緣膜的壓縮應(yīng)力都使得強(qiáng)電介質(zhì)電容劣化的問題。
根據(jù)文獻(xiàn)3，會(huì)產(chǎn)生如下另外的問題，即由于具有拉伸應(yīng)力的層間絕緣膜含有較多水分，由于水分而導(dǎo)致強(qiáng)電介質(zhì)電容劣化。
在文獻(xiàn)4的方法中，根據(jù)本申請(qǐng)發(fā)明人的調(diào)查了解到，由于在晶片(wafer)內(nèi)施加于電容的應(yīng)力的偏差較大，難以進(jìn)行均勻的應(yīng)力調(diào)整。
發(fā)明的公開本發(fā)明的目的在于提供一種半導(dǎo)體裝置及其制造方法，能夠良好且均勻的維持或者提高被層間絕緣膜覆蓋的電容的特性。
上述問題，通過一種半導(dǎo)體裝置的制造方法來解決，該半導(dǎo)體裝置的制造方法的特征是，具有在半導(dǎo)體基板的上方形成第1絕緣膜的工序；在上述第1絕緣膜上形成具有下部電極、電介質(zhì)膜和上部電極的電容的工序；形成覆蓋上述電容的第2絕緣膜的工序；在形成上述第2絕緣膜之后，在上述半導(dǎo)體基板的背面形成應(yīng)力控制絕緣膜的工序。
根據(jù)本發(fā)明，在形成覆蓋電容的第2絕緣膜之后，在基板的背面形成應(yīng)力控制絕緣膜。例如，形成應(yīng)力控制絕緣膜，使得具有與第2絕緣膜相同的壓縮應(yīng)力，或者相同的拉伸應(yīng)力。這樣，在緩和了由第2絕緣膜產(chǎn)生的應(yīng)力的同時(shí)，可以進(jìn)行均勻的應(yīng)力調(diào)整，其結(jié)果是可以實(shí)現(xiàn)良好且均勻的維持或者提高電容的特性。根據(jù)本申請(qǐng)發(fā)明人的實(shí)驗(yàn)，在將本申請(qǐng)發(fā)明適用于具有強(qiáng)電介質(zhì)的電容絕緣膜的FeRAM的制造方法中的時(shí)候，能夠?qū)崿F(xiàn)開關(guān)電荷(スイッチングチャ一ジ)的特性以及其偏差的提高。
而且，由于可以降低整個(gè)晶片的應(yīng)力，所以能夠防止在平面結(jié)構(gòu)的FeRAM中顯著產(chǎn)生的所謂端劣化。端劣化就是，由于在與多個(gè)電容共通的下部電極上的端部的電容的電介質(zhì)膜的側(cè)部應(yīng)力集中，而導(dǎo)致電容特性容易劣化的現(xiàn)象。該現(xiàn)象是在電容上形成以TEOS作為原料而形成的絕緣膜的情況下產(chǎn)生的。
本申請(qǐng)發(fā)明中，尤其可以賦予第2絕緣膜和應(yīng)力控制絕緣膜相同的壓縮應(yīng)力，該情況下，優(yōu)選用水分含有量少、優(yōu)質(zhì)的絕緣膜來覆蓋電容。
在半導(dǎo)體基板的背面形成的應(yīng)力控制絕緣膜，可在不要時(shí)除去。該情況下，可以在下述工序之后，除去應(yīng)力控制絕緣膜，該工序是在第2絕緣膜上形成配線的工序，而該配線通過貫通第2絕緣膜的通孔連接電容的上部電極。這是因?yàn)?，通過用蝕刻法在電容的上部電極的上方的第2絕緣膜上形成的通孔，為了改善電容的電介質(zhì)膜的膜質(zhì)量，進(jìn)行了在高溫下退火的工序，但是在該退火結(jié)束之后并不進(jìn)行更高溫度的熱處理，而且在第2絕緣膜上形成配線之后，即使除去了應(yīng)力控制絕緣膜暫時(shí)調(diào)整的應(yīng)力的變化也很小。
附圖的簡單說明

圖1是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其1)。
圖2(a)、圖2(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其2)。
圖3(a)、圖3(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其3)。
圖4(a)、圖4(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其4)。
圖5(a)、圖5(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其5)。
圖6(a)、圖6(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其6)。
圖7(a)、圖7(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其7)。
圖8(a)、圖8(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其8)。
圖9(a)、圖9(b)是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其9)。
圖10是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其10)。
圖11是表示本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造工序的截面圖(其11)。
圖12是表示由本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造方法形成的電容以及晶體管和配線、導(dǎo)電性墊之間的配置關(guān)系的平面圖。
圖13是表示由本發(fā)明實(shí)施形式的半導(dǎo)體裝置的制造方法制成的FeRAM的電容的開關(guān)電荷分布的曲線圖。
實(shí)施發(fā)明的最佳方式下面，基于附圖對(duì)本發(fā)明的實(shí)施形式進(jìn)行說明。
圖1～圖11是表示本發(fā)明實(shí)施形式的平面結(jié)構(gòu)的FeRAM的制造工序的截面圖。
對(duì)形成圖1所示的結(jié)構(gòu)的工序進(jìn)行說明。
首先，如圖1所示，在n型或者p型的硅(半導(dǎo)體)基板1表面通過LOCOS(Local Oxidation of Silicon硅的局部氧化)法形成元件分離絕緣膜2。作為元件分離絕緣膜2，除了用LOCOS法形成的結(jié)構(gòu)之外，還可以采用STI(Shallow Trench Isolation淺槽隔離)結(jié)構(gòu)。
形成這樣的元件分離絕緣膜2之后，在硅基板1的存儲(chǔ)單元區(qū)域A和周圍電路區(qū)域B中的規(guī)定的活性區(qū)域(晶體管形成區(qū)域)上選擇性的導(dǎo)入p型雜質(zhì)、n型雜質(zhì)，形成p阱3a和n阱3b。而且，為了在周圍電路區(qū)域B中形成CMOS，不僅形成n阱3b，還形成p阱(未圖示)。
之后，對(duì)硅基板1的活性區(qū)域表面進(jìn)行熱氧化，形成構(gòu)成為柵極絕緣膜的硅氧化膜。
然后，在硅基板1的上側(cè)整個(gè)表面上形成非晶硅或者多晶硅的膜，接著，注入雜質(zhì)的離子使得硅膜低電阻化。之后，用光刻法將硅膜圖案成形為規(guī)定的形狀，并形成柵電極5a、5b、5c以及配線5d。
在存儲(chǔ)單元區(qū)域A中，在1個(gè)p阱3a上以大致平行的間隔配置2個(gè)柵電極5a、5b，并在附圖的紙的垂直方向上延伸。這些柵電極5a、5b形成字線WL的一部分。
然后，在存儲(chǔ)單元區(qū)域A，在柵電極5a、5b的兩側(cè)的p阱3a內(nèi)離子注入n型雜質(zhì)，形成構(gòu)成為p溝道MOS晶體管的源極/漏極的3個(gè)n型雜質(zhì)擴(kuò)散區(qū)域6a。與此同時(shí)，在周圍電路區(qū)域B的p阱(未圖示)中也形成n型雜質(zhì)擴(kuò)散區(qū)域。
接著，在周圍電路區(qū)域B，在n阱3b之中柵電極5c的兩側(cè)離子注入p型雜質(zhì)，形成構(gòu)成為p溝道MOS晶體管的源極/漏極的p型雜質(zhì)擴(kuò)散區(qū)域6b。
然后，在硅基板1的整個(gè)表面上形成絕緣膜之后，對(duì)該絕緣膜進(jìn)行蝕刻，僅在柵電極5a～5c的兩側(cè)部分上作為側(cè)壁絕緣膜7而殘留下來。作為該絕緣膜，例如通過CVD(Chemical Vapor Deposition化學(xué)氣相沉積)法形成氧化硅(SiO2)。
而且，將柵電極5a～5c和側(cè)壁絕緣膜7作為掩膜使用，通過在p阱3a內(nèi)再一次注入n型雜質(zhì)離子，使n型雜質(zhì)擴(kuò)散區(qū)域6a成為LDD結(jié)構(gòu)，而且通過在n阱3b內(nèi)再一次注入p型雜質(zhì)離子，使p型雜質(zhì)擴(kuò)散區(qū)域6b也成為LDD結(jié)構(gòu)。
而且，n型雜質(zhì)和p型雜質(zhì)的區(qū)分，可以使用抗蝕劑圖案來進(jìn)行。
如上所述，在存儲(chǔ)單元區(qū)域A中，用p阱3a和柵電極5a、5b以及其兩側(cè)的n型雜質(zhì)擴(kuò)散區(qū)域6a等構(gòu)成n型MOSFET，且，在周圍電路區(qū)域B中，用n阱3b和柵電極5c以及其兩側(cè)的p型雜質(zhì)擴(kuò)散區(qū)域6b等構(gòu)成p型MOSFET。
然后，在整個(gè)面上形成高熔點(diǎn)金屬膜、例如Ti、Co的膜之后，對(duì)該高熔點(diǎn)金屬膜進(jìn)行加熱，在n型雜質(zhì)擴(kuò)散區(qū)域6a、p型雜質(zhì)擴(kuò)散區(qū)域6b的表面上分別形成高熔點(diǎn)金屬硅化物層8a、8b。之后，用濕蝕刻除去未反應(yīng)的高熔點(diǎn)金屬膜。
然后，用等離子體CVD法，在硅基板1的整個(gè)面上形成大約200nm厚的氧氮化硅(SiON)膜作為覆膜9。而且，通過采用了TEOS氣體的等離子體CVD法，在覆膜9上成長大約厚度為1.0微米厚的二氧化硅(SiO2)作為第1層間絕緣膜。采用了TEOS氣體的等離子體CVD法形成的絕緣膜在下面也稱為PE-TEOS膜。
然后，用化學(xué)性機(jī)械研磨(CMPChemical Mechanical Polishing)法對(duì)第1層間絕緣膜10的上表面進(jìn)行研磨而使其平坦化。
接下來，對(duì)形成圖2(a)所示的結(jié)構(gòu)的工序進(jìn)行說明。
首先，用氨(NH3)氣的等離子體，對(duì)被平坦化的第1層間絕緣膜10的表面進(jìn)行改良。且，用NH3氣體的等離子體對(duì)絕緣膜的表面進(jìn)行改良的處理，下面稱為NH3等離子體處理。
作為該工序中的NH3等離子體處理的條件，例如，可以設(shè)定為腔室內(nèi)導(dǎo)入的NH3氣體流量為350sccm，腔室內(nèi)的壓力為1Torr，基板溫度為400℃，向基板供給的13.56MHz的高頻電源的功率為100W，向等離子體產(chǎn)生區(qū)域供給的350KHz的高頻電源的功率為55W，電極和第1層間絕緣膜之間的距離為350mils，等離子體照射時(shí)間為60秒。
之后，如圖2(b)所示，在第1層間絕緣膜10上形成由具有自取向性的物質(zhì)構(gòu)成的中間層(自取向?qū)?11。中間層例如可以用下面的工序形成。
首先，用DC濺射法在第1層間絕緣膜10上形成20nm厚的鈦(Ti)膜，然后，用RTA(rapid thermal annealing快速熱退火)法對(duì)Ti膜進(jìn)行氧化而形成氧化鈦(TiOx)膜，將該TiOx膜作為中間層11。
Ti膜的氧化條件可以設(shè)定為例如，基板溫度在700℃，氧化時(shí)間為60秒，氧化環(huán)境中的氧(O2)和氬(Ar)分別為1％、99％。而且，也可以將沒有氧化的Ti膜，原樣當(dāng)作中間層11使用。
該中間層11，是將之后形成的第1導(dǎo)電膜的取向強(qiáng)度提高的要素，而且還具有阻擋進(jìn)一步形成在第1導(dǎo)電膜上的PZT類強(qiáng)電介質(zhì)膜中的Pb向下層擴(kuò)散的功能。此外，中間層11還具有提高在之后形成的第1導(dǎo)電膜12和第1層間絕緣膜10之間的密封性的功能。
構(gòu)成中間層11的具有自取向性的物質(zhì)，除了Ti之外，還可以是鋁(Al)、硅(Si)、銅(Cu)、鉭(Ta)、氮化鉭(TaN)、銥(Ir)、氧化銥(IrOx)、鉑(Pt)等。下面的實(shí)施形式中，中間層可以從這些材料中選擇。
下面，對(duì)形成圖3(a)所示的結(jié)構(gòu)的工序進(jìn)行說明。
首先，在中間層11上，用濺射法形成175nm厚的Pt膜作為第1導(dǎo)電膜12。作為Pt膜的成膜條件，可以設(shè)定為Ar氣體壓力為0.6Pa，DC功率為1kW，基板溫度為100℃。靶為鉑。
而且作為第1導(dǎo)電膜12，還可以形成銥、釕、氧化釕、氧化釕鍶(SrRuO3)等的膜。本實(shí)施形式以及下面的實(shí)施形式中，第1導(dǎo)電膜是由具有自取向性的物質(zhì)構(gòu)成。
然后，用濺射法，在第1導(dǎo)電膜12上形成厚度為100～300nm、例如240nm的PZT(在(Pb(Zrl-xTix)O3)中添加了鑭(La)的PLZT(lead lanthanum zirconatetitanate鈦酸鋯酸鑭鉛；(Pb1-3x/2Lax)(Zr1-yTiy)O3))膜，將它作為強(qiáng)電介質(zhì)膜13使用。而且，在PLZT膜上還可以添加鈣(Ca)和鍶(Sr)。
接著，將硅基板1置于氧氣環(huán)境中，通過RTA使得PLZT膜結(jié)晶化。作為該結(jié)晶化的條件，例如可以設(shè)定基板溫度為585℃，處理時(shí)間為20秒，升溫速度為125℃/秒，向氧氣環(huán)境中導(dǎo)入的O2和Ar的比例為2.5％和97.5％。
作為強(qiáng)電介質(zhì)膜13的形成方法，除了上述的濺射法之外，還有旋轉(zhuǎn)法、溶膠-凝膠轉(zhuǎn)變法、MOD(Metal Organic De position金屬有機(jī)沉積)法，MOCVD(金屬有機(jī)化學(xué)氣相沉積)法。此外，作為強(qiáng)電介質(zhì)膜13的材料除了PLZT之外，還可以是PZT、SrBi2(TaxNb1-x)2O9(其中，0＜x≤1)、Bi4Ti2O12等。而且，在形成DRAM的情況下，只要用(BaSr)TiO3(BST)、鈦酸鍶(STO)等高電介質(zhì)材料來代替上述強(qiáng)電介質(zhì)材料即可。
然后，如圖3(b)所示，在強(qiáng)電介質(zhì)膜13上形成第2導(dǎo)電膜14。第2導(dǎo)電膜14可以用以下的2個(gè)步驟形成。
首先，在強(qiáng)電介質(zhì)膜13上，用濺射法形成厚度為20～75nm、例如為50nm的氧化銥(IrOx)膜作為第2導(dǎo)電膜14的下側(cè)導(dǎo)電層14a。之后，在氧氣環(huán)境內(nèi)用RTA進(jìn)行強(qiáng)電介質(zhì)膜13的結(jié)晶化和對(duì)下側(cè)導(dǎo)電層14a的退火處理。作為RTA的條件，可以設(shè)定為基板溫度為725℃，處理時(shí)間為1分鐘，同時(shí)向氧氣環(huán)境中導(dǎo)入的O2和Ar的比例分別為1％和99％。
然后，在下側(cè)導(dǎo)電層14a上用濺射法形成厚度為100～300nm、例如為200nm的氧化銥(IrOx)膜作為第2導(dǎo)電膜14的上側(cè)導(dǎo)電層14b。
另外，作為第2導(dǎo)電膜14的上側(cè)導(dǎo)電層14b，也可以通過濺射法形成鉑膜或者氧化釕鍶(SRO)膜。
下面，對(duì)形成圖4(a)的結(jié)構(gòu)的工序進(jìn)行說明。
首先，在第2導(dǎo)電膜14上形成上部電極平面形狀的抗蝕劑圖案(未圖示)之后，將該抗蝕劑圖案作為掩膜使用，對(duì)第2導(dǎo)電膜14進(jìn)行蝕刻，將殘留的第2導(dǎo)電膜14的圖案作為電容的上部電極14c使用。
而且，除去該抗蝕劑圖案之后，在650℃，60分鐘的條件下，將強(qiáng)電介質(zhì)膜13在氧氣環(huán)境中進(jìn)行退火。該退火處理在第2導(dǎo)電膜14的上側(cè)導(dǎo)電層14b的濺射的時(shí)候以及第2導(dǎo)電膜14的蝕刻的時(shí)候進(jìn)行，以便恢復(fù)對(duì)強(qiáng)電介質(zhì)膜13造成的損傷。
然后，在存儲(chǔ)單元區(qū)域A中在電容上部電極14c及其周圍形成抗蝕劑圖案(未圖示)的狀態(tài)下，對(duì)強(qiáng)電介質(zhì)13進(jìn)行蝕刻，這樣，可以將在上部電極14c下面殘留的強(qiáng)電介質(zhì)膜13作為電容的強(qiáng)電介質(zhì)膜13a使用。
而且，在除去抗蝕劑圖案(未圖示)的狀態(tài)下將強(qiáng)電介質(zhì)膜13在氮?dú)庋鯕猸h(huán)境中進(jìn)行退火。例如，該退火是為了脫去在強(qiáng)電介質(zhì)膜13及其下面的膜上吸收的水分等而進(jìn)行的。
然后，如圖4(b)所示，在上部電極14c、強(qiáng)電介質(zhì)膜13a以及第1導(dǎo)電膜12的上面，用濺射法在常溫下形成厚度為50nm的Al2O3膜作為第1密封層15。該第1密封層15，相對(duì)于氫而保護(hù)容易還原的電介質(zhì)膜13，為了防止氫進(jìn)入它的內(nèi)部而形成。
作為第1密封層15，也可以形成PZT膜、PLZT膜或者氧化鈦膜。作為密封層的Al2O3膜、PZT膜、PLZT膜或者氧化鈦膜，還可以用MOCVD法形成膜，或者用濺射法和MOCVD法這樣的2種方法形成的疊層膜也可以。第1密封層15是疊層膜的情況下，考慮到電容的劣化，優(yōu)選先用濺射法形成Al2O3膜。
之后，以處于氧氣環(huán)境中550℃、60分鐘的條件下，對(duì)第1密封層15進(jìn)行熱處理而對(duì)它的膜質(zhì)進(jìn)行改善。
然后，在第1密封層15上涂敷抗蝕劑(未圖示)，對(duì)它進(jìn)行曝光、顯影，在上部電極14c和電介質(zhì)膜13a的上面，以及它的周圍殘留為下部電極平面形狀。而且，將抗蝕劑膜作為掩膜使用，對(duì)第1密封層15、第1導(dǎo)電膜12以及中間層11進(jìn)行蝕刻，這樣將殘留的第1導(dǎo)電膜12的圖案作為電容的下部電極11a使用。而且，中間層11也構(gòu)成下部電極11a。密封層15、第1導(dǎo)電膜12以及中間層11的蝕刻，可以通過采用了氯元素、溴元素等的鹵族元素的干性蝕刻來進(jìn)行。
在除去抗蝕劑之后，將上部電極14c、電介質(zhì)膜13a等在氧氣環(huán)境中以350℃、30分鐘的條件進(jìn)行退火。這樣的目的在于防止在后續(xù)工序中形成的膜的脫離。
這樣，如圖5(a)所示，在第1層間絕緣膜10上，形成由下部電極11a(第1導(dǎo)電膜12/中間層11)、電介質(zhì)膜13a、上部電極14c(第2導(dǎo)電膜)構(gòu)成的電容Q。
然后，對(duì)形成圖5(b)所示的結(jié)構(gòu)進(jìn)行說明。
首先，用濺射法形成20nm厚的Al2O3膜作為第2密封層15a，其覆蓋電容Q以及第1層間絕緣膜10。作為第2密封層15a，可以采用在第1密封層15中所采用的材料之外的其他的材料。然后，在氧氣環(huán)境中以650℃、60分鐘的條件，對(duì)強(qiáng)電介質(zhì)膜13a進(jìn)行退火而從損傷恢復(fù)。
接著，在密封層15a上，用CVD法形成膜厚度為1500nm的SiO2膜作為第2層間絕緣膜16。第2層間絕緣膜16的成長，可以使用硅烷(SiH4)和多硅烷化合物(Si2F6、Si3F8、Si2F3Cl等)以及SiF4等作為成膜氣體，還可以使用TEOS。作為成膜方法的CVD法可以是等離子體激勵(lì)(ECR法Electron cyclotronResonance(電子回旋共振法)、ICP法Inductively Coupled Plasma(感應(yīng)耦合等離子體)、HDPHigh Density Plasma(高密度等離子體)、EMSElectronMagneto-Sonic(電子磁聲))、熱激勵(lì)、激光進(jìn)行的激勵(lì)方式。下面示出采用了等離子體CVD法的第2層間絕緣膜16的成膜條件的一個(gè)例子。
TEOS氣體流量460sccmHe(TEOS的載體氣體)流量480sccmO2流量700sccm壓力9.0Torr高頻電源的頻率13.56MHz高頻電源的功率400W成膜溫度390℃然后，如圖6(a)所示，在與第2層間絕緣膜16的成膜方法和條件相同的成膜方法和條件下，在硅基板1的背面形成由膜厚為1500nm的SiO2膜構(gòu)成的應(yīng)力控制絕緣膜30。
之后，如圖6(b)所示，用CMP法對(duì)第2層間絕緣膜16的上表面進(jìn)行平坦化。第2層間絕緣膜16的表面的平坦化，要進(jìn)行直到成為從上部電極14a的上表面起厚度為400nm。在用CMP法進(jìn)行平坦化處理的時(shí)候使用的漿液中的水分，和在之后的洗凈的時(shí)候使用的洗凈液中的水分，附著在第2層間絕緣膜15的表面上，或者被吸收到它的內(nèi)部。
因此，在真空室(未圖示)中用390℃的溫度對(duì)第2層間絕緣膜16進(jìn)行加熱，從而將其表面和內(nèi)部的水分向外部排出。經(jīng)過這樣的脫水處理之后，對(duì)第2層間絕緣膜16進(jìn)行加熱并暴露在N2O等離子體中進(jìn)行脫水，同時(shí)進(jìn)行膜質(zhì)的改善。這樣，防止了在后續(xù)工序中的加熱和水導(dǎo)致的電容的劣化。這樣的脫水處理和等離子體處理還可以在同一個(gè)腔室(未圖示)內(nèi)進(jìn)行。該腔室內(nèi)，配置承載硅基板1的支持電極和與其相對(duì)向的對(duì)置電極，對(duì)置電極處于可以和高頻電源連接的狀態(tài)。而且，在腔室內(nèi)導(dǎo)入了N2O氣體的狀態(tài)下，在對(duì)置電極施加高頻電壓，在電極間產(chǎn)生N2O等離子體而進(jìn)行絕緣膜的N2O等離子體處理。根據(jù)該N2O等離子體處理，使得絕緣膜的至少表面中含有氮。這樣的方法還可以在下面的工序中采用。接著脫水處理進(jìn)行等離子體處理的時(shí)候雖然優(yōu)選使用N2O等離子體，但是使用NO等離子體、N2等離子體等也可以，針對(duì)這一點(diǎn)在后面所述的工序中也一樣。而且，脫水處理的基板溫度和等離子體處理的基板溫度大致相同。
然后，如圖7(a)所示，通過采用了抗蝕劑圖案(未圖示)的光刻法對(duì)第1層間絕緣膜10、第2密封層15a、第2層間絕緣膜16以及覆膜9進(jìn)行蝕刻，在存儲(chǔ)單元區(qū)域A的雜質(zhì)擴(kuò)散層6a的上面分別形成接觸孔16a～16c的同時(shí)，在周圍電路區(qū)域B的雜質(zhì)擴(kuò)散層6b的上面形成接觸孔16d、16e，此外，在元件分離絕緣層2上的配線5d上形成接觸孔16f。
第2層間絕緣膜16、第2密封層15、第1層間絕緣膜10、覆膜9采用CF類氣體、例如CHF3中添加了CF4、Ar的混合氣體，進(jìn)行蝕刻。
然后，如圖7(b)所示，為了在第2層間絕緣膜16的上面和接觸孔16a～16f的內(nèi)面上進(jìn)行前述處理，在進(jìn)行RF(高頻)蝕刻之后，在它們上面用濺射法連續(xù)的形成20nm厚的鈦(Ti)膜、50nm厚的氮化鈦(TiN)膜，將這些膜作為凝膠層17。而且，用使用了六氟化鎢(WF6)、氬、氫的混合氣體的CVD法，在凝膠層17的上面形成鎢(W)膜18。而且，在鎢膜18的成長初期還使用硅烷(SiH4)氣體。鎢膜18具有將各個(gè)接觸孔16a～16f完全埋住的厚度，例如，在凝膠層17的最上側(cè)表面上為500nm。
然后，如圖8(a)所示，用CMP法除去第2層間絕緣膜16上表面上的鎢膜18和凝膠層17，僅在各個(gè)接觸孔16a～16f內(nèi)有殘留。這樣，將接觸孔16a～16f內(nèi)的各個(gè)鎢膜18和凝膠層17作為導(dǎo)電性插件17a～17f來使用。
之后，為了將在接觸孔16a～16f形成之后的洗凈處理、CMP之后的洗凈處理等的工序中附著在第2層間絕緣膜16表面上、或者浸透至其內(nèi)部的水分除去，再一次，在真空室中以390℃的溫度對(duì)第2層間絕緣膜進(jìn)行加熱，將水分排除到外部。進(jìn)行這樣的脫水處理之后，對(duì)第2層間絕緣膜16進(jìn)行加熱并將其暴露在N2O等離子體中，進(jìn)行例如2分鐘的改善膜質(zhì)的退火處理。
然后，如圖8(b)所示，用等離子體CVD法在第2層間絕緣膜16和導(dǎo)電性插件17a～17f上形成大約100nm厚的SiON，作為鎢的防氧化膜19。
接著，如圖9(a)所示，將抗蝕劑圖案(未圖示)作為掩膜使用，對(duì)上部電極14c上的第2層間絕緣膜16以及密封層15、15a進(jìn)行蝕刻，形成通孔16g。同時(shí)，在字線WL的延伸方向上從上部電極14c露出的下部電極11a上也形成通孔。而且，在圖9(a)中雖然沒有圖示出下部電極11a上的通孔，但是在圖12中，用附圖標(biāo)記20g表示了。
該蝕刻是采用CF類氣體，例如CHF3中添加了CF4和Ar的混合氣體，進(jìn)行蝕刻。之后，除去抗蝕劑圖案。
之后，在圖9(a)所示的狀態(tài)下，在氧氣環(huán)境中，在550℃的溫度下，進(jìn)行60分鐘的退火處理，通過通孔16g對(duì)電介質(zhì)膜13a的膜質(zhì)進(jìn)行改善。該情況下，由于由容易氧化的鎢構(gòu)成的導(dǎo)電性插件17a～17f，被防氧化膜19覆蓋，所以不會(huì)發(fā)生氧化。
接著，如圖9(b)所示，用蝕刻法對(duì)在第2層間絕緣膜16上和導(dǎo)電性插件17a～17f上的防氧化膜19進(jìn)行蝕刻，露出導(dǎo)電性插件17a～17f。該情況下，導(dǎo)電性插件17a～17f的上端，從第2層間絕緣膜16上露出。
然后，在導(dǎo)電性插件17a～17f以及上部電極14c露出的狀態(tài)下，用RF蝕刻法對(duì)它們的表面進(jìn)行約10nm的蝕刻(SiO2換算)，露出清潔面。
之后，用濺射法在第2層間絕緣膜16、導(dǎo)電性插件17a～17f上，形成含有鋁的4層結(jié)構(gòu)的導(dǎo)電膜。該導(dǎo)電膜從下算起順序?yàn)槟ず?50nm的氮化鈦膜、膜厚550nm的含銅(0.5％)的鋁膜、膜厚5nm的鈦膜、膜厚150nm的氮化鈦膜。
接著，如圖10(a)所示，用光刻法對(duì)該導(dǎo)電膜進(jìn)行圖案成型，從而形成第1～第5配線20a、20c、20d～20e和導(dǎo)電性墊20b。而且，與此同時(shí)，在通孔16h內(nèi)也形成與下部電極11a連接的配線。
在存儲(chǔ)單元區(qū)域A中，第1配線20a通過通孔16g與在p阱3a的一側(cè)上的上部電極14a連接，且與上部電極14a上最近的p阱3a上的導(dǎo)電性插件17c連接。第2配線20c，通過通孔16g與在p阱3a的另一側(cè)的上部電極14a連接，且與上部電極14a上最近的p阱3a上的導(dǎo)電性插件17a連接。導(dǎo)電性墊20b，在形成在p阱3a的中央的上面的導(dǎo)電性墊17b的上面，形成為島狀。第3～第5配線20d～20e，與周圍電路區(qū)域的導(dǎo)電性插件17d～17f連接。
用該工序形成的配線20a、20c、導(dǎo)電性墊20b、電容以及晶體管的平面上的配置關(guān)系如圖12所示。圖10相當(dāng)于圖12的沿I-I線的截面圖。如圖12所示，在連續(xù)的帶狀延伸的下部電極11a上，電介質(zhì)膜13a也連續(xù)的帶狀延伸，在一個(gè)電介質(zhì)膜13a上隔開間隔而形成有多個(gè)上部電極14c。用其他附圖標(biāo)記表示的部件，與圖1～圖10中用相同附圖標(biāo)記所表示的部件相同。
接下來，對(duì)形成圖11所示的結(jié)構(gòu)的工序進(jìn)行說明。
首先，在第1～第5配線20a、20c、20d～20e和導(dǎo)電性墊20b的上面形成第3層間絕緣膜21之后，用CMP處理對(duì)第3層間絕緣膜21的上表面進(jìn)行平坦化。
接著，使用掩膜(未圖示)在第3層間絕緣膜21上形成通路孔(via hole)22a、22b。通路孔22a、22b形成在存儲(chǔ)單元區(qū)域A的p阱3a上的導(dǎo)電性墊20b上、周圍電路區(qū)域B的配線20e的上面、和其它的位置上。
而且，通路孔22a、22b內(nèi)，形成由TiN層和W層構(gòu)成的通路23a、23b。這些通路23a、23b是這樣形成的用濺射法和CVD法在通路孔22a、22b內(nèi)以及第3層間絕緣膜21上形成TiN層和W層之后，用CMP處理從第3層間絕緣層21上除去TiN層和W層，這樣在通路孔22a、22b內(nèi)殘留通路23a、23b。
接著，在第3層間絕緣膜21上形成第二層的配線24a～24e之后，在第3層間絕緣膜21以及第二層的配線24a～24e上形成第4層間絕緣膜25。而且，使第4層間絕緣膜25平坦化之后，在第4層間絕緣膜25上，形成由鋁構(gòu)成的導(dǎo)電圖案26。之后，在第4層間絕緣膜25以及導(dǎo)電圖案26上，依序形成由氧化硅構(gòu)成的第1覆蓋絕緣膜27和由氮化硅構(gòu)成的第2覆蓋絕緣膜28。
之后，用樹脂等在表面上形成保護(hù)膜(未圖示)。而且，在需要對(duì)基板的厚度進(jìn)行調(diào)整的情況下，在形成保護(hù)膜之后，通過后研磨(バツクグラインダ)處理削去基板的背面。如上的，形成FeRAM的基本結(jié)構(gòu)。
而且，還可以將應(yīng)力控制絕緣膜30原樣殘留并芯片化，也可以在形成圖10的配線20a等和導(dǎo)電性墊20b的工序之后，在用后研磨處理削去基板背面的工序之前的任何工序中，都可以用后研磨處理等將它們除去。即使在除去應(yīng)力控制絕緣膜30的情況下，由于在電容的電介質(zhì)膜的膜質(zhì)改善用的退火結(jié)束之后，在以后的工序中，沒有用更高的溫度進(jìn)行熱處理的工序，且如果在配線20a等形成之后，以后的工序中也基本沒有施加較大的應(yīng)力的工序，所以可以維持對(duì)基板較小的應(yīng)力。
通過上述實(shí)施形式形成的電容Q，其特性相比現(xiàn)有技術(shù)有所改善。
因此，關(guān)于對(duì)用上述實(shí)施形式形成的電容Q的特性進(jìn)行調(diào)查的結(jié)果，下面進(jìn)行詳細(xì)的說明。而且，下述的層間絕緣膜以及應(yīng)力控制絕緣膜原則上是氧化硅膜。根據(jù)情況的不同，也可以使用其他種類的絕緣膜，例如氮化硅膜、氧氮化硅膜、氧化鋁膜等。
首先，準(zhǔn)備好用上述工序按照表面(S)→背面(R)的順序形成了第2層間絕緣膜16以及應(yīng)力控制絕緣膜30的本實(shí)施形式的FeRAM。而且，作為比較試料，還準(zhǔn)備僅在表面(S)形成層間絕緣膜的FeRAM、按照表面(S)→背面(R)→表面(S)的順序形成薄的層間絕緣膜、厚的應(yīng)力控制絕緣膜、以及厚的層間絕緣膜的FeRAM、按照背面(R)→表面(S)的順序形成應(yīng)力控制絕緣膜和層間絕緣膜的FeRAM。
比較試料的層間絕緣膜以及應(yīng)力控制絕緣膜的成膜方法和成膜條件，與上述本實(shí)施形式的第2層間絕緣膜16以及應(yīng)力控制絕緣膜30的成膜方法和成膜條件相同。但是，在表面(S)→背面(R)→表面(S)的試料中，雖然在表面上形成薄的層間絕緣膜和厚的層間絕緣膜兩層膜，但是這兩層層間絕緣膜的膜厚與其它的試料中的一層的層間絕緣膜的膜厚相同。
圖13是表示針對(duì)上述各FeRAM調(diào)查電容Q的開關(guān)電荷(Qsw)分布的結(jié)果的曲線圖。圖13的縱軸表示累計(jì)產(chǎn)生率(％)，橫軸示出用線性刻度表示的開關(guān)電荷(Qsw)(μC/cm2)。
圖中，○符號(hào)，表示僅在表面(S)上形成層間絕緣膜的FeRAM的特性，□符號(hào)，表示通過上述工序按照表面(S)→背面(R)的順序形成了層間絕緣膜以及應(yīng)力控制絕緣膜的本實(shí)施形式的FeRAM的特性，△符號(hào)，表示按照表面(S)→背面(R)→表面(S)的順序形成層間絕緣膜、應(yīng)力控制絕緣膜以及層間絕緣膜的FeRAM的特性，◇符號(hào)，表示按照背面(R)→表面(S)的順序形成應(yīng)力控制絕緣膜和層間絕緣膜的FeRAM的特性。
根據(jù)圖13，按照表面(S)→背面(R)的順序成膜的本實(shí)施形式的FeRAM(□符號(hào))的情況下，與僅在表面上成膜的FeRAM(○符號(hào))的情況下相比，在提高了1μC/cm2或其以上的開關(guān)電荷(Qsw)特性的同時(shí)，偏差從13％改善到了9.97％。
按照背面(R)→表面(S)的順序成膜的FeRAM(◇符號(hào))的情況下，開關(guān)電荷(Qsw)的分布向著低的方向上增大了，偏差為36％，惡化了。
如上所述，根據(jù)本實(shí)施形式的半導(dǎo)體裝置的制造方法，在形成覆蓋電容的第2層間絕緣膜16之后，由于在硅基板1的背面上形成應(yīng)力控制絕緣膜30，所以在能夠緩和第2層間絕緣膜16的應(yīng)力的同時(shí)，可以進(jìn)行均勻的應(yīng)力的調(diào)整。結(jié)果，以開關(guān)電荷為首的電容的特性能夠得到良好且均勻的維持，或者能實(shí)現(xiàn)它的特性的提高。
而且，由于降低了晶片整體的應(yīng)力，可以防止平面結(jié)構(gòu)的FeRAM上顯著的產(chǎn)生的所謂端劣化的現(xiàn)象。端劣化就是這樣的現(xiàn)象由于在與多個(gè)電容共通的下部電極11a上的端部的電容的電介質(zhì)膜的側(cè)部上應(yīng)力集中，而導(dǎo)致電容特性容易劣化。該現(xiàn)象是在電容上形成以TEOS作為原料形成的絕緣膜的情況下產(chǎn)生的。
而且，由于只要在應(yīng)力控制絕緣膜30上賦予與第2層間絕緣膜16的應(yīng)力相同類型的應(yīng)力即可，所以不需要進(jìn)行膜應(yīng)力的調(diào)整，使得由于膜中的水分含有量而成為相互相反的應(yīng)力，而且還可以使用例如具有壓縮應(yīng)力的優(yōu)質(zhì)的絕緣膜，作為第2層間絕緣膜16以及應(yīng)力控制絕緣膜30，同時(shí)水分含有量少。
上面，雖然用具體實(shí)施形式對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但是本發(fā)明并不受到上述實(shí)施形式的具體所示出的例子的限定，在不脫離本發(fā)明的宗旨的范圍內(nèi)對(duì)上述實(shí)施形式進(jìn)行的變更都包含在本發(fā)明的范圍之內(nèi)。
例如，在上述的實(shí)施形式中，雖然是關(guān)于以從電容Q的上部獲取電容Q的下部電極11a和下部電極11a下的晶體管之間的連接為特征的平面結(jié)構(gòu)的FeRAM進(jìn)行了說明，但是也可以適用于以從電容的下部電極11a的正下方獲取通過導(dǎo)電性插件直接與下部電極11a下的晶體管之間的連接為特征的堆疊結(jié)構(gòu)的FeRAM。
另外，第2層間絕緣膜16以及應(yīng)力控制絕緣膜30的成膜方法和成膜條件，也可以考慮到疊層結(jié)構(gòu)、使用材料、和其他因素而進(jìn)行適當(dāng)?shù)倪x擇。
在上述實(shí)施形式中，由于在電容正上方的第2層間絕緣膜16的應(yīng)力的影響最大，所以主要是為了對(duì)電容正上方的第2層間絕緣膜16處的應(yīng)力進(jìn)行抵消，使應(yīng)力控制絕緣膜30的成膜方法以及成膜條件與第2層間絕緣膜16的成膜方法和成膜條件相同。但是，實(shí)際上，由于還存在配線層20a等和導(dǎo)電性墊20b、第3和第4層間絕緣膜21、25的應(yīng)力的影響，所以應(yīng)力控制絕緣膜30的成膜方法和成膜條件，不必與第2層間絕緣膜16的成膜方法和成膜條件相同，可以進(jìn)行適當(dāng)?shù)倪x擇以便最終使得電容的應(yīng)力變小。
第2層間絕緣膜16和應(yīng)力控制絕緣膜30雖然分別是用單層的SiO2膜構(gòu)成，但是分別代替SiO2膜，也可以用單層的氮化硅膜、氧化鋁膜等來構(gòu)成。
第2層間絕緣膜16和應(yīng)力控制絕緣膜30雖然分別是用單層構(gòu)成的，但是也可以分別用由相同種類的絕緣膜或者不同種類的絕緣膜構(gòu)成的2層以上的多層結(jié)構(gòu)來構(gòu)成。
第2層間絕緣膜16和應(yīng)力控制絕緣膜30在成膜溫度390℃的條件下用化學(xué)氣相生長方法形成，但也可以在400℃或其以下，用可成膜的成膜溫度條件的化學(xué)氣相生長方法來形成。
根據(jù)上述的本發(fā)明，在形成覆蓋電容的第2絕緣膜之后，在基板的背面形成應(yīng)力控制絕緣膜。這樣，在緩和第2絕緣膜產(chǎn)生的應(yīng)力的同時(shí)，可以均勻的調(diào)整應(yīng)力，其結(jié)果，可以實(shí)現(xiàn)良好且均勻的維持或者提高電容的特性。
而且，由于可以降低晶片整體的應(yīng)力，所以能夠防止平面結(jié)構(gòu)的FeRAM上顯著的產(chǎn)生所謂端劣化。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于，包括在半導(dǎo)體基板的上方形成第1絕緣膜的工序；在上述第1絕緣膜上形成具有下部電極、電介質(zhì)膜和上部電極的電容的工序；形成覆蓋上述電容的第2絕緣膜的工序；在形成上述第2絕緣膜之后，在上述半導(dǎo)體基板的背面形成應(yīng)力控制絕緣膜的工序。
2.如附記1所述的半導(dǎo)體裝置的制造方法，其特征在于，上述第2絕緣膜以及上述應(yīng)力控制絕緣膜都具有相同的壓縮應(yīng)力或者相同的拉伸應(yīng)力。
3.如附記1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，上述第2絕緣膜以及應(yīng)力控制絕緣膜分別具有2層或2層以上的多層結(jié)構(gòu)。
4.如附記1～3中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述第2絕緣膜以及應(yīng)力控制絕緣膜是包含有硅的絕緣膜的單層或者多層結(jié)構(gòu)。
5.如附記1～4中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述第2絕緣膜以及應(yīng)力控制絕緣膜是通過化學(xué)氣相生長法而成膜。
6.如附記5所述的半導(dǎo)體裝置的制造方法，其特征在于，上述第2絕緣膜以及應(yīng)力控制絕緣膜是在400℃或400℃以下的成膜溫度下形成的。
7.如附記5或6所述的半導(dǎo)體裝置的制造方法，其特征在于，上述第2絕緣膜以及應(yīng)力控制絕緣膜是在相同的化學(xué)氣相生長法以及成膜條件下成膜的。
8.如附記1～7中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述電容的電介質(zhì)膜的材料是強(qiáng)電介質(zhì)。
9.如附記1～8中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成上述第1絕緣膜的工序之前，具有在上述半導(dǎo)體基板的上面形成晶體管的工序。
10.如附記9所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述下部電極上形成有多個(gè)電容，上述下部電極對(duì)于上述多個(gè)電容而言是共通的。
11.如附記10所述的半導(dǎo)體裝置的制造方法，其特征在于，包括上述電容的下部電極具有未被上述電介質(zhì)膜和上部電極覆蓋的接觸區(qū)域，在形成上述第2絕緣膜之后，在上述晶體管的上方形成貫通上述第1和第2絕緣膜的第1通孔的工序；在上述接觸區(qū)域的上方形成貫通上述第2絕緣膜的第2通孔的工序；在上述電容的上部電極的上方形成貫通上述第2絕緣膜的第3通孔的工序；在上述第2絕緣膜上形成通過上述第1和第2通孔連接上述下部電極和上述晶體管的配線的工序；在上述第2絕緣膜上形成通過上述第3通孔連接上述上部電極和上述晶體管的配線的工序。
12.如附記9～11中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，具有通過貫通上述電容的下部電極正下方的第1絕緣膜的通孔連接上述下部電極和上述晶體管，在形成上述第2絕緣膜之后，在上述電容的上部電極的上方形成貫通上述第2絕緣膜的第4通孔的工序；在上述第2絕緣膜上形成通過上述第4通孔連接上述上部電極的配線的工序。
13.如附記11或12所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成上述電容的工序之后，具有對(duì)上述電容進(jìn)行退火的工序。
14.如附記13所述的半導(dǎo)體裝置的制造方法，其特征在于，對(duì)上述電容進(jìn)行退火的工序，是在上述電容的上部電極的上方形成貫通上述第2絕緣膜的第3或第4通孔的工序之后，通過該第3或第4通孔而在氧氣環(huán)境中進(jìn)行。
15.如附記11～14中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成上述配線的工序之后，具有除去上述應(yīng)力控制絕緣膜的工序。
全文摘要
一種半導(dǎo)體裝置的制造方法，具有在半導(dǎo)體基板1的上方形成第1絕緣膜(9)、(10)的工序；在上述第1絕緣膜(9)、(10)上形成具有下部電極(11a)和電介質(zhì)膜(13a)以及上部電極(14c)的電容Q的工序；形成覆蓋上述電容Q的第2絕緣膜(15)、(15a)、(16)的工序；在形成上述第2絕緣膜(15)、(15a)、(16)之后，在上述半導(dǎo)體基板1的背面形成應(yīng)力控制絕緣膜(30)的工序。
文檔編號(hào)H01L27/105GK1650430SQ0282947
公開日2005年8月3日 申請(qǐng)日期2002年12月25日 優(yōu)先權(quán)日2002年12月25日
發(fā)明者佐次田直也 申請(qǐng)人:富士通株式會(huì)社