專利名稱：用于可編程器件的修改的觸點(diǎn)的制作方法
技術(shù)領(lǐng)域：
包括相變存儲(chǔ)器件、具有在組成上修改的觸點(diǎn)的可編程器件，其可以通過改變相變材料的狀態(tài)而被編程。
背景技術(shù)：
典型的計(jì)算機(jī)，或者與計(jì)算機(jī)相關(guān)的器件包括物理存儲(chǔ)器，通常稱作是主存儲(chǔ)器或者隨機(jī)訪問存儲(chǔ)器(RAM)。通常，RAM對(duì)于計(jì)算機(jī)程序來講是可獲得的存儲(chǔ)器，只讀存儲(chǔ)器(ROM)是例如用作存儲(chǔ)啟動(dòng)計(jì)算機(jī)和執(zhí)行診斷的程序的存儲(chǔ)器。典型的存儲(chǔ)器技術(shù)包括動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)、可擦除可編程只讀存儲(chǔ)器(EPROM)以及電可擦除可編程只讀存儲(chǔ)器(EEPROM)。
在存儲(chǔ)器應(yīng)用中固態(tài)存儲(chǔ)器件典型地對(duì)于每個(gè)存儲(chǔ)位(例如，每位是1-4個(gè)晶體管)使用微電子電路元件。因?yàn)閷?duì)于每個(gè)存儲(chǔ)位來講需要一個(gè)或者多個(gè)電子電路元件，這些器件可能消耗大量芯片“面積”(real estate)來存儲(chǔ)信息位，這樣限制了存儲(chǔ)器芯片的密度。這些器件的原始“非易失”存儲(chǔ)元件，諸如EEPROM，典型地使用具有有限重新編程能力的浮柵場(chǎng)效應(yīng)晶體管器件并且在場(chǎng)效應(yīng)晶體管的柵上保持有電荷來存儲(chǔ)每個(gè)存儲(chǔ)位。這類存儲(chǔ)器件對(duì)于編程來講相對(duì)較慢。
相變存儲(chǔ)器件使用相變材料，即在通常非晶態(tài)和通常晶態(tài)之間電切換的材料，來用于電子存儲(chǔ)器的應(yīng)用。一種類型的存儲(chǔ)元件最初是由Troy，Michigan的Energy Conversion Devices，Inc開發(fā)的，使用了一種相變材料，該材料可以在通常非晶的結(jié)構(gòu)狀態(tài)和通常結(jié)晶局部有序的結(jié)構(gòu)狀態(tài)之間電切換、或者在跨越完全非晶和完全晶態(tài)之間整個(gè)范圍的局部有序的不同可檢測(cè)狀態(tài)之間電切換。這些不同的結(jié)構(gòu)狀態(tài)具有不同的電阻率值，因此具有不同的電學(xué)讀出。適合于這種應(yīng)用的典型材料包括那些使用各種硫族化物元素的材料。這些電存儲(chǔ)器件典型地沒有使用場(chǎng)效應(yīng)晶體管器件作為存儲(chǔ)器存儲(chǔ)元件，但是，在電學(xué)應(yīng)用中包括薄膜硫族化物材料的單體。最終，需要非常小的芯片面積來存儲(chǔ)信息位，從而提供了固有的高密度存儲(chǔ)芯片。狀態(tài)改變材料還是真正非易失性的，原因在于當(dāng)設(shè)置在代表阻抗值的晶態(tài)、半晶態(tài)、非晶態(tài)或半非晶態(tài)時(shí)，該值保持不變直到被重新編程為代表了材料的物理狀態(tài)(例如，晶態(tài)或者非晶態(tài))的值。這樣，相變存儲(chǔ)材料代表了非易失存儲(chǔ)器的相當(dāng)大的改進(jìn)。
對(duì)于固態(tài)和相變存儲(chǔ)器件來講一個(gè)共有特性是，特別在設(shè)置或者重新編程存儲(chǔ)元件時(shí)的相當(dāng)大的功耗。功耗是重要的因素，特別在依賴于電池(例如，蓄電池)供電的便攜式裝置中是很重要的。降低存儲(chǔ)器件的功耗是人們所希望的。固態(tài)和相變存儲(chǔ)器件的另一共有特性是從/向非晶態(tài)和晶態(tài)的有限的重新編程循環(huán)壽命。另外，隨著時(shí)間的流逝，相變材料不能可靠地從/向非晶態(tài)和晶態(tài)重新編程。增加相變存儲(chǔ)材料的可編程循環(huán)壽命是人們希望的。
相變材料的化學(xué)反應(yīng)性和分層對(duì)于固態(tài)和相變存儲(chǔ)器件來講是共同關(guān)心的問題。增加其觸點(diǎn)的相變材料的粘附性并且同時(shí)降低相變材料與其觸點(diǎn)的化學(xué)反應(yīng)性是人們希望的。


通過閱讀下面的詳細(xì)說明并且參考附圖，本發(fā)明的其他優(yōu)點(diǎn)將變得顯而易見。
圖1是存儲(chǔ)元件陣列的一個(gè)實(shí)施例的示意圖；圖2是半導(dǎo)體襯底部分的截面平面視圖，根據(jù)在襯底上形成存儲(chǔ)元件的一個(gè)實(shí)施例，該半導(dǎo)體襯底具有在其中形成的限定存儲(chǔ)單元的z方向厚度的電介質(zhì)溝道；圖3描述在引入摻雜劑來形成存儲(chǔ)元件的隔離器件之后的、穿過同一截面視圖的圖2的結(jié)構(gòu)；圖4描述在形成溝道之后圖3的結(jié)構(gòu)；圖5描述圖4結(jié)構(gòu)的示意頂視圖；圖6描述在形成觸點(diǎn)之后的圖4的結(jié)構(gòu)；圖7描述在形成掩膜材料和電介質(zhì)材料之后的、穿過同一截面視圖的圖6的結(jié)構(gòu)；圖8描述在通過暴露該觸點(diǎn)的電介質(zhì)形成開口之后，圖7結(jié)構(gòu)的另一截面視圖；圖9描述示出對(duì)該觸點(diǎn)的帶有角度的修改、穿過同一截面視圖的圖8的結(jié)構(gòu)；圖10描述示出了觸點(diǎn)的修改區(qū)域的圖9結(jié)構(gòu)的另一截面視圖；
圖11描述在開口內(nèi)共形地形成墊片(spacer)之后、穿過同一截面視圖的圖8的結(jié)構(gòu)；圖12描述在蝕刻該墊片之后、穿過同一截面視圖的圖9的結(jié)構(gòu)；圖13描述示出該觸點(diǎn)的自對(duì)準(zhǔn)修改、穿過同一截面視圖的圖12的結(jié)構(gòu)；圖14描述示出該觸點(diǎn)的帶有角度的修改、穿過同一截面視圖的圖12的結(jié)構(gòu)；圖15描述示出了觸點(diǎn)的修改區(qū)域的圖14結(jié)構(gòu)的另一截面視圖；圖16描述在形成可編程材料、阻擋和導(dǎo)體之后的圖12結(jié)構(gòu)的同一截面視圖；圖17描述在圖案化(pattern)該可編程材料、阻擋和導(dǎo)體之后的圖16結(jié)構(gòu)的同一截面視圖；圖18描述圖17結(jié)構(gòu)的另一截面視圖；圖19描述在形成電介質(zhì)材料和信號(hào)線之后的圖18結(jié)構(gòu)的同一截面視圖；以及圖20描述形成存儲(chǔ)器件的一種方法。
圖21描述包括具有類似于圖19描述的結(jié)構(gòu)的存儲(chǔ)器的一個(gè)系統(tǒng)實(shí)施例。
具體實(shí)施例方式
參考特定的配置來描述示例性的實(shí)施例。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，在所附權(quán)利要求書的范圍內(nèi)可以對(duì)這些實(shí)施例進(jìn)行各種修改和變型。另外，為了避免使得本發(fā)明模糊不清，沒有對(duì)公知的元件、器件、部件、電路、工藝步驟等進(jìn)行詳細(xì)說明。
描述了使用可編程材料(例如，相變)來確定器件的存儲(chǔ)元件狀態(tài)的存儲(chǔ)器件。該可編程材料對(duì)非晶態(tài)和晶態(tài)進(jìn)行重新編程，而相對(duì)于現(xiàn)有器件具有改進(jìn)的(通常較低的)功耗，該改進(jìn)的功耗部分是通過修改觸點(diǎn)的電阻率實(shí)現(xiàn)的。在一個(gè)實(shí)施例中，增加觸點(diǎn)的電阻率，增加觸點(diǎn)中的功率耗散，并且增加從該觸點(diǎn)到可編程材料的熱傳導(dǎo)，從而降低了所需的編程電流并且改進(jìn)了重新編程的可靠性。在一個(gè)實(shí)施例中，描述了一種改進(jìn)的(通常較小的)化學(xué)反應(yīng)性的觸點(diǎn)。在一個(gè)實(shí)施例中，描述了對(duì)于觸點(diǎn)具有改進(jìn)粘附性(例如，較少的分層)的可編程材料。
在一個(gè)實(shí)施例中，描述了修改觸點(diǎn)的電阻率的方法。通過下面至少其中之一的方法可以修改該觸點(diǎn)將離子注入到該觸點(diǎn)，在該觸點(diǎn)上沉積材料，以及使用等離子體處理該觸點(diǎn)?？梢栽诒┞队陂_口的觸點(diǎn)表面的垂直入射處進(jìn)行離子注入，或者在與暴露于開口的觸點(diǎn)表面呈一個(gè)角度處進(jìn)行離子注入。
所述的存儲(chǔ)器件和方法相對(duì)于現(xiàn)有器件來講提供了較低編程電流需要、改進(jìn)的器件可靠性、提高的可編程循環(huán)壽命以及較低的費(fèi)用和可伸縮性。另外，在一個(gè)實(shí)施例中，使用常規(guī)的工藝成套工具和設(shè)施可以制作該設(shè)備。
圖1顯示由在此提供的說明的上下文中所展示和形成的多個(gè)存儲(chǔ)元件構(gòu)成的存儲(chǔ)器陣列的一個(gè)實(shí)施例的示意圖。在該實(shí)例中，存儲(chǔ)器陣列5的電路包括xy柵格，它具有與芯片一部分上的隔離器件25串聯(lián)電互連的存儲(chǔ)元件30。在一個(gè)實(shí)施例中，地址線10(例如列)和20(例如行)以常規(guī)方式連接到外部尋址電路。與隔離器件結(jié)合的存儲(chǔ)元件的xy柵格陣列的一個(gè)目的在于，使得每個(gè)離散的存儲(chǔ)元件在沒有干擾存儲(chǔ)在陣列的鄰近或者遠(yuǎn)處存儲(chǔ)元件中的信息的情況下被讀出和寫入。
諸如圖1的存儲(chǔ)器件5的存儲(chǔ)器陣列可以形成在襯底的一部分中(包括整個(gè)部分)。典型的襯底包括諸如硅襯底的半導(dǎo)體襯底。其他襯底包括但不局限于含有陶瓷材料、有機(jī)材料或者作為部分下部構(gòu)造的玻璃材料的襯底也是適合的。在硅半導(dǎo)體襯底的情況下，可以以晶片級(jí)在襯底區(qū)域上制作存儲(chǔ)器陣列5，并且然后通過將該晶片分割(singulation)成離散的管芯或者芯片而減小該晶片，該部分或者全部管芯或芯片具有形成在其上的存儲(chǔ)器陣列。如本領(lǐng)域技術(shù)人員公知的，可以形成附加的尋址電路(例如解碼器等)。
圖2-14描述了制作圖1的代表性存儲(chǔ)元件15的一個(gè)實(shí)施例。圖2描述了襯底100的一部分，例如半導(dǎo)體(例如硅)襯底。在該實(shí)例中，在部分110中引入了諸如硼的P型摻雜劑。在一個(gè)實(shí)例中，P型摻雜劑的適當(dāng)濃度是大約5×1019-1×1020原子每立方厘米(atoms/cm3)的量級(jí)，使得襯底100的部分110代表P++。在該實(shí)例中，襯底100的覆蓋部分110是P型外延硅部分120。在一個(gè)實(shí)例中，摻雜劑的濃度在大約1016-1017atoms/cm3的量級(jí)。
圖2還描述了在襯底100的外延部分120中形成的淺溝道隔離(STI)結(jié)構(gòu)130。如在隨后的討論中顯而易見的，一方面STI結(jié)構(gòu)130用于限定存儲(chǔ)單元的z方向厚度，在這一點(diǎn)上僅僅限定存儲(chǔ)單元的z方向的厚度。在一個(gè)實(shí)施例中，存儲(chǔ)單元z方向區(qū)域135A和135B被圖案化為條形，x方向尺寸大于z方向尺寸。另一方面，STI結(jié)構(gòu)130用于將形成在襯底中以及襯底上的單個(gè)存儲(chǔ)元件互相之間以及與相關(guān)的電路元件(例如，晶體管器件)隔離。用于圖案化STI結(jié)構(gòu)的當(dāng)前現(xiàn)有光刻技術(shù)限定存儲(chǔ)單元區(qū)域135A和135B的z方向厚度，可以產(chǎn)生與0.25微米(μm)一樣小的特征尺寸(z方向厚度)。
圖3描述了在存儲(chǔ)單元區(qū)域135A和135B中進(jìn)行進(jìn)一步制作操作之后的圖2的結(jié)構(gòu)。在每個(gè)存儲(chǔ)單元區(qū)域中(條形)，襯底100的覆蓋外延部分120是第一導(dǎo)體或者信號(hào)線材料140。在一個(gè)實(shí)例中，第一導(dǎo)體或者信號(hào)線材料140是通過例如引入濃度大約為1018-1019atoms/cm3量級(jí)的磷或者砷而形成的N型摻雜的硅(例如，N+硅)。在該實(shí)例中，第一導(dǎo)體或者信號(hào)線材料140用作地址線、行線(例如，圖1中的行線20)。覆蓋第一導(dǎo)體或者信號(hào)線材料140的是隔離器件(例如圖1中的隔離器件25)。在一個(gè)實(shí)例中，隔離器件是由N型硅部分150(例如摻雜劑濃度大約為1014-1018atoms/cm3的量級(jí))和P型硅部分160(例如摻雜劑濃度大約為1019-1020atoms/cm3的量級(jí))形成的PN二極管。盡管示出的是PN二極管，但應(yīng)當(dāng)理解的是其他隔離結(jié)構(gòu)也是同樣適合的。這樣的器件包括，但不限于金屬氧化物半導(dǎo)體(MOS)器件。
圖4示出了在襯底100的外延部分120中形成溝道109之后，從xy透視的圖3的結(jié)構(gòu)。在該實(shí)例中，溝道190是垂直于STI結(jié)構(gòu)130形成的。溝道190限定了存儲(chǔ)單元的x方向厚度。根據(jù)當(dāng)前的光刻技術(shù)，x方向厚度的適當(dāng)特征尺寸與0.25μm一樣小。圖4還示出被溝道190分開的存儲(chǔ)單元145A和145B，其z方向厚度由STI結(jié)構(gòu)130限定，x方向厚度由溝道190限定。在一個(gè)實(shí)施例中，x方向厚度的限定涉及對(duì)存儲(chǔ)器線堆疊的導(dǎo)體或者信號(hào)線140進(jìn)行蝕刻來限定存儲(chǔ)單元區(qū)域135A的存儲(chǔ)單元145A和145B。在該實(shí)例中，在蝕刻的情況下，蝕刻穿過存儲(chǔ)器線堆疊進(jìn)行到導(dǎo)體或者信號(hào)線140的部分?？梢允褂枚〞r(shí)蝕刻來阻擋在這一點(diǎn)的蝕刻。在圖案化之后，在存儲(chǔ)單元145A和145B之間，在每個(gè)溝道190的基部引入摻雜劑濃度大約為1018-1020atoms/cm3量級(jí)的N型摻雜劑(例如N+區(qū)域)來形成袋(pocket)200。
在引入袋200之后，在溝道190中引入諸如二氧化硅的電介質(zhì)材料來形成STI結(jié)構(gòu)132。然后，例如使用化學(xué)機(jī)械拋光將上表面(如看見的)平坦化。圖5示出了圖4結(jié)構(gòu)的xy透視圖，該結(jié)構(gòu)具有被STI結(jié)構(gòu)130和132分開的存儲(chǔ)單元(例如存儲(chǔ)單元145A和145B)。
圖6示出在該實(shí)例中，在P型硅部分160的一部分中形成諸如硅化鈷(CoSi2)的難熔金屬硅化物材料來限定觸點(diǎn)170之后的圖4的結(jié)構(gòu)(即，xy方向透視圖)。一方面，觸點(diǎn)170在芯片上的電路結(jié)構(gòu)的外圍電路(例如，尋址電路)的制作中用作低電阻材料。
圖7描述了在引入掩膜材料180之后的圖6的結(jié)構(gòu)。如隨后將更加清楚的，在某種意義上，掩膜材料180用作隨后蝕刻操作的蝕刻阻擋。在一個(gè)實(shí)施例中，用于掩膜材料180的適當(dāng)材料是諸如氮化硅(Si3N4)的電介質(zhì)材料。
圖7還描述了在結(jié)構(gòu)上引入足以覆蓋存儲(chǔ)單元145A和145B的厚度為100-50,000量級(jí)的電介質(zhì)材料210。在一個(gè)實(shí)施例中，電介質(zhì)材料210是SiO2。在另一實(shí)施例中，電介質(zhì)材料210是根據(jù)其減小的熱導(dǎo)率κ來選擇的，優(yōu)選的是小于κSiO2的熱導(dǎo)率，更優(yōu)選的是小于κSiO23-10倍。如通常所知的，SiO2和Si3N4的κ值是在1.0的量級(jí)。這樣，除了SiO2之外，用于電介質(zhì)材料210的適當(dāng)材料包括那些κ值小于1.0的材料。某些κ值小于1.0的高溫聚合物包括碳化物材料、氣凝膠、干凝膠(κ在0.1量級(jí))和它們的衍生物。
圖8描述在通過電介質(zhì)210和掩膜材料180形成開口220、暴露觸點(diǎn)170之后，穿過同一截面視圖的圖7的結(jié)構(gòu)。在一個(gè)實(shí)施例中，使用常規(guī)的光刻和干法蝕刻技術(shù)，通過對(duì)穿透電介質(zhì)210和掩膜材料180蝕刻的圓形孔圖案化來形成開口220。根據(jù)現(xiàn)有的光刻技術(shù)，可以圖案化直徑與0.25μm一樣小的圓形開口。應(yīng)當(dāng)理解的是，除了圓形開口之外，作為替換還可以使用諸如矩形開口的其他開口。
圖9描述示出觸點(diǎn)170的成角度的修改、穿過同一截面的圖8的結(jié)構(gòu)。應(yīng)當(dāng)理解的是，可以以非角度的方式來實(shí)現(xiàn)觸點(diǎn)170的修改?！俺山嵌鹊摹币馕吨?，離子注入的方向并不是平行于圖9中示出的y軸。另外，當(dāng)通過圖9示出的修改說明離子注入時(shí)，可以使用其他的修改方法，包括但不限于在觸點(diǎn)170上沉積材料并且使用等離子體處理觸點(diǎn)170，從而增加觸點(diǎn)170的電阻率。
在一個(gè)實(shí)施例中，通過將離子175注入到觸點(diǎn)170來修改觸點(diǎn)170。離子注入提供了位置控制精度并且避免了側(cè)面擴(kuò)散的問題。離子注入對(duì)觸點(diǎn)170的碰撞損傷造成局部或者完全的非晶化，增加了觸點(diǎn)170的電阻率，并且增加了觸點(diǎn)170與通過離子注入或其他方法引入的原子形成化合物的能力。可以使用能夠與CoSi2形成化合物從而增加觸點(diǎn)170電阻率的離子，包括氧離子、氮離子以及碳離子。例如，在觸點(diǎn)170是由CoSi2構(gòu)成的情況下，在CoSi2內(nèi)注入氧離子造成觸點(diǎn)170內(nèi)的SiO2絕緣體區(qū)域的形成，從而增加了觸點(diǎn)170的電阻率?？商鎿Q的方案是，當(dāng)在觸點(diǎn)170(由CoSi2構(gòu)成)中注入氮離子時(shí)，在觸點(diǎn)170內(nèi)形成Si3N4的絕緣體區(qū)域。離子注入提供了精確性，原因在于可以相應(yīng)地注入指定的離子數(shù)量。另外，使用常規(guī)公知的公開表并且考慮了包括離子質(zhì)量、離子能量以及觸點(diǎn)170的組分和厚度的因素可以選擇離子注入的深度。
在一個(gè)實(shí)施例中，如圖9所示，電介質(zhì)210用作允許離子被注入到觸點(diǎn)170或者觸點(diǎn)170的一部分中的離子注入掩膜?？梢允褂迷诎雽?dǎo)體工藝中使用的大部分薄膜來阻擋離子束，這些薄膜包括SiO2、氮化硅、鋁以及其他薄的金屬膜。
在一個(gè)實(shí)施例中，觸點(diǎn)170是通過在觸點(diǎn)170上沉積電阻材料來修改的。在一個(gè)實(shí)施例中，電阻材料具有0.001ohm-cm到0.5ohm-cm的其中之一的電阻率。通過指定電阻材料薄膜厚度、指定目標(biāo)編程電流、指定用于存儲(chǔ)器件的電壓預(yù)算以及使用常規(guī)計(jì)算來選擇該電阻率。在一個(gè)實(shí)施例中，觸點(diǎn)170具有200-2000ohm其中之一的串聯(lián)電阻。在一個(gè)實(shí)施例中，在觸點(diǎn)170上或者在觸點(diǎn)170的一部分上形成電阻材料。盡管還在開口220的壁上形成電阻材料，但在該電阻材料具有足夠高電阻率的情況下，并沒有從可編程材料404分流出很大的電流。
在一個(gè)實(shí)施例中，借助于通過將開口220內(nèi)的觸點(diǎn)170暴露于活性的氮?dú)?、活性的氧氣和氨的至少其中之一進(jìn)行的等離子體處理來修改觸點(diǎn)170。等離子體與觸點(diǎn)170進(jìn)行化學(xué)反應(yīng)并且增加了觸點(diǎn)170的電阻率。另外，可以使用上述提到的方法中的任一方法、任意方法的組合以及所有上述提到的方法來修改觸點(diǎn)170的電阻率。
圖10描述示出了通過與y軸成角度注入離子175來修改觸點(diǎn)170的區(qū)域的圖9結(jié)構(gòu)的截面視圖。該被修改的觸點(diǎn)170的區(qū)域被描述為開口220內(nèi)的、觸點(diǎn)170外圍上示出的修改區(qū)域172。在一個(gè)實(shí)施例中，修改區(qū)域172的電阻率高于觸點(diǎn)170的剩余部分的電阻率。在一個(gè)實(shí)施例中，經(jīng)歷相變的可編程材料404被放置在觸點(diǎn)170上，但不是放置在修改區(qū)域172上。因此，使用了較少的經(jīng)歷相變的可編程材料，從而產(chǎn)生較低功耗和改進(jìn)的編程可靠性。在另一實(shí)施例中，其中使用了觸點(diǎn)170的非角度修改，修改區(qū)域172包括在開口220內(nèi)的觸點(diǎn)170的整個(gè)暴露的表面區(qū)域，并且經(jīng)歷相變的可編程材料404形成在所有修改區(qū)域172上。通過增加觸點(diǎn)170的電阻率，增加了功率耗散以及從觸點(diǎn)170傳導(dǎo)到可編程材料404的熱，這可以降低編程電流需要并且改進(jìn)編程可靠性。另外，通過增加觸點(diǎn)170的電阻率，可以降低觸點(diǎn)170與可編程材料404的化學(xué)反應(yīng)性，并且增加可編程材料404與觸點(diǎn)170的粘附性。
圖11描述了在開口220內(nèi)和電介質(zhì)210上形成墊片材料402之后，穿過同一截面視圖的圖8的結(jié)構(gòu)。在一個(gè)實(shí)施例中，墊片材料402是例如通過在襯底上化學(xué)氣相沉積四乙基硅酸鹽(TEOS)而共形形成的。在該制作點(diǎn)上，墊片材料覆蓋了開口220內(nèi)的觸點(diǎn)170。
圖12描述了在蝕刻墊片材料402以形成開口220內(nèi)的電介質(zhì)墊片(墊片材料部分402A)之后圖11的結(jié)構(gòu)。在一個(gè)實(shí)施例中，墊片材料402是使用定時(shí)蝕刻而被各向異性地蝕刻的。一方面，如后面將變得更加明顯，墊片材料402用作減少觸點(diǎn)170上的可編程材料404(圖16)的數(shù)量。
圖13描述了示出觸點(diǎn)170的自對(duì)準(zhǔn)修改的、穿過同一截面視圖的圖12的結(jié)構(gòu)。該修改是通過墊片402A自對(duì)準(zhǔn)的，墊片402A用作離子注入掩膜。應(yīng)當(dāng)理解的是，可以在形成墊片402A之前或者之后(或者既在之前又在之后)執(zhí)行觸點(diǎn)170的修改。另外，雖然圖13說明了通過注入離子175來修改觸點(diǎn)170，但是也可以使用其他的修改方法，包括在觸點(diǎn)170上沉積材料以及將觸點(diǎn)170暴露于等離子體。
可替換的方案是，在一個(gè)實(shí)施例中，離子是以與開口220的壁成角度而被注入的。圖14描述了示出通過注入離子175對(duì)于觸點(diǎn)170進(jìn)行成角度的修改、穿過同一截面視圖的圖12的結(jié)構(gòu)。另外，應(yīng)當(dāng)理解的是可以使用其他的修改方法，包括在觸點(diǎn)170上沉積材料以及將觸點(diǎn)170暴露于等離子體。
圖15描述了示出觸點(diǎn)170的修改區(qū)域(即修改區(qū)域173)的圖14結(jié)構(gòu)的另一截面視圖。在一個(gè)實(shí)施例中，經(jīng)歷相變的可編程材料404放置在觸點(diǎn)170上，但沒有放置在修改區(qū)域172上。因此使用較少的經(jīng)歷相變的可編程材料，這樣產(chǎn)生較小功耗并且提高了編程可靠性。
圖16描述了在開口220內(nèi)部、觸點(diǎn)170上和電介質(zhì)210上引入可編程材料404之后的圖13的結(jié)構(gòu)。在一個(gè)實(shí)施例中，可編程材料404，是一種相變材料，具有這樣一種性質(zhì)，使得通過利用大量的能量(例如電能、熱能)可以修改物理狀態(tài)(例如結(jié)晶、非晶態(tài))。公知的是，具有通式的硫族化物材料對(duì)于該目的來講是適當(dāng)?shù)?，使得可以在襯底上和觸點(diǎn)170上通過常規(guī)的沉積技術(shù)來引入硫族化物材料。
如在圖16中所示，根據(jù)一個(gè)實(shí)施例，在引入可編程材料404之后，在可編程材料404上形成阻擋材料408，并且在阻擋材料408上形成導(dǎo)體410。一方面，阻擋材料408用作防止可編程材料404和導(dǎo)體410之間的任何化學(xué)反應(yīng)。在一個(gè)實(shí)施例中，使用常規(guī)的圖案化技術(shù)形成可編程材料404、墊片402、阻擋材料408以及導(dǎo)體410。在一個(gè)實(shí)施例中，阻擋材料408包括鈦和氮化鈦中的至少其中之一。鈦和/或氮化鈦涂層可以被均勻地沉積在襯底上，顯示出良好的粘附性，原因在于它們抗剝落、起泡、破碎和剝離的能力。在一個(gè)實(shí)施例中，可編程材料404包括硫族化物合金的相變材料，并且觸點(diǎn)170包括CoSi2。在一個(gè)實(shí)施例中，適合用作可編程材料404的硫族化物合金包括元素周期表的第VI族中的至少一個(gè)元素。在一個(gè)實(shí)施例中，Ge2Sb2Te5用作可編程材料404。其他用作可編程材料404的硫族化物合金包括GaSb、InSb、InSe、Sb2Te3、GeTe、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、和Te81Ge15Sb2S2。
在圖16所示的結(jié)構(gòu)中，可編程材料404和觸點(diǎn)170的接觸區(qū)域由于墊片材料部分402A的存在而被最小化。一方面，開口220的尺寸暴露了觸點(diǎn)170的第一接觸面積。一方面，小于第一接觸區(qū)域的第二接觸區(qū)域是由于墊片材料402和/或墊片材料部分402A暴露的。通過將可編程材料404的數(shù)量最小化，這樣局部化了可編程材料404的數(shù)量，該可編程材料404例如經(jīng)歷觸點(diǎn)170(如區(qū)域406所示)上的從/向非晶態(tài)和井態(tài)的相變。在墊片材料部分402A之間示出的區(qū)域406限定了可編程材料404的有限的和局部化的編程區(qū)域，增加了從和向可編程材料404的非晶態(tài)和晶態(tài)的可編程可靠性。通常，通過局部化相變區(qū)域，在編程和讀取期間需要流經(jīng)可編程材料404的電流較小，并且產(chǎn)生較小的功耗。
圖17描述在形成開口412之后的、從xy透視的圖16結(jié)構(gòu)。一方面，開口412用于限定可編程材料404、阻擋材料408以及導(dǎo)體410的x方向厚度。另一方面，開口412用于將形成在襯底上的單個(gè)存儲(chǔ)元件互相之間以及與相關(guān)電路元件(例如，晶體管器件)互相隔離。在一個(gè)實(shí)施例中，借助于穿過導(dǎo)體410、阻擋材料408以及可編程材料404來圖案化開口而形成了開口412。使用常規(guī)的光刻和蝕刻技術(shù)可以實(shí)現(xiàn)圖案化。在該實(shí)例中，蝕刻穿過導(dǎo)體410、阻擋材料408以及可編程材料404，而排除電介質(zhì)210。根據(jù)當(dāng)前的蝕刻技術(shù)，用于開口412的x方向厚度的適當(dāng)特征尺寸包括與0.25μm一樣小。圖18描述了圖17結(jié)構(gòu)的yz透視圖的另一截面視圖。
圖19示出在導(dǎo)體410上形成電介質(zhì)材料412之后的圖18的結(jié)構(gòu)。電介質(zhì)材料412是例如SiO2或者其他適合的材料，它形成在導(dǎo)體410上用于電隔離導(dǎo)體410。在該形成之后，電介質(zhì)材料412被平坦化并且在通過電介質(zhì)材料412、電介質(zhì)材料210和電介質(zhì)材料180一直到觸點(diǎn)170的結(jié)構(gòu)的一部分中形成通孔。該通孔填充有諸如鎢(W)的導(dǎo)電材料和諸如鈦(Ti)和氮化鈦(TiN)組合的阻擋材料。對(duì)于本領(lǐng)域技術(shù)人員來講，引入電介質(zhì)材料412、形成和填充導(dǎo)電通孔以及平坦化的技術(shù)都是公知的。圖19示出的結(jié)構(gòu)還表明為了反映(mirror)在襯底100上形成的導(dǎo)體或者信號(hào)線材料140(例如，行線)而形成和圖案化的附加導(dǎo)體或者信號(hào)線材料414。反映導(dǎo)體線材料414反映了導(dǎo)體或者信號(hào)線材料140并且通過導(dǎo)電通孔耦合到導(dǎo)體或者信號(hào)線材料140。通過反映諸如N型硅的摻雜半導(dǎo)體，一方面，反映導(dǎo)體線材料414用于減小存儲(chǔ)器陣列(諸如圖1中示出的存儲(chǔ)器陣列5)中的導(dǎo)體或者信號(hào)線材料140的電阻。適合于反映導(dǎo)體線材料414的材料包括諸如鋁合金的鋁材料。
圖20描述根據(jù)一個(gè)實(shí)施例的形成可編程存儲(chǔ)器件的方法。
另外，如圖21所示，諸如存儲(chǔ)器件5(圖1)的存儲(chǔ)器陣列以及伴隨的文本可以包括在適合的系統(tǒng)中，在該存儲(chǔ)器件5中單個(gè)存儲(chǔ)單元具有類似于參考圖19所述結(jié)構(gòu)的結(jié)構(gòu)。在一個(gè)實(shí)施例中，系統(tǒng)700包括微處理器704、輸入/輸出(I/O)端口706以及存儲(chǔ)器702。微處理器704、I/O端口706以及存儲(chǔ)器702通過數(shù)據(jù)總線712、地址總線716以及控制總線714進(jìn)行連接。微處理器704通過在地址總線716上發(fā)送地址以及在控制總線714上發(fā)送存儲(chǔ)器讀取信號(hào)來從存儲(chǔ)器702取出指令或者讀取數(shù)據(jù)。存儲(chǔ)器702在數(shù)據(jù)總線712上向微處理器704輸出尋址的指令或者數(shù)據(jù)字。通過在地址總線716上發(fā)送地址、在數(shù)據(jù)總線712上發(fā)送數(shù)據(jù)字、以及在控制總線714上向存儲(chǔ)器702發(fā)送存儲(chǔ)器寫入信號(hào)，微處理器704向存儲(chǔ)器702寫入數(shù)據(jù)字。I/O端口706用來耦合到輸入裝置708和輸出裝置710的至少其中之一。
已經(jīng)公開了示例性的實(shí)施例，在保持在由所附權(quán)利要求所限定的本發(fā)明的精神和范圍內(nèi)可以對(duì)公開的實(shí)施例進(jìn)行修改和變型。
權(quán)利要求
1.一種方法，包括在觸點(diǎn)上形成電介質(zhì)，所述觸點(diǎn)形成在襯底上；穿過暴露所述觸點(diǎn)的電介質(zhì)形成開口；修改所述觸點(diǎn)的電阻率；在該開口內(nèi)形成可編程材料，所述可編程材料在所述觸點(diǎn)上；以及形成到可編程材料的導(dǎo)體。
2.根據(jù)權(quán)利要求1的方法，還包括在穿過暴露所述觸點(diǎn)的電介質(zhì)形成所述開口之后、并且在修改所述觸點(diǎn)的電阻率之前，在所述開口內(nèi)形成至少一個(gè)墊片。
3.根據(jù)權(quán)利要求1的方法，其中修改所述觸點(diǎn)的電阻率包括下面的至少其中之一將離子注入到所述觸點(diǎn)，在所述觸點(diǎn)上沉積材料，以及用等離子體來處理所述觸點(diǎn)。
4.根據(jù)權(quán)利要求3的方法，其中注入離子包括下面的其中之一在暴露于所述開口的所述觸點(diǎn)的表面的垂直入射處注入離子，以及在與暴露于所述開口的所述觸點(diǎn)的表面成一角度處注入離子。
5.根據(jù)權(quán)利要求3的方法，其中注入離子包括使用氧離子、氮離子以及碳離子的至少其中之一將離子嵌入在所述觸點(diǎn)的預(yù)定深度。
6.根據(jù)權(quán)利要求3的方法，其中在所述觸點(diǎn)上沉積材料包括根據(jù)流經(jīng)觸點(diǎn)的預(yù)定電流，沉積預(yù)定數(shù)量的材料，使得所述觸點(diǎn)具有200ohm到2000ohm其中之一的串聯(lián)電阻。
7.根據(jù)權(quán)利要求1的方法，其中在開口內(nèi)形成可編程材料包括在所述開口內(nèi)形成硫族化物存儲(chǔ)元件。
8.一種設(shè)備，包括位于襯底上的觸點(diǎn)，所述觸點(diǎn)具有電阻率修改；位于所述觸點(diǎn)上的電介質(zhì)，所述電介質(zhì)具有暴露所述觸點(diǎn)的開口；在所述開口內(nèi)形成的可編程材料，所述可編程材料位于所述觸點(diǎn)上；以及與所述可編程材料接觸的導(dǎo)體。
9.根據(jù)權(quán)利要求8的設(shè)備，其中所述觸點(diǎn)包括均勻修改的觸點(diǎn)和環(huán)形修改的觸點(diǎn)中的其中之一。
10.根據(jù)權(quán)利要求8的設(shè)備，其中所述觸點(diǎn)具有注入的離子、沉積的材料以及等離子體處理中的至少其中之一。
11.根據(jù)權(quán)利要求10的設(shè)備，其中所述注入的離子包括嵌入在預(yù)定深度的氧離子、氮離子和碳離子中的至少其中之一。
12.根據(jù)權(quán)利要求10的設(shè)備，其中具有沉積材料的所述觸點(diǎn)包括具有200ohm到2000ohm的其中之一的串聯(lián)電阻的觸點(diǎn)。
13.根據(jù)權(quán)利要求8的設(shè)備，其中所述可編程材料包括硫族化物存儲(chǔ)元件。
14.一種系統(tǒng)，包括微處理器；輸入/輸出(I/O)端口；以及包括位于襯底上的觸點(diǎn)的存儲(chǔ)器，所述觸點(diǎn)具有電阻率修改，位于所述觸點(diǎn)上的電介質(zhì)具有暴露所述觸點(diǎn)的開口，在所述開口內(nèi)和所述觸點(diǎn)上形成的可編程材料，以及與所述可編程材料接觸的導(dǎo)體；其中所述微處理器、I/O端口以及存儲(chǔ)器通過數(shù)據(jù)總線、地址總線以及控制總線連接。
15.根據(jù)權(quán)利要求14的系統(tǒng)，其中所述觸點(diǎn)包括均勻修改的觸點(diǎn)和環(huán)形修改的觸點(diǎn)中的一種。
16.根據(jù)權(quán)利要求14的系統(tǒng)，其中所述觸點(diǎn)具有注入的離子、沉積的材料以及等離子體處理中的至少其中之一。
17.根據(jù)權(quán)利要求16的系統(tǒng)，其中所述注入的離子包括嵌入在預(yù)定深度的氧離子、氮離子和碳離子中的至少其中之一。
18.根據(jù)權(quán)利要求16的系統(tǒng)，其中具有沉積材料的所述觸點(diǎn)包括具有200ohm到2000ohm的其中之一的串聯(lián)電阻的觸點(diǎn)。
19.根據(jù)權(quán)利要求14的系統(tǒng)，其中所述可編程材料包括硫族化物存儲(chǔ)元件。
全文摘要
一方面，提供了一種設(shè)備，該設(shè)備設(shè)置和重新編程可編程器件的狀態(tài)。一方面，提供一種方法，以便穿過暴露在襯底(110)上形成的觸點(diǎn)(170)的電介質(zhì)(210)來形成開口。通過將離子(175)注入到觸點(diǎn)、在該觸點(diǎn)上沉積材料以及利用等離子體處理該觸點(diǎn)中的至少其中之一來修改該觸點(diǎn)的電阻率。一方面，在該開口內(nèi)形成墊片(102)，并且優(yōu)選的是硫族化物的可編程材料(404)形成在所述開口內(nèi)和所述修改的觸點(diǎn)上。導(dǎo)體(410)形成在可編程材料上，并且所述觸點(diǎn)傳送到信號(hào)線。
文檔編號(hào)H01L27/105GK1650442SQ02829457
公開日2005年8月3日 申請(qǐng)日期2002年8月14日 優(yōu)先權(quán)日2002年8月14日
發(fā)明者S·J·赫金斯, T·A·羅里 申請(qǐng)人:奧翁尼克斯公司