專利名稱：具有到襯底的互連的集成電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別涉及互連和襯底之間的接觸。
背景技術(shù)：
集成電路包括形成在有源區(qū)中通過互連層互連的晶體管。通常，這些互連層為襯底上制成多層的多晶硅或金屬。有源區(qū)形成在襯底自身內(nèi)。集成電路中通常要求的較簡單的連接是一個晶體管的源/漏連接到另一個晶體管的柵極。通常，通過設置一個互連層與位于柵極上的一個層連接進行以上連接。這需要集成電路上占有面積，由此這也是決定集成電路的整體尺寸的一個因素?，F(xiàn)已利用的另一類型的接觸稱做埋置的接觸，其中為典型的柵極材料的多晶硅直接接觸襯底，使源/漏和柵極之間接觸。
與埋置接觸有關(guān)的其中一個困難和問題是在與襯底接觸的多晶硅緊鄰的區(qū)域中或多晶硅的邊緣，襯底往往被過量蝕刻。之所以發(fā)生是由于到襯底的開口，從而到源/漏的開口必須在淀積多晶硅之前制成。由此對用做接觸的多晶硅的蝕刻會產(chǎn)生襯底過蝕刻問題。
由此需要一種接觸，不需要具有與上級互連差不多大的空間并且不存在與埋置接觸有關(guān)的問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提供一種形成電接觸的方法，包括提供半導體襯底；在半導體襯底上形成介質(zhì)層；在介質(zhì)層上形成導電層；將第一物質(zhì)注入到介質(zhì)層的第一部分內(nèi)以形成導電摻雜的介質(zhì)；圖案化介質(zhì)層以形成圖案化的介質(zhì)層，其中圖案化的介質(zhì)層包括導電摻雜的介質(zhì)；以及圖案化導電層以形成圖案化的導電層，其中部分圖案化的導電層電接觸導電摻雜的介質(zhì)。
根據(jù)本發(fā)明的另一方面，提供一種半導體器件，包括第一晶體管，包括形成在第一柵極介質(zhì)上的第一柵電極；形成在襯底內(nèi)與第一柵極介質(zhì)相鄰的第一導電區(qū)；形成在襯底內(nèi)與第一柵極介質(zhì)相鄰的第二導電區(qū)；以及形成在襯底上的第一柵極介質(zhì)；以及第二晶體管，包括形成在第一柵極介質(zhì)上的第二柵電極；形成在襯底內(nèi)與第二柵極介質(zhì)相鄰的第三導電區(qū)；形成在襯底內(nèi)與第二柵極介質(zhì)相鄰的第四導電區(qū)；以及形成在襯底上的第二柵極介質(zhì)；其中第二柵電極為導電層的一部分；導電層電接觸導電摻雜的介質(zhì)；以及導電摻雜的介質(zhì)電連接到第一導電區(qū)。
根據(jù)本發(fā)明的另一方面，提供一種半導體器件，包括第一有源區(qū)；第二有源區(qū)；第一有源區(qū)的第一部分上的第一介質(zhì)層；第一介質(zhì)層上的第一導電層；第二有源區(qū)上的第二介質(zhì)層；第二介質(zhì)層上第二導電層的第一部分；第一有源區(qū)的第二部分上的導電摻雜的介質(zhì)；以及導電摻雜的介質(zhì)和第一有源區(qū)上第二導電層的第二部分。
根據(jù)本發(fā)明的另一方面，提供一種集成電路，包括具有第一阱區(qū)的襯底；形成在第一阱區(qū)中的晶體管，在第一阱區(qū)中具有第一源/漏區(qū)和第二源/漏區(qū)；具有在第一源/漏上延伸并通過導電的注入介質(zhì)物理地與第一源/漏隔開的導電電極的電路特征，其中導電的注入介質(zhì)將導電電極與第一源/漏區(qū)電短接。


圖1為現(xiàn)有技術(shù)中已知的電路的電路圖；圖2為根據(jù)本發(fā)明的一個實施例制成的圖1的電路的俯視圖；圖3-6為圖2的一部分電路處理過程中的順序剖面圖；以及圖7-9為圖2的另一部分電路處理過程中的順序剖面圖。
具體實施例方式
通過注入到柵極介質(zhì)材料內(nèi)以獲得襯底中形成的源/漏和另一晶體管的柵極之間的連接，實現(xiàn)漏極到柵極的標準連接。通過注入到該區(qū)域中的柵極材料內(nèi)由此在位置中的柵極介質(zhì)變得導電，實現(xiàn)柵極材料和襯底之間的連接，從而柵極材料和源/漏之間的連接。通過參考附圖和下面的介紹可以更好地理解。
圖1所示的是在現(xiàn)有技術(shù)中已知的電路10，在集成電路中很常見，但是與現(xiàn)有技術(shù)的電路不同地制成并且與現(xiàn)有技術(shù)中的電路不同地配置而成。電路10包括晶體管12和晶體管14。晶體管12具有柵極16、源/漏18以及源/漏20。如這里所使用的，源/漏為與柵極相鄰的摻雜區(qū)，可以是源或漏，取決于它在給定電路中的如何使用。晶體管14具有源/漏22和源/漏24。所顯示的源/漏18、22以及24沒有連接，但是在完整的電路中它們將具有與任一其它電路與電源端子的連接。類似地，柵極16將連接到其它電路或參考或信號。源/漏20連接到晶體管14的柵極26。源/漏到柵極的連接在晶體管中很常見。
圖2所示的是根據(jù)本發(fā)明的一個實施例布局中的電路10。電路10包括有源區(qū)28和有源區(qū)30。有源區(qū)28用于形成晶體管12，有源區(qū)30用于形成晶體管14。柵極26覆蓋在有源區(qū)30上并在接觸32處連接到晶體管14的源/漏20。有源區(qū)28具有覆蓋它的柵極16，并且含有源/漏18和20。有源區(qū)30含有源/漏22和24。通過注入至少部分該區(qū)域由此該區(qū)域中的柵極介質(zhì)材料變得導電獲得接觸32。由此，在有源區(qū)18上延伸的柵極26通過接觸32與漏20接觸。
圖3所示的是處理過程中較早階段的晶體管12和14。處理過程中的該階段為常規(guī)結(jié)構(gòu)。電路10包括襯底38，為P型，具有P阱34和N阱36。所顯示的襯底38具有P阱34和N阱36上并覆蓋柵極介質(zhì)材料46和48的導電材料50。P阱34位于隔離區(qū)40和42之間。在圖3中N阱36位于隔離區(qū)42和44之間。圖3中覆蓋隔離區(qū)40和42之間的是柵極介質(zhì)材料46，隔離區(qū)42和44之間是柵極介質(zhì)材料48。覆蓋柵極介質(zhì)材料46和48的是多晶硅層50。襯底38也可以是絕緣體上硅(SOI)，此時在絕緣體上存在半導體層。阱34和36將位于半導體層中，并且隔離區(qū)40，42和44將延伸到絕緣體。
圖4所示的是已淀積光致抗蝕劑52并圖案化之后由此在有源區(qū)28中用于接觸32的位置中存在開口的電路10。圖中示出了注入的中心深度在接觸區(qū)32中的介質(zhì)材料46處。結(jié)果為P阱34中的摻雜區(qū)33、注入的柵極介質(zhì)35以及注入的多晶硅區(qū)37。有效的摻雜材料為硼，用于使接觸32處的介質(zhì)材料46成為高導電性。柵極介質(zhì)材料可以是其它材料，并且代替多晶硅，柵電極也可以由其它材料形成。此時，需要提供除硼之外的不同摻雜劑，以形成需要的導電性以及柵極介質(zhì)材料和覆蓋的柵極材料之間的短路。一種所述摻雜劑為鋁，另一種為磷。使用磷很有利，當注入到P阱內(nèi)時，產(chǎn)生N型導電類型。除氧化硅之外的柵極介質(zhì)材料可以是氧化鉿。也可以選擇其它材料。由此，對多晶硅形成了短路，同時在形成短路之前多晶硅沒有被蝕刻。在常規(guī)的埋置接觸中，需要將要接觸的阱或區(qū)域開口，之后進行多晶硅淀積。就順序而言，隨后的蝕刻不僅不方便而且在襯底被暴露之后與要蝕刻的多晶硅相鄰的襯底區(qū)域被蝕刻。
圖5所示的是圖案化蝕刻在柵介質(zhì)材料46形成的柵極介質(zhì)54上留下柵極16之后的多晶硅50和柵極材料46。同樣，使用柵極16作為掩模形成源/漏擴展區(qū)56以及源/漏擴展區(qū)58。通過注入砷和磷的組合形成N型的源/漏擴展區(qū)56和58?？梢愿鶕?jù)需要改變注入的特定物質(zhì)(species)和物質(zhì)的組合。同樣產(chǎn)生延伸到接觸區(qū)32的柵極26。由此，柵極26與被注入的柵極介質(zhì)材料區(qū)重疊。被注入的那部分柵極介質(zhì)為最終形成柵極26和漏20之間接觸的那部分，由此蝕刻多晶硅50之后，必須保留該注入的柵極材料的一部分。也可能需要在擴展區(qū)56和58之前進行組合的硼和銦的暈輪注入(halo implant)。沒有顯示該暈輪注入是由于暈輪注入在本領(lǐng)域中很公知，沒有必要使附圖變得復雜。
圖6所示的是形成了側(cè)壁以及組合的硼和銦注入以形成重摻雜的源/漏區(qū)60和62之后的電路10。柵極16具有側(cè)壁間隔層64和66。柵極26具有側(cè)壁間隔層68和70。該圖示出了完整的N溝道型的晶體管12和完整的P溝道型的晶體管14。柵極26連接到接觸32處的漏20。漏20由重摻雜的區(qū)域62和擴展區(qū)58組成。如果用磷注入接觸區(qū)32，那么接觸區(qū)會延伸穿過源/漏擴展區(qū)58，如圖6所示。然而，如果接觸區(qū)32摻有硼，形成P型區(qū)，那么接觸區(qū)32不會橫向延伸穿過源/漏擴展區(qū)58。柵極介質(zhì)材料的摻雜區(qū)導電，由此將接觸下面的摻雜區(qū)。如果該摻雜柵極介質(zhì)僅接觸源/漏，那么將僅短路柵極26到漏20，而不是到阱34。如果柵極介質(zhì)的摻雜部分橫向地延伸穿過漏20，那么它應該接觸與阱34導電類型相反的摻雜區(qū)，由此圖6所示的柵極介質(zhì)的注入應形成N型區(qū)。
圖7所示的是與圖3所示相同處理階段的晶體管14。在該剖面中，圖7示出了N阱36和隔離區(qū)70和72以及柵極介質(zhì)材料48。
圖8所示的是已蝕刻多晶硅50形成柵極74和源/漏擴展區(qū)76和78之后的晶體管14。以類似于圖5所示的方式但是在不同的工藝步驟形成這些擴展區(qū)，是由于摻雜類型與用于晶體管12和晶體管14的摻雜類型不同。通過組合注入砷和硼形成這些源/漏擴展區(qū)。圖8需要的這些步驟可以在圖5的那些步驟之前或之后。
圖9所示的是形成側(cè)壁間隔層80和82提供了用于形成重摻雜的源/漏區(qū)84和86的掩模以便使用硼的組合通過注入形成源/漏區(qū)22和源/漏24之后的完整晶體管14。
由此可以看出，剖面圖3-6和剖面圖7-9所示的完整電路10示出了完整的晶體管12和完整的晶體管14，晶體管12的漏區(qū)連接到晶體管14的柵極，而沒有必要在源/漏上施加任何導電材料實現(xiàn)該接觸。這避免了與埋置接觸有關(guān)的問題，并提供了一個晶體管的漏區(qū)與另一晶體管的柵極之間很緊湊的互連。這具有降低了對更高級互連的需求的效果，由此降低了工藝處理的復雜性和產(chǎn)生缺陷的機會。由此，通過減少面積，芯片面積整體降低，提供了降低成本同時沒有使工藝顯著復雜化的機會。
通過除晶體管之外的電路特征，例如電阻器，同樣可以獲得類似的益處。另一電路特征可以具有一個電極，例如多晶硅柵極26，在源/漏上延伸并借助如區(qū)域35的導電注入介質(zhì)與其電接觸，如圖4、5和6所示。
以上針對具體實施例介紹了益處、其它優(yōu)點以及解決問題的措施。然而，產(chǎn)生任何益處、其它優(yōu)點或解決問題或者變得更顯著的益處、其它優(yōu)點、解決問題以及任何要素不構(gòu)成任何或所有權(quán)利要求的關(guān)鍵、需要或必要的特征或要素。如這里所使用的，術(shù)語“包括”、“包含”、或任何其它變形意在覆蓋非特有的包含，由此包括列出要素的工藝、方法、制品或設備不僅包括這些要素，而是可以包括沒有明確列出或這些工藝、方法、制品或設備固有的那些要素。
權(quán)利要求
1.一種形成電接觸的方法，包括提供半導體襯底；在半導體襯底上形成介質(zhì)層；在介質(zhì)層上形成導電層；將第一物質(zhì)注入到介質(zhì)層的第一部分內(nèi)以形成導電摻雜的介質(zhì)；圖案化介質(zhì)層以形成圖案化的介質(zhì)層，其中圖案化的介質(zhì)層包括導電摻雜的介質(zhì)；以及圖案化導電層以形成圖案化的導電層，其中部分圖案化的導電層電接觸導電摻雜的介質(zhì)。
2.根據(jù)權(quán)利要求1的方法，其中將第一物質(zhì)注入到介質(zhì)層的第一部分內(nèi)包括在導電層上形成圖案化的光致抗蝕劑層；以及注入穿過導電層。
3.根據(jù)權(quán)利要求1的方法，還包括在將第一物質(zhì)注入到所述第一部分內(nèi)時，采用第一物質(zhì)注入導電摻雜的介質(zhì)下面的半導體襯底區(qū)域；當圖案化導電層時形成第一柵電極；在半導體襯底內(nèi)與第一柵電極相鄰形成第一導電區(qū)；以及在半導體襯底內(nèi)與第一柵電極相鄰形成第二導電區(qū)，其中部分第二導電區(qū)與部分摻雜的襯底區(qū)重疊。
4.根據(jù)權(quán)利要求3的方法，其中形成第二導電區(qū)還包括將第一物質(zhì)注入到第二導電區(qū)內(nèi)。
5.根據(jù)權(quán)利要求3的方法，其中形成第二導電區(qū)還包括將第二物質(zhì)注入到第二導電區(qū)內(nèi)，其中第二物質(zhì)與第一物質(zhì)的導電性不同。
6.一種半導體器件，包括第一晶體管，包括形成在第一柵極介質(zhì)上的第一柵電極；形成在襯底內(nèi)與第一柵極介質(zhì)相鄰的第一導電區(qū)；形成在襯底內(nèi)與第一柵極介質(zhì)相鄰的第二導電區(qū)；以及形成在襯底上的第一柵極介質(zhì)；以及第二晶體管，包括形成在第一柵極介質(zhì)上的第二柵電極；形成在襯底內(nèi)與第二柵極介質(zhì)相鄰的第三導電區(qū)；形成在襯底內(nèi)與第二柵極介質(zhì)相鄰的第四導電區(qū)；以及形成在襯底上的第二柵極介質(zhì)；其中第二柵電極為導電層的一部分；導電層電接觸導電摻雜的介質(zhì)；以及導電摻雜的介質(zhì)電連接到第一導電區(qū)。
7.根據(jù)權(quán)利要求6的器件，其中部分導電層覆蓋導電摻雜的介質(zhì)。
8.根據(jù)權(quán)利要求6的器件，其中第一導電區(qū)與第三和第四導電區(qū)電隔離。
9.根據(jù)權(quán)利要求6的器件，其中導電摻雜的介質(zhì)為重摻雜的氧化層。
10.根據(jù)權(quán)利要求9的器件，其中導電摻雜的介質(zhì)為二氧化硅，并摻雜有選自以下組中的一種元素磷、硼、鋁、鎵、鍺、銦、砷、鎢和硅。
11.根據(jù)權(quán)利要求6的器件，其中第一晶體管為n型阱并且第二晶體管為p型阱。
12.根據(jù)權(quán)利要求6的器件，還包括在導電摻雜的介質(zhì)下面的半導體襯底的摻雜區(qū)，其中導電摻雜的介質(zhì)和摻雜區(qū)采用第一導電類型摻雜的物質(zhì)，并且摻雜區(qū)與第一導電區(qū)重疊。
13.根據(jù)權(quán)利要求12的器件，其中第一導電區(qū)摻雜為與所述摻雜區(qū)不同的導電類型。
14.根據(jù)權(quán)利要求12的器件，其中第一導電類型為p型。
15.根據(jù)權(quán)利要求12的器件，其中第一導電類型為n型。
16.根據(jù)權(quán)利要求12的器件，其中第一導電區(qū)比所述摻雜區(qū)更重摻雜。
17.一種半導體器件，包括第一有源區(qū)；第二有源區(qū)；第一有源區(qū)的第一部分上的第一介質(zhì)層；第一介質(zhì)層上的第一導電層；第二有源區(qū)上的第二介質(zhì)層；第二介質(zhì)層上第二導電層的第一部分；第一有源區(qū)的第二部分上的導電摻雜的介質(zhì)；以及導電摻雜的介質(zhì)和第一有源區(qū)上第二導電層的第二部分。
18.根據(jù)權(quán)利要求17的器件，其中第三介質(zhì)層電連接到與第一介質(zhì)層和第一導電層相鄰的導電區(qū)。
19.根據(jù)權(quán)利要求17的器件，其中該導電區(qū)為源/漏區(qū)。
20.根據(jù)權(quán)利要求17的器件，其中導電摻雜的介質(zhì)為二氧化硅，并摻雜劑選自以下物質(zhì)構(gòu)成的組磷、硼、鋁、鎵、鍺、銦、砷、鎢和硅。
21.根據(jù)權(quán)利要求17的器件，其中硅化物形成在所述第一和第二導電層上。
22.一種集成電路，包括具有第一阱區(qū)的襯底；形成在第一阱區(qū)中的晶體管，在第一阱區(qū)中具有第一源/漏區(qū)和第二源/漏區(qū)；具有在第一源/漏上延伸并通過導電的注入介質(zhì)物理地與第一源/漏隔開的導電電極的電路特征，其中導電的注入介質(zhì)將導電電極與第一源/漏區(qū)電短接。
全文摘要
具有到襯底的互連的集成電路及其方法，其中通過注入柵極介質(zhì)(46)的選定部分(35)內(nèi)使柵極介質(zhì)(46)的選擇部分(35)導電而制成源/漏(20)和柵極(26)之間的接觸(32)。柵極材料位于整個集成電路(10)上的一個層內(nèi)。確定柵極(26)要連接到源/漏(20)的區(qū)域(32)并且在那些確定的位置(35)處對柵極介質(zhì)(46)注入使它導電。形成源/漏(20)使得它們在導電的柵極介質(zhì)(35)的那些區(qū)域下面延伸，由此在這些位置處注入后的柵極介質(zhì)(35)使柵極(26)與源/漏(20)短接。這節(jié)約了集成電路(10)上的面積，降低了對互連層的需求，并且避免了與在露出的硅襯底上淀積和蝕刻多晶硅有關(guān)的柵極問題。
文檔編號H01L21/8234GK1592951SQ02823128
公開日2005年3月9日 申請日期2002年9月27日 優(yōu)先權(quán)日2001年10月22日
發(fā)明者道格拉斯·M·雷伯 申請人:自由度半導體公司