專利名稱：集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種至少包括第一和第二電路及第一和第二電路之間的第一和第二信號路徑的集成電路，第一和第二信號路徑各自包括一個選擇元件，其第一輸入耦合到第一電路，第二輸入和一個輸出耦合到第二電路，第二信號路徑的選擇元件的第二輸入被耦合到一個存儲元件。
出于設(shè)計和測試效率的原因，IC-設(shè)計通常是確定許多或多或少的獨立子功能，并用單獨的電路或是稱為核心或宏的功能塊實現(xiàn)這些子功能的路線進行的。在后一設(shè)計階段，通過許多信號路徑將各種(模擬和/或數(shù)字)宏相互連接，最終使IC能執(zhí)行其所需的功能。IC等產(chǎn)品的測試最好是通過按照宏測試概念來執(zhí)行，即單獨測試所有的宏，而不是將集成電路作為一個整體來測試。有關(guān)宏測試的進一步信息可參見US5 477 548。
WO99/56396描述了一種用來在IC內(nèi)部耦合第一和第二電路的接合電路，該接合電路包括一個選擇元件和一個存儲元件。由選擇元件和存儲元件構(gòu)成一個反饋環(huán)，存儲元件被耦合在輸出和選擇元件的第一輸入之間。為了能掃描存儲元件，存儲元件是用具有與數(shù)據(jù)輸入分開的掃描數(shù)據(jù)輸入的觸發(fā)器構(gòu)成的，掃描數(shù)據(jù)輸入被耦合到掃描鏈的輸入或耦合到掃描鏈的一個前置元件。觸發(fā)器包括一個選擇輸入，用來在數(shù)據(jù)輸入和掃描數(shù)據(jù)輸入之間進行選擇。在IC正常工作時，選擇元件被設(shè)置在第一狀態(tài)，選擇出現(xiàn)在其第一輸入上的信號。在選擇元件的這一狀態(tài)下，例如是多路復用器將第二電路功能性耦合到第一電路，僅有選擇元件的延遲。在同時，選擇元件的輸出信號可以被讀入存儲元件以便觀測第一電路的輸出。在選擇元件的第二狀態(tài)下選擇出現(xiàn)在其第二輸入上的信號，它是由存儲元件提供的。這樣就具備了控制第二輸入的輸入的可能性。由觸發(fā)器構(gòu)成的存儲元件構(gòu)成了掃描鏈的一部分。為此需要將鏈內(nèi)各觸發(fā)器的掃描數(shù)據(jù)輸入耦合到鏈內(nèi)的前一個觸發(fā)器的輸出，并將輸出耦合到鏈內(nèi)的后一個觸發(fā)器的輸入。鏈中的第一觸發(fā)器的輸入構(gòu)成掃描鏈的輸入，而鏈中最后一個觸發(fā)器的輸出構(gòu)成掃描鏈的輸出。已知IC的缺點是所述的測試電路比較復雜。為了使存儲元件能選擇第一輸入(數(shù)據(jù))或第二輸入(測試數(shù)據(jù))還需要額外的選擇元件。
本發(fā)明的目的是提供一種能執(zhí)行產(chǎn)品測試的IC，但卻具有比較簡單的測試電路。按照本發(fā)明的IC的特征在于第二信號路徑的選擇元件有一個輸出耦合到存儲元件的輸入。本發(fā)明的IC的測試電路比公知IC的電路要簡單，在必須控制和觀測的每個信號路徑中僅僅需要一個選擇元件。然而有可能采用象公知IC那樣相同的測試功能。按照本發(fā)明的IC同樣具有正常工作狀態(tài)和測試狀態(tài)。在正常工作狀態(tài)下，選擇元件處在第一狀態(tài)，通過各自的信號路徑將第二電路功能性耦合到第一電路。在掃描狀態(tài)下，選擇元件將存儲元件相互連接形成掃描鏈。在正常工作時，選擇元件的輸出信號可以被讀入存儲元件，用來觀測第一電路的操作。在掃描狀態(tài)下可以控制第二電路的輸入。
權(quán)利要求2的實施例具有的優(yōu)點是可以同時控制第二電路的各個輸入?；蛘呤强梢酝瑫r控制第一電路的各個輸出。
由于鎖存器需要的部件比觸發(fā)器少，權(quán)利要求3的實施例具有的優(yōu)點是能夠進一步簡化測試電路。仍然能觀測或控制各個信號路徑，雖然需要在第一周期中測試前一半，并在第二周期中測試后一半。
以下要參照附圖具體說明本發(fā)明的各個方面，在附圖中

圖1表示本發(fā)明的集成電路的第一實施例，圖2表示本發(fā)明的集成電路的第二實施例的一部分，圖3表示本發(fā)明的集成電路的第三實施例的一部分。
圖1表示本發(fā)明的集成電路的第一實施例。集成電路至少包括第一和第二電路1，2。第一電路1和第二電路2各自可以同步或異步工作，并且能處理數(shù)字或模擬數(shù)據(jù)。當兩個電路同步工作時，可以具有不同的時鐘速率。第一電路1和第二電路2通過第一電路1和第二電路2之間的第一信號路徑10-20和第二信號路徑11-21耦合。第一信號路徑從第一電路1的輸出10延伸到第二電路的輸入20。第二信號路徑從第一電路1的輸出11延伸到第二電路的輸入21。第一信號路徑包括一個選擇元件30，它的第一輸入30a耦合到第一電路1，第二輸入30b和輸出30c耦合到第二電路2。同樣，第二信號路徑包括一個選擇元件31，它的第一輸入31a耦合到第一電路1，第二輸入31b和輸出31c耦合到第二電路2。第一信號路徑10，20的選擇元件30的輸出30c耦合到存儲元件41。
第二信號路徑11-21的選擇元件31的第二輸入31b被耦合到存儲元件41。
選擇元件30的第二輸入30b可以連接到測試輸入5，但是也可以連接到構(gòu)成一個掃描鏈的一部分的另一個存儲元件，它又有一個輸入耦合到另一個信號路徑的選擇元件的輸出。選擇元件31的輸出31c可以構(gòu)成掃描鏈的輸出6，也可以連接到掃描鏈中的下一個存儲元件的輸入。
用選擇信號Se1控制選擇元件30，31。在IC正常工作時，選擇元件被設(shè)置在第一狀態(tài)，用選擇元件30，31在它們的輸入30a，31a選擇從第一電路的輸出10，11接收的信號?？梢赃@樣來觀測這些輸出的輸出信號，首先將選擇元件的輸出信號寫入存儲元件，在此時為上述存儲元件...，40，41，...提供一個時鐘信號C1。在第一步之后將選擇元件...，30，31，...設(shè)置到第二狀態(tài)，用選擇元件在它們的第二輸入...，30b，31b，...選擇它們的輸入信號。在第二狀態(tài)下，可以為存儲元件提供一個序列的時鐘周期，在輸出6上按順序觀測存儲元件的內(nèi)容。在選擇元件的第二狀態(tài)下還能從一個輸入5用第二電路2的測試值按順序?qū)Υ鎯υ?0，41，...加載，并且在加載完成后操作第二電路2。
圖2表示本發(fā)明第二實施例的一部分。其中的元件采用的對應(yīng)編號是在圖1的編號上加上100。本實施例與圖1實施例的不同之處在于存儲元件140，141用鎖存器的形式代替了觸發(fā)器。構(gòu)成掃描鏈的鎖存器是由第一和第二控制信號Ed，Eq控制的。為了在掃描鏈...140，141，...中加載數(shù)據(jù)或是從掃描鏈中讀出數(shù)據(jù)，交替設(shè)置第一控制信號Ed的邏輯值“1”和第二控制信號Eq的值“0”或者是其他類似的方式。
本發(fā)明還能進一步簡化測試電路。在這一電路中增加別的部件還能增加電路的功能。圖3就表示了另一個最佳實施例。圖3中的元件采用的對應(yīng)編號是在圖2的編號上再加上100。這一實施例表現(xiàn)的特征在于另一個選擇元件260。另一個選擇元件260的第一輸入260a耦合到選擇元件230的輸出230c，通過上述另一個選擇元件260將這一輸出230c耦合到存儲元件241。另一個選擇元件260還有一個第二輸入260b耦合到選擇元件230的第一輸入230a。選擇元件230和另一個選擇元件260分別由控制信號S0和控制信號S1來控制。
假設(shè)有兩個多元控制信號，就會有四種工作模式。
-S0從第一電路201選擇輸出信號Xd，而S1也選擇Xd。在這種模式下可以直接觀測Xd。
-S0在選擇元件230的輸出230c選擇Xd，而S1選擇Xq。在這種模式下可以通過Xq觀測Xd。這樣能通過測試路徑測試功能路徑。
-S0在存儲元件240的輸出選擇Tx，而S1選擇Xq?？梢杂眠@種模式(i)執(zhí)行掃描(在此期間形成從Td到Tq的路徑)和(ii)控制Xq。
-S0選擇Tx，而S1選擇Xd。在這種模式下電路能同時提供可觀測性和可控制性。這種模式特別適合在測試模式框A和B必須同時測試的情況下使用(可能用相同的時鐘并且用同一個掃描鏈操作)。
按照本發(fā)明的集成電路適用于許多用途。在本發(fā)明的集成電路的一個具體實施例中，該電路包括一個LIN或CAN收發(fā)信機。
本發(fā)明的保護范圍顯然并不僅限于所述的實施例。本發(fā)明的保護范圍也不受權(quán)利要求書中編號的限制?！鞍ā钡囊馑疾⒉慌懦龣?quán)利要求書中所述之外的其他部分。一個元件之前的“一或一個”的意思并不排除有多個這種元件。本發(fā)明的組成部分可以用專用硬件的形式來實施，也可以采取可編程通用處理器的形式。本發(fā)明體現(xiàn)在各種新的特征或特征組合當中。
權(quán)利要求
1.一種至少包括第一電路(1)和第二電路(2)及第一和第二電路之間的第一信號路徑(10-20)和第二信號路徑(11-21)的集成電路，第一和第二信號路徑各自包括一個選擇元件(30)，其第一輸入(30a，31a)耦合到第一電路(1)，第二輸入(30b，31b)和一個輸出(30c，31c)耦合到第二電路(2)，第二信號路徑(11-21)的選擇元件(31)的第二輸入(31b)被耦合到一個存儲元件(41)，其特征在于第一信號路徑(10-20)的選擇元件(30)有一個輸出(30c)耦合到存儲元件(41)的一個輸入(41a)。
2.按照權(quán)利要求1的集成電路，其特征是另一個選擇元件(260)的第一輸入(260a)耦合到選擇元件(230)的輸出(230c)，通過上述另一個選擇元件(260)將這一輸出(230c)耦合到存儲元件(241)，另一個選擇元件(260)還有一個第二輸入(260b)耦合到選擇元件(230)的第一輸入(230a)。
3.按照權(quán)利要求1或2的集成電路，其特征是存儲元件(40)是一個觸發(fā)器。
4.按照權(quán)利要求1或2的集成電路，其特征是存儲元件(140)是一個鎖存器。
5.按照權(quán)利要求1到4之一的集成電路，其特征是電路之一是模擬電路，而另一個電路是數(shù)字電路。
6.按照權(quán)利要求1到4之一的集成電路，其特征是電路之一同步工作，而另一個電路異步工作。
7.按照權(quán)利要求1到4之一的集成電路，其特征是兩個電路按照彼此不同的時鐘速率同步工作。
8.按照權(quán)利要求1到4之一的集成電路，其特征是電路之一包括LIN或CAN收發(fā)信機。
全文摘要
按照本發(fā)明的集成電路至少包括第一電路(1)和第二電路(2)及第一和第二電路之間的第一信號路徑(10－20)和第二信號路徑(11－21)。第一和第二信號路徑各自包括一個選擇元件(30)，其第一輸入(30a，31a)耦合到第一電路(1)，以及第二輸入(30b，31b)。選擇元件(30)輸出(30c，31c)耦合到第二電路(2)。第二信號路徑(11－21)的選擇元件(31)的第二輸入(31b)被耦合到一個存儲元件(41)。第一信號路徑(10－20)的選擇元件(30)有一個輸出(40a)耦合到存儲元件(40)的一個輸入(40a)。
文檔編號H01L21/822GK1455871SQ02800226
公開日2003年11月12日 申請日期2002年1月14日 優(yōu)先權(quán)日2001年2月7日
發(fā)明者P·W·H·休特斯, J·L·W·科塞斯, A·M·G·皮特斯 申請人:皇家菲利浦電子有限公司