專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括MONOS型非易失性存儲(chǔ)裝置的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
作為非易失性半導(dǎo)體存儲(chǔ)裝置的一種類型，有一種在溝道區(qū)域與控制柵之間的柵絕緣層由氧化硅層和氮化硅層的疊層體構(gòu)成、在所述氮化硅層上電荷被俘獲的被稱之為MONOS(Metal Oxide Nitride OxideSemiconductor)型或SONOS(Silicon Oxide nitride Oxide Silicon)型的半導(dǎo)體存儲(chǔ)裝置。
作為MONOS型的非易失性半導(dǎo)體裝置已公開了一種如圖16所示的裝置(文獻(xiàn)Y.Hayashi，et al，2000 Symposium on VLSI TechnologyDigest of Technical Papers p.122-p.123)。
該MONOS型存儲(chǔ)單元100是在半導(dǎo)體基片10上通過(guò)第1絕緣層12形成字柵14的。而且在字柵14的兩側(cè)分別配置側(cè)壁狀的第1控制柵極20和第2控制柵極30。在第1控制柵極20的底部與半導(dǎo)體基片10之間設(shè)有第2柵絕緣層22，在第1控制柵極20的側(cè)面與字柵14之間設(shè)有絕緣層24。同樣，在第2控制柵極30的底部與半導(dǎo)體基片10之間設(shè)有第2柵絕緣層32，在第2控制柵極30的側(cè)面與字柵14之間設(shè)有絕緣層34。而且在相鄰存儲(chǔ)單元的相互對(duì)向的控制柵極20與控制柵極30之間的半導(dǎo)體基片10上形成構(gòu)成源極區(qū)域或漏極區(qū)域的雜質(zhì)層16、18。
這樣，一個(gè)存儲(chǔ)單元100在字柵14的側(cè)面具有2個(gè)MONOS型的存儲(chǔ)單元。而且這2個(gè)MONOS型存儲(chǔ)單元均被獨(dú)立地控制。從而，在1個(gè)存儲(chǔ)單元100中可存儲(chǔ)2位的信息。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種包括KONOS型非易失性存儲(chǔ)裝置的半導(dǎo)體裝置及其制造方法。
(半導(dǎo)體裝置)本發(fā)明的半導(dǎo)體裝置，是一種包括其中的非易失性存儲(chǔ)裝置包括構(gòu)成多行及多列排列的柵格狀存儲(chǔ)單元列陣的存儲(chǔ)區(qū)域的半導(dǎo)體裝置，所述非易失性存儲(chǔ)裝置包括通過(guò)第1柵極絕緣層形成在半導(dǎo)體層上方的字柵；形成在所述半導(dǎo)體層上的構(gòu)成源極區(qū)域或漏極區(qū)域的雜質(zhì)層；沿著所述字柵一方的側(cè)面及另一方的側(cè)面分別形成的側(cè)壁狀的第1及第2控制柵極，所述第1控制柵極通過(guò)第2柵極絕緣層被配置在所述半導(dǎo)體層上，并且通過(guò)側(cè)絕緣層被配置在所述字柵上；所述第2控制柵極通過(guò)第2柵極絕緣層被配置在所述半導(dǎo)體層上，并且通過(guò)側(cè)絕緣層被配置在所述字柵上；所述第1及第2控制柵分別在第1方向上被連續(xù)地配置，并且在與所述第1方向交叉的第2方向上，通過(guò)所述雜質(zhì)層而相鄰的第1及第2控制柵極與共用接觸部連接，所述共用接觸部包括第1接觸導(dǎo)電層、第2接觸導(dǎo)電層及凸緣狀的第3接觸導(dǎo)電層，所述第2接觸導(dǎo)電層與所述第1及第2控制柵極連接，并且，被配置在所述第1接觸導(dǎo)電層的內(nèi)側(cè)，所述第3接觸導(dǎo)電層被配置在所述第1接觸導(dǎo)電層及所述第2接觸導(dǎo)電層上。
根據(jù)本發(fā)明的半導(dǎo)體裝置，由于側(cè)壁狀的所述第1及第2控制柵極與所共用接觸部連接，所以可確保寬度窄的所述第1及第2控制柵極與所述共用接觸部的可靠的電連接。
本發(fā)明的半導(dǎo)體裝置還具有以下的各種實(shí)施方式。
(A)所述第1接觸導(dǎo)電層可以由與所述字柵相同的材質(zhì)構(gòu)成，所述第2接觸導(dǎo)電層可以由與所述第1及第2控制柵極相同的材質(zhì)構(gòu)成，所述第3接觸導(dǎo)電層可以由與連接所述字柵的字線相同的材質(zhì)構(gòu)成。
(B)所述第1接觸導(dǎo)電層可通過(guò)第1接觸絕緣層配置在所述半導(dǎo)體層的上方，所述第2接觸導(dǎo)電層可通過(guò)第2接觸絕緣層配置在所述半導(dǎo)體層的上方，所述第1接觸絕緣層可以由與所述第1柵極絕緣層相同的材質(zhì)構(gòu)成，所述第2接觸絕緣層可以由與所述第2柵極絕緣層相同的材質(zhì)構(gòu)成。
在這種情況下，所述第2接觸導(dǎo)電層可通過(guò)所述第2接觸絕緣層配置在所述第1接觸導(dǎo)電層的內(nèi)側(cè)上。
另外，在這種情況下，所述第2接觸導(dǎo)電層由與所述側(cè)絕緣層相同的材質(zhì)構(gòu)成。
(C)所述第2接觸導(dǎo)電層可構(gòu)成凹部，并可在該凹部?jī)?nèi)埋設(shè)第3接觸絕緣層。
(D)所述側(cè)絕緣層的上端可位于所述第1及第2控制柵極的上方。根據(jù)這樣的構(gòu)成，可確保覆蓋所述控制柵極的填充絕緣層的形成。即，相鄰的所述第1及第2控制柵極被同一填充絕緣層所覆蓋，該填充絕緣層形成在與所述第1及第2控制柵極連接的相對(duì)的2個(gè)所述側(cè)絕緣層的相互之間。
(E)可設(shè)置所述共用接觸部鄰接所述雜質(zhì)層的端部。而且，可排列設(shè)置多個(gè)所述雜質(zhì)層，并可排列設(shè)置多個(gè)所述共用接觸部，可把所述共用接觸部交錯(cuò)地設(shè)置在呈多個(gè)排列的所述雜質(zhì)層的一方側(cè)的端部和另一方側(cè)的端部上。
(F)所述第2柵極絕緣層及所述側(cè)絕緣層可以由第1氧化硅層、氮化硅層及第2氧化硅層的疊層膜構(gòu)成。
在本發(fā)明的制造方法中，還可包括以下例舉的實(shí)施方式。
(a)所述第2柵極絕緣層及所述側(cè)絕緣層也可以通過(guò)同一成膜工序形成，并且，可以由第1氧化硅層、氮化硅層及第2氧化硅層的疊層膜構(gòu)成。
(b)可以在與所述字柵的同一工序中形成所述第1接觸導(dǎo)電層，可以在與所述第1及第2控制柵極的同一工序中形成所述第2接觸導(dǎo)電層，可以在與所述字線的同一工序中形成所述第3接觸導(dǎo)電層。
(c)包括在所述共用接觸部的形成區(qū)域內(nèi)進(jìn)一步在所述半導(dǎo)體層的上方形成第1接觸絕緣層的工序；和在所述半導(dǎo)體層的上方及所述第1接觸導(dǎo)電層的側(cè)面上形成第2接觸絕緣層的工序，可在與所述第1柵極絕緣層的同一形成工序中形成所述第1接觸絕緣層，可在與所述第2柵極絕緣層及所述側(cè)絕緣層的同一形成工序中形成所述第2接觸絕緣層。
(d)可以使形成的所述側(cè)絕緣層，其上端位于所述第1及第2控制柵極的上方。
(e)在利用化學(xué)及機(jī)械研磨法(以下稱為“CMP”法)對(duì)所述第2絕緣層進(jìn)行研磨的工序中，可以使相鄰的所述第1及第2控制柵極被填充絕緣層所覆蓋。
(f)所述共用接觸部可與所述雜質(zhì)層的端部鄰接地形成。而且，可以排列設(shè)置多個(gè)所述雜質(zhì)層和排列設(shè)置多個(gè)所述共用接觸部，并且可以使所述共用接觸部相互交錯(cuò)地形成在被排列設(shè)置的多個(gè)所述雜質(zhì)層的一方側(cè)端部和另一方側(cè)的端部。


圖1是表示半導(dǎo)體裝置的存儲(chǔ)區(qū)域的布局的俯視圖。
圖2是模式表示半導(dǎo)體裝置的主要部分的俯視圖。
圖3是模式表示圖2中的沿A-A線部分的剖面圖。
圖4是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖5是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖6是表示圖5所示的半導(dǎo)體裝置的制造方法的一工序的俯視圖。
圖7是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖8是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖9是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖10是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖11是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖12是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖13是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖14是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖15是表示圖1至圖3所示的半導(dǎo)體裝置的制造方法的一工序的剖面圖。
圖16表示公知的MONOS型存儲(chǔ)單元的剖面圖。
圖17是模式表示半導(dǎo)體裝置的存儲(chǔ)區(qū)域的布局的俯視圖。
具體實(shí)施例方式
圖1及圖17是表示通過(guò)本實(shí)施例的制造方法獲得的半導(dǎo)體裝置的存儲(chǔ)區(qū)域布局的俯視圖。圖2是表示半導(dǎo)體裝置的一部分的俯視圖。圖3是沿圖2中的A-A線的剖面圖。
圖1～圖3及圖17所示的半導(dǎo)體裝置，包括通過(guò)把MONOS型非易失性存儲(chǔ)裝置(以下稱為“存儲(chǔ)單元”)100排列成具有多行及多列的柵格狀而構(gòu)成的存儲(chǔ)單元列陣的存儲(chǔ)區(qū)域1000和構(gòu)成存儲(chǔ)單元的周圍電路等的邏輯電路區(qū)域2000。
(存儲(chǔ)裝置的構(gòu)造)首先，參照?qǐng)D1及圖17對(duì)存儲(chǔ)區(qū)域1000的布局進(jìn)行說(shuō)明。
在圖1中，表示出作為存儲(chǔ)區(qū)域1000的一部分的第1區(qū)塊B1和與其相鄰的第2區(qū)塊B2。在圖17中，表示出第1區(qū)塊B1與第2區(qū)塊B2的接觸點(diǎn)構(gòu)造。
在第1區(qū)塊B1與第2區(qū)塊B2之間的一部分區(qū)域上，形成單元隔離區(qū)域300。在各個(gè)區(qū)塊B1、B2中，設(shè)有向X方向(行方向)延伸的多根字線50(WL)和向Y方向(列方向)延伸的多根位線60(BL)。一根字線50與在X方向排列的多個(gè)字柵連接。位線60由雜質(zhì)層16、18構(gòu)成。
構(gòu)成第1及第2控制柵極20、30的導(dǎo)電層40包圍住各個(gè)雜質(zhì)層16、18。即，第1、第2控制柵極20、30分別向Y方向延伸，其中1組第1、第2控制柵極20、30的一方的端部通過(guò)在X方向延伸的導(dǎo)電層構(gòu)成相互的連接。而且，1組第1、第2控制柵極20、30的另一方的端部共同連接到1個(gè)共用的接觸點(diǎn)部200。因此，各個(gè)第1、第2控制柵極20、30具有作為存儲(chǔ)單元的控制柵的功能和作為連接在Y方向排列的各個(gè)控制柵的連接布線的功能。
單一的存儲(chǔ)單元100包括1個(gè)字柵14、形成在該字柵14兩側(cè)的第1、第2控制柵極20、30和位于這些控制柵極20、30的外側(cè)，并形成在半導(dǎo)體基片上的雜質(zhì)層16、18。而且，雜質(zhì)層16、18分別被相鄰的存儲(chǔ)單元100所共用。
同是在Y方向相鄰的雜質(zhì)層16的，形成在區(qū)塊B1上的雜質(zhì)層16和形成在區(qū)塊B2上的雜質(zhì)層16，通過(guò)形成在半導(dǎo)體基片內(nèi)的接觸用的雜質(zhì)層400構(gòu)成相互的電連接。該接觸用的雜質(zhì)層400形成在雜質(zhì)層16上的控制柵極的共用接觸部200的反對(duì)側(cè)。
該接觸用雜質(zhì)層400上形成接觸點(diǎn)350。由雜質(zhì)層16構(gòu)成的位線60通過(guò)該接觸點(diǎn)350與上層的布線層形成電連接。
同樣，在Y方向相鄰的2個(gè)雜質(zhì)層18在未配置共用接觸部200的一側(cè)通過(guò)接觸用雜質(zhì)層400形成相互的電連接(參照?qǐng)D17)。
如圖1所示，在1個(gè)區(qū)塊中，多個(gè)共用接觸部200的平面分布為交替地形成在雜質(zhì)層16和雜質(zhì)層18的不同側(cè)，形成鋸齒狀的配置。同樣，如圖17所示，在1個(gè)區(qū)塊中，多個(gè)共用接觸部400的平面分布為交替地形成在雜質(zhì)層16和雜質(zhì)層18的不同側(cè)，形成鋸齒狀的配置。
下面，參照?qǐng)D2及圖3對(duì)半導(dǎo)體裝置的平面構(gòu)造及剖面構(gòu)造進(jìn)行說(shuō)明。在與存儲(chǔ)區(qū)域1000相鄰的位置上，例如形成有構(gòu)成存儲(chǔ)部周邊電路的邏輯電路區(qū)域2000。存儲(chǔ)區(qū)域1000與邏輯電路區(qū)域2000在單元隔離區(qū)域300形成電隔離。在存儲(chǔ)區(qū)域1000內(nèi)至少形成存儲(chǔ)單元100。在邏輯電路區(qū)域2000內(nèi)至少形成構(gòu)成邏輯電路的絕緣柵極場(chǎng)效應(yīng)晶體管(以下稱為“MOS晶體管”)500。
首先，對(duì)存儲(chǔ)區(qū)域1000進(jìn)行說(shuō)明。
存儲(chǔ)單元100包括通過(guò)第1柵極絕緣層12形成在半導(dǎo)體基片10上方的字柵14、形成在半導(dǎo)體基片10內(nèi)的構(gòu)成源極區(qū)域或漏極區(qū)域的雜質(zhì)層16、18、分別沿著字柵14兩側(cè)而形成的側(cè)壁狀的第1及第2控制柵極20、30。另外，在雜質(zhì)層16、18上形成硅化物層92。
第1控制柵極20通過(guò)第2柵極絕緣層22形成在半導(dǎo)體基片10的上方，并且通過(guò)側(cè)絕緣層24形成在字柵14的一方的側(cè)面。同樣，第2控制柵極30通過(guò)第2柵極絕緣層22形成在半導(dǎo)體基片10的上方，并且通過(guò)側(cè)絕緣層24形成在字柵14的另一方的側(cè)面。
第2柵極絕緣層22及側(cè)絕緣層24為ONO膜。具體是，第2柵極絕緣層22及側(cè)絕緣層24是氧化硅底層(第1氧化硅底層)、氮化硅層、氧化硅頂層(第2氧化硅層)的疊層膜。
第2柵極絕緣層22的第1氧化硅層在溝道區(qū)域與電荷蓄積區(qū)域之間形成電位勢(shì)壘(potential barrier)。
第2柵極絕緣層22的氮化硅層具有作為捕獲載流子(例如電子)的電荷蓄積區(qū)域的功能。
第2柵極絕緣層22的第2氧化硅層在溝道區(qū)域與電荷蓄積區(qū)域之間形成電位勢(shì)壘(potential barrier)。
側(cè)絕緣層24分別使字柵14與控制柵極20、30各自形成電隔離。另外，為了防止與字柵14及第1、第2控制柵極20、30的短路，把側(cè)絕緣層24的上端形成在控制柵極20、30上端的上方。
側(cè)絕緣層24與第2柵極絕緣層22是通過(guò)相同的成膜工序形成，具有相同的層構(gòu)造。
而且，在相鄰存儲(chǔ)單元100中，在相鄰的第1控制柵極20與第2控制柵極30之間形成填充絕緣層70。該填充絕緣層70至少使控制柵極20、30不露出地覆蓋住控制柵極20、30。具體是，填充絕緣層70的上面位于側(cè)絕緣層24上端的上方。通過(guò)這樣地形成填充絕緣層70可確保第1、第2控制柵極20、30與字柵14及字線50之間的電隔離。
共用接觸部200上形成有向控制柵極20、30供給規(guī)定電位的導(dǎo)電層。共用接觸部200由第1接觸絕緣層212、第2接觸絕緣層210、第1接觸導(dǎo)電層214、第2接觸導(dǎo)電層232、第3接觸絕緣層252及第3接觸導(dǎo)電層260構(gòu)成。
第1接觸絕緣層212與第1柵極絕緣層12通過(guò)同一工序而形成。
第2接觸絕緣層210與第2柵極絕緣層22及側(cè)絕緣層24通過(guò)相同工序形成。從而，第2接觸絕緣層210由第1氧化硅層、氮化硅層及第2氧化硅層的疊層構(gòu)成。
第1接觸導(dǎo)電層214與字柵14通過(guò)相同的工序成膜。在這種情況下，第1接觸導(dǎo)電層214使用與字柵14相同的材質(zhì)形成。另外，第1接觸導(dǎo)電層214形成在第1接觸絕緣層210的外側(cè)。并且，第1接觸導(dǎo)電層214通過(guò)第1接觸絕緣層212被配置在半導(dǎo)體基片10的上方。
第2接觸導(dǎo)電層232通過(guò)第2接觸絕緣層210被配置在第1接觸導(dǎo)電層214的內(nèi)側(cè)。另外，該第2接觸導(dǎo)電層232通過(guò)第2接觸絕緣層210被配置在半導(dǎo)體基片10的上方。該第2接觸導(dǎo)電層232通過(guò)與形成第1、第2控制柵極20、30相同的工序而成膜，并且，形成連續(xù)的第1、第2控制柵極20、30。從而第2接觸導(dǎo)電層232與第1、第2控制柵極20、30為以相同的材質(zhì)而形成。
另外，由該第2接觸導(dǎo)電層232構(gòu)成凹部74。該凹部74內(nèi)埋設(shè)第3接觸絕緣層252。即，第3接觸絕緣層形成在第2接觸導(dǎo)電層232的內(nèi)側(cè)。第3接觸絕緣層252通過(guò)與形成側(cè)壁狀絕緣層152相同的工序而形成。
第3接觸導(dǎo)電層260具有凸緣的形狀，被設(shè)置在第1接觸導(dǎo)電層214及第2接觸導(dǎo)電層232上。即，該第3接觸導(dǎo)電層20與第1接觸導(dǎo)電層214及第2接觸導(dǎo)電層232連接。另外，該第3接觸導(dǎo)電層260通過(guò)與形成字線50相同的工序而成膜。
在邏輯電路區(qū)域2000內(nèi)，形成MOS晶體管500。MOS晶體管500包括通過(guò)第3柵極絕緣層122形成在半導(dǎo)體基片10上方的柵極電極142、形成在半導(dǎo)體基片10內(nèi)的構(gòu)成源極區(qū)域或漏極區(qū)域的雜質(zhì)層12、182和分別沿著柵極電極142兩側(cè)而形成的側(cè)壁絕緣層152。并且，雜質(zhì)層162、182的上面形成硅化物層192，在柵極電極142的上面形成硅化物層194。
在邏輯電路區(qū)域2000內(nèi)，MOS晶體管500被第2絕緣層270覆蓋。該第2絕緣層通過(guò)與填充絕緣層70的形成工序相同的工序形成。
在存儲(chǔ)區(qū)域1000與邏輯電路區(qū)域2000的交界區(qū)域上，如圖2及圖3所示，形成由與字柵14及柵極電極142相同材質(zhì)構(gòu)成的交界部140c。該交界部140c通過(guò)與形成字柵14及柵極電極142的成膜工序相同的成膜工序成膜。另外，交界部140c中的至少一部分形成在單元隔離區(qū)域300的上方。
交界部140c的一方的側(cè)面(存儲(chǔ)區(qū)域1000的一側(cè))形成與控制柵極20、30相同材質(zhì)的側(cè)壁狀導(dǎo)電層20a。該側(cè)壁狀導(dǎo)電層20a在Y方向上延伸，并通過(guò)共用接觸部200與相鄰的控制柵極30形成電連接。該側(cè)壁狀導(dǎo)電層20a不被利用作為存儲(chǔ)單元的控制柵極。但是，通過(guò)把側(cè)壁狀的導(dǎo)電層20a與相鄰的控制柵極30構(gòu)成電連接，可以使側(cè)壁狀導(dǎo)電層20a和相鄰的控制柵極30的電特性與其他控制柵極的電特性相等。
另外，在交界部140c的另一側(cè)面(邏輯電路區(qū)域2000側(cè))上，形成側(cè)壁狀絕緣層152，該側(cè)壁狀絕緣層152是通過(guò)與形成MOS晶體管500的側(cè)壁狀絕緣層的形成工序相同的工序而形成。
在形成有存儲(chǔ)單元100及MOS晶體管500等的半導(dǎo)體基片10上，形成層間絕緣層72。而且，在層間絕緣層72上，例如形成到達(dá)共用接觸部200的第3接觸導(dǎo)電層160的接觸孔84。在該接觸孔84內(nèi)填充由金屬鎢或銅等構(gòu)成的柱形的導(dǎo)電層82，該導(dǎo)電層82與形成在層間絕緣層72上的布線層80連接。
根據(jù)本實(shí)施例的半導(dǎo)體裝置，在存儲(chǔ)區(qū)域1000內(nèi)，每一組側(cè)壁狀的第1、第2控制柵極20、30與凸緣狀的共用接觸部200連接，該共用接觸部200，包括第1接觸導(dǎo)電層214、第2接觸導(dǎo)電層232及凸緣狀的打擊3接觸導(dǎo)電層260。其中，通過(guò)把第3接觸導(dǎo)電層260設(shè)置在第1接觸導(dǎo)電層214及第2接觸導(dǎo)電層232之上，可確保這些控制柵極20、30的電連接。即，構(gòu)成本實(shí)施例的半導(dǎo)體裝置的控制柵極20、30具有側(cè)壁狀的形狀，其寬度通常小于0.1μm。因此，通過(guò)在第1接觸導(dǎo)電層214及第2接觸導(dǎo)電層232上設(shè)置第3接觸導(dǎo)電層260，可確?？刂茤艠O20、30與共用接觸部200的電連接。其結(jié)果，可通過(guò)上述的共用接觸部200確保與控制柵極20、30形成最小必要面積的電接觸。
(半導(dǎo)體裝置的制造方法)下面，參照?qǐng)D4～圖15對(duì)本實(shí)施例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。各個(gè)剖面圖與沿圖2的A-A線的部分相對(duì)應(yīng)。在圖4～圖15中，對(duì)于與圖1～圖3所示的相同部分使用相同的符號(hào)，并省略重復(fù)的敘述。
(1)如圖4所示，首先，在半導(dǎo)體基片10的表面上利用溝槽隔離法形成單元隔離區(qū)域300。然后注入離子，在半導(dǎo)體基片10內(nèi)形成接觸用的雜質(zhì)層400(參照?qǐng)D1)。
然后在半導(dǎo)體基片10的表面上，形成構(gòu)成第1柵極絕緣層的第1絕緣層120。然后在第1絕緣層120上層疊構(gòu)成字柵14和柵極電極142的第1導(dǎo)電層140。第1導(dǎo)電層140由摻雜硅化物構(gòu)成。然后在其后的CMP工序中，在第1導(dǎo)電層140上形成阻擋層S100。阻擋層S100由氮化硅層構(gòu)成。
(2)然后，形成覆蓋邏輯電路區(qū)域2000全體，并且擴(kuò)延至存儲(chǔ)區(qū)域1000的一部分上的抗蝕層(未圖示)。然后把該抗蝕層作為掩膜對(duì)阻擋層S100進(jìn)行圖形形成處理。然后把形成圖形的阻擋層作為掩膜，對(duì)第1導(dǎo)電層140進(jìn)行蝕刻。如圖5所示，在存儲(chǔ)區(qū)域1000內(nèi)，第1導(dǎo)電層140被圖形化，形成柵極層140a。另一方面，在此工序中，對(duì)邏輯電路區(qū)域2000內(nèi)的第1導(dǎo)電層140不進(jìn)行圖形化(以后，把邏輯電路區(qū)域內(nèi)的第1導(dǎo)電層140簡(jiǎn)稱為第1導(dǎo)電層140b)。
圖6表示被圖形化后的俯視狀態(tài)。通過(guò)這個(gè)圖形化處理，在存儲(chǔ)區(qū)域1000內(nèi)的第1導(dǎo)電層140及阻擋層S100的疊層體上設(shè)置了開口部60、180。開口部160、180大致對(duì)應(yīng)于之后通過(guò)注入離子而形成的雜質(zhì)層16、18的區(qū)域。而且，在之后的工序中，沿開口部160、180的側(cè)面形成側(cè)絕緣層和控制柵極。
(3)如圖7所示，在半導(dǎo)體基片10的全體面上形成ONO膜220。ONO膜220是通過(guò)順序地重疊第1氧化硅層、氮化硅層及第2氧化硅層而形成。第1氧化硅層例如可使用熱氧化法、CVD法成膜。氮化硅層例如可使用CVD發(fā)成膜。第2氧化硅層可使用CVD法，具體是使用高溫氧化法(HTO)成膜。最好在形成這些層之后，進(jìn)行退火處理，以使各層的結(jié)構(gòu)更細(xì)密。
ONO膜220通過(guò)在之后的圖形形成處理，形成第2柵極絕緣層22、側(cè)絕緣層24及第2接觸絕緣層210(參照?qǐng)D3)。
(4)如圖8所示，在ONO膜220的全體面上形成摻雜硅化物層(第2導(dǎo)電層)230。然后，摻雜硅化物層230被進(jìn)行蝕刻，從而形成構(gòu)成控制柵極20、30的導(dǎo)電層40(參照?qǐng)D1)及共用接觸部200的第2接觸導(dǎo)電層232(參照?qǐng)D3)。
(5)如圖9所示，通過(guò)把抗蝕層R100作為掩膜，對(duì)摻雜硅化物層230(參照?qǐng)D8)進(jìn)行全面的各向異性蝕刻，形成第1及第2控制柵極20、30及第2接觸導(dǎo)電層232。
即，通過(guò)這個(gè)蝕刻工序，形成沿著存儲(chǔ)區(qū)域1000的開口部160、180(參照?qǐng)D6)的側(cè)面的，側(cè)壁狀的控制柵極20、30。與此同時(shí)，在被抗蝕層R100(參照?qǐng)D8)遮擋的部分上形成第2接觸導(dǎo)電層232。另一方面，把層疊在邏輯電路區(qū)域2000內(nèi)的摻雜硅化物層230全部除去。單在交界區(qū)域內(nèi)，在柵極層140b的一方端部(存儲(chǔ)區(qū)域1000的一側(cè))的側(cè)面殘存有側(cè)壁狀的摻雜硅化物層230。然后，除去抗蝕層R100。
(6)如圖10所示，形成覆蓋存儲(chǔ)區(qū)域1000的全部并且擴(kuò)延至邏輯電路區(qū)域的一部分的抗蝕層R200。然后，把抗蝕層作為掩膜除去邏輯電路區(qū)域2000內(nèi)的ONO膜220和抗蝕層S100。通過(guò)這個(gè)蝕刻工序，把除了交界區(qū)域上的邏輯電路區(qū)域2000內(nèi)的抗蝕層S100全部除去。
此時(shí)，位于存儲(chǔ)區(qū)域1000和邏輯電路區(qū)域2000的交界區(qū)域內(nèi)的柵極層140b，也就是被在上述(2)的蝕刻工序中使用的抗蝕層和本(6)的蝕刻工序中使用的抗蝕層R200共同覆蓋的區(qū)域，構(gòu)成在之后工序中的交界部140c(參照?qǐng)D3)。另外，通過(guò)該圖形形成處理的阻擋層S100a，其寬度大于存儲(chǔ)區(qū)域1000內(nèi)其他阻擋層S100的寬度。然后，除去抗蝕層R200。
(7)如圖11所示，形成用語(yǔ)形成柵極電極142的抗蝕層R300。該抗蝕層R300形成覆蓋存儲(chǔ)區(qū)域1000的全部和邏輯電路區(qū)域2000內(nèi)的規(guī)定部分區(qū)域的圖形。然后通過(guò)把抗蝕層R300作為掩膜對(duì)柵極層140b(參照?qǐng)D10)進(jìn)行蝕刻處理，在邏輯電路區(qū)域2000內(nèi)形成柵極電極142。另外，通過(guò)該蝕刻處理，在交界區(qū)域內(nèi)把抗蝕層R300和阻擋層S100a作為掩膜而形成整合的交界部140c圖形。
然后，除去抗蝕層R300。然后通過(guò)摻雜N型雜質(zhì)在邏輯電路區(qū)域2000內(nèi)形成源極區(qū)域及漏極區(qū)域的擴(kuò)展層161、181。
(8)如圖12所示，在存儲(chǔ)區(qū)域1000及邏輯電路區(qū)域2000的全體區(qū)域內(nèi)，形成氧化硅或氮化硅等的絕緣層250。
(9)如圖13所示，通過(guò)對(duì)絕緣層250(參照?qǐng)D12)的全體面進(jìn)行各向異性蝕刻，在邏輯電路區(qū)域2000內(nèi)的柵極電極142兩側(cè)面形成側(cè)壁絕緣層152。與此同時(shí)，在交界部140c的邏輯電路區(qū)域2000側(cè)的側(cè)面上形成側(cè)壁絕緣層152。另外，在控制柵極20、30上殘留側(cè)壁絕緣層152a。另外，形成覆蓋第2接觸導(dǎo)電層232的第3接觸絕緣層252。并且，通過(guò)該蝕刻，除去堆積在在之后的工序中形成硅化物的區(qū)域內(nèi)的絕緣層，露出半導(dǎo)體基片。
然后，通過(guò)向N型雜質(zhì)注入離子，在半導(dǎo)體基片10內(nèi)，形成構(gòu)成存儲(chǔ)區(qū)域1000的源極區(qū)域或漏極區(qū)域的雜質(zhì)層16、18及構(gòu)成邏輯電路區(qū)域2000的源極區(qū)域或漏極區(qū)域的雜質(zhì)層162、182。
然后，在全體面上堆積形成硅化物用的金屬。形成硅化物用的金屬例如為鈦或鈷。然后，通過(guò)是形成在雜質(zhì)層16、18、162、182及柵極電極142上的金屬發(fā)生硅化反應(yīng)，在雜質(zhì)層16、18的上面形成硅化物層192，在柵極電極142的上面形成硅化物層194。從而，通過(guò)這個(gè)硅化工序，邏輯電路區(qū)域2000內(nèi)的MOS晶體管500的柵極電極與源極區(qū)域或漏極區(qū)域被同時(shí)進(jìn)行了整合的硅化處理。另外，通過(guò)同一的硅化處理工序，存儲(chǔ)區(qū)域1000的存儲(chǔ)單元100的源極區(qū)域或漏極區(qū)域的表面也被進(jìn)行了整合的硅化處理。
然后，在存儲(chǔ)區(qū)域1000及邏輯電路區(qū)域2000內(nèi)的全體面上形成氧化硅或氮化硅等的第2絕緣層270。使形成的第2絕緣層270，覆蓋住阻擋層S100和S100a。
(10)如圖14所示，利用CMP法對(duì)第2絕緣層270進(jìn)行研磨，直到露出阻擋層S100、S100a為止，并且使第2絕緣層270平坦化。通過(guò)該研磨，使第2絕緣層270殘留在把控制柵極20、30夾在中間的相對(duì)的2個(gè)側(cè)絕緣層24之間，從而形成填充絕緣層70。另外，如圖14所示，由第2接觸導(dǎo)電層232構(gòu)成凹部74，在該凹部74中形成第3接觸絕緣層252。
此時(shí)，在存儲(chǔ)區(qū)域1000內(nèi)，形成在柵極層140a及阻擋層S100側(cè)面上的側(cè)絕緣層24的上端位于第1、第2控制柵極20、30上端的上方。另外，在邏輯電路區(qū)域2000內(nèi)，MOS晶體管500被第2絕緣層270完全覆蓋。
因此，在該研磨工序結(jié)束時(shí)，在構(gòu)成字柵14的柵極層140a和交界部140c的上方分別存在阻擋層S100和S100a。另一方面，在柵極電極142的上方不存在阻擋層而存在第2絕緣層270。
(11)利用熱磷酸除去阻擋層S100、S100a(參照?qǐng)D14)。其結(jié)果是，至少露出柵極層140a和交界部140c的上面。然后，進(jìn)行全面的摻雜多晶硅層(未圖示的第3導(dǎo)電層)的堆積。
然后如圖15所示，在所述摻雜多晶硅層(第3導(dǎo)電層)上形成圖形化的抗蝕層R400。通過(guò)把抗蝕層R400作為掩膜對(duì)所述摻雜多晶硅層(第3導(dǎo)電層)進(jìn)行圖形化處理，形成字線50和第3接觸導(dǎo)電層260。
然后，把抗蝕層R400作為掩膜進(jìn)行柵極層140a(參照?qǐng)D14)的蝕刻。通過(guò)該蝕刻，除去在其上方未形成字線50的柵極層140a。其結(jié)果則形成了排列成陣列狀的字柵14。被除去了柵極層140a的區(qū)域與之后形成P型雜質(zhì)層(單元隔離用雜質(zhì)層)15的區(qū)域?qū)?yīng)(參照?qǐng)D2)。
另外，在該蝕刻工序中，構(gòu)成第1、第2控制柵極20、30的導(dǎo)電層40由于被填充絕緣層70所覆蓋，所以未被蝕刻掉。另外，邏輯電路區(qū)域2000的MOS晶體管500由于被第2絕緣層270完全覆蓋，所以不受該蝕刻的影響。
然后，對(duì)半導(dǎo)體基片10進(jìn)行全面的P型雜質(zhì)的摻雜處理。從而，在在Y方向相鄰的字柵14之間的區(qū)域內(nèi)形成P型雜質(zhì)層(單元隔離用雜質(zhì)層)15(參照?qǐng)D2)。通過(guò)該P(yáng)型雜質(zhì)層15可更可靠地確保非易失性半導(dǎo)體存儲(chǔ)裝置100的相鄰單元的相互隔離。
(12)然后，在形成第1層間絕緣層之后，利用公知的方法可形成接觸孔，并可形成接觸孔內(nèi)的導(dǎo)電層及第1布線層。例如，如圖3所示，在層間絕緣層72上形成接觸孔84后，形成與共用接觸部200連接的導(dǎo)電層82及布線層80。在該工序中，在邏輯電路區(qū)域2000內(nèi)也可以同樣地形成接觸部及布線層。
通過(guò)以上的工序，可制造出圖1、圖2及圖3所示的半導(dǎo)體裝置。
該制造方法具有如下的優(yōu)點(diǎn)。
其1，不需要增加工序數(shù)，便可在形成側(cè)壁狀的第1、第2控制柵極20、30的同時(shí)形成共用接觸部200。而且，能夠使共用接觸部200具有至少與雜質(zhì)層16、18的寬度接近的尺寸，從而可確保充分大的接觸面積。因此，在本實(shí)施例中，即使是難于獲得充分的接觸區(qū)域的側(cè)壁狀的控制柵極20、30，也可以通過(guò)共用接觸部200確?？煽康碾娺B接。
其2，在第1接觸導(dǎo)電層214及第2接觸導(dǎo)電層232上設(shè)置第3接觸導(dǎo)電層260，并且在該第3接觸導(dǎo)電層260上形成導(dǎo)電層82。因此，通過(guò)設(shè)置的第3接觸導(dǎo)電層260，可確保在形成該導(dǎo)電層82時(shí)的調(diào)整余量。
其3，通過(guò)所述(9)的工序，能夠?qū)崿F(xiàn)通過(guò)同一工序來(lái)完成形成存儲(chǔ)單元100的源極區(qū)域或漏極區(qū)域16、18和MOS晶體管500的源極區(qū)域或漏極區(qū)域162、182的離子注入。
其4，通過(guò)所述(9)的工序，能夠?qū)崿F(xiàn)通過(guò)同一工序在存儲(chǔ)單元100的源極區(qū)域或漏極區(qū)域16、18和MOS晶體管500的源極區(qū)域或漏極區(qū)域162、182上形成整合的硅化物層。
其5，在對(duì)存儲(chǔ)單元100的字柵14進(jìn)行圖形化處理的所述(11)的工序中，由于MOS晶體管500被第2絕緣層270所覆蓋，可防止因MOS晶體管500被蝕刻氣體侵蝕而影響起特性。
其6，在形成側(cè)壁狀的控制柵極的所述(5)的工序中，不發(fā)揮作為存儲(chǔ)單元的控制柵極功能的側(cè)壁狀導(dǎo)電層只是形成在交界區(qū)域140c側(cè)部上的導(dǎo)電層20a。但是通過(guò)使該導(dǎo)電層20a與相鄰的控制柵極30連接，能夠使該控制柵極30的電特性與其他的控制柵極的電特性相等。即，在本實(shí)施例中，未形成多余部分的側(cè)壁狀導(dǎo)電層。
以上對(duì)本發(fā)明的一實(shí)施例進(jìn)行了說(shuō)明，但本發(fā)明不限于此，在本發(fā)明的主要構(gòu)思的范圍內(nèi)可具有各種的實(shí)施方式。例如，在上述的實(shí)施例中，作為半導(dǎo)體層是使用(bluk)狀的半導(dǎo)體基片，但也可以使用SOI基片的半導(dǎo)體層。
權(quán)利要求
1.一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括通過(guò)將非易失性存儲(chǔ)裝置排列成具有多行及多列的柵格狀而構(gòu)成的存儲(chǔ)單元列陣的存儲(chǔ)區(qū)域，其特征在于所述非易失性存儲(chǔ)裝置包括通過(guò)第1柵極絕緣層形成在半導(dǎo)體層上方的字柵；形成在所述半導(dǎo)體層上的構(gòu)成源極區(qū)域或漏極區(qū)域的雜質(zhì)層；沿著所述字柵一方的側(cè)面及另一方的側(cè)面分別形成的側(cè)壁狀的第1及第2控制柵極，所述第1控制柵極通過(guò)第2柵極絕緣層被配置在所述半導(dǎo)體層上，并且通過(guò)側(cè)絕緣層被配置在所述字柵上；所述第2控制柵極通過(guò)第2柵極絕緣層被配置在所述半導(dǎo)體層上，并且通過(guò)側(cè)絕緣層被配置在所述字柵上；所述第1及第2控制柵分別在第1方向上被連續(xù)地配置，并且在與所述第1方向交叉的第2方向上，通過(guò)所述雜質(zhì)層而形成相鄰的第1及第2控制柵極與共用接觸部連接，所述共用接觸部包括第1接觸導(dǎo)電層、第2接觸導(dǎo)電層及凸緣狀的第3接觸導(dǎo)電層，所述第2接觸導(dǎo)電層與所述第1及第2控制柵極連接，并且，被配置在所述第1接觸導(dǎo)電層的內(nèi)側(cè)，所述第3接觸導(dǎo)電層被配置在所述第1接觸導(dǎo)電層及所述第2接觸導(dǎo)電層上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第1接觸導(dǎo)電層由與所述字柵相同的材質(zhì)構(gòu)成，所述第2接觸導(dǎo)電層由與所述第1及第2控制柵極相同的材質(zhì)構(gòu)成，所述第3接觸導(dǎo)電層由與連接所述字柵的字線相同的材質(zhì)構(gòu)成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第1接觸導(dǎo)電層通過(guò)第1接觸絕緣層被配置在所述半導(dǎo)體層的上方，所述第2接觸導(dǎo)電層通過(guò)第2接觸絕緣層被配置在所述半導(dǎo)體層的上方，所述第1接觸絕緣層由與所述第1柵極絕緣層相同的材質(zhì)構(gòu)成，所述第2接觸絕緣層由與所述第2柵極絕緣層相同的材質(zhì)構(gòu)成。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于所述第2接觸導(dǎo)電層通過(guò)所述第2接觸絕緣層被配置在所述第1接觸導(dǎo)電層的內(nèi)側(cè)。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于所述第2接觸導(dǎo)電層由與所述側(cè)絕緣層相同的材質(zhì)構(gòu)成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第2接觸導(dǎo)電層構(gòu)成凹部，在該凹部?jī)?nèi)埋設(shè)第3接觸絕緣層。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述側(cè)絕緣層的上端位于所述第1及第2控制柵極的上方。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于相鄰的所述第1及第2控制柵極被絕緣層所覆蓋。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述共用接觸部鄰接所述雜質(zhì)層的端部。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于排列設(shè)置多個(gè)所述雜質(zhì)層，排列設(shè)置多個(gè)所述共用接觸部，所述共用接觸部被交錯(cuò)地設(shè)置在被排列設(shè)置的多個(gè)所述雜質(zhì)層的一方側(cè)的端部和另一方側(cè)的端部上。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第2柵極絕緣層及所述側(cè)絕緣層由第1氧化硅層、氮化硅層及第2氧化硅層的疊層膜構(gòu)成。
12.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置具有通過(guò)將非易失性存儲(chǔ)裝置排列成具有多行及多列的柵格狀而構(gòu)成的存儲(chǔ)單元列陣的存儲(chǔ)區(qū)域，其特征在于包括在半導(dǎo)體層上方形成第1柵極絕緣層的第1絕緣層形成工序；在所述第1絕緣層的上方形成第1導(dǎo)電層的工序；在所述第1導(dǎo)電層的上方形成阻擋層的工序；對(duì)所述第1導(dǎo)電層及所述阻擋層進(jìn)行圖形處理，形成柵極層的工序；至少在所述半導(dǎo)體層的上方形成第2柵極絕緣層的工序；在所述柵極層的兩側(cè)面形成側(cè)絕緣層的工序；在所述存儲(chǔ)區(qū)域內(nèi)形成第2導(dǎo)電層的工序；在對(duì)應(yīng)共用接觸部的形成區(qū)域的所述第2導(dǎo)電層上形成掩膜，通過(guò)對(duì)所述第2導(dǎo)電層進(jìn)行各向異性蝕刻，形成側(cè)壁狀的第1及第2控制柵極及第2接觸導(dǎo)電層的工序；在所述存儲(chǔ)區(qū)域內(nèi)形成第2絕緣層的工序；利用化學(xué)及機(jī)械的研磨法研磨所述第2絕緣層及所述第2導(dǎo)電層使其露出所述阻擋層的工序；除去所述阻擋層的工序；在所述半導(dǎo)體層上形成構(gòu)成源極區(qū)域或漏極區(qū)域的雜質(zhì)層的工序；及在所述存儲(chǔ)區(qū)域內(nèi)形成第3導(dǎo)電層后，對(duì)所述柵極層及所述第3導(dǎo)電層進(jìn)行圖形形成處理，在形成所述字柵及連接所述字柵的字線的同時(shí)，在所述共用接觸部的形成區(qū)域內(nèi)形成第1接觸導(dǎo)電層及第3接觸導(dǎo)電層的工序。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于所述第2柵極絕緣層及所述側(cè)絕緣層通過(guò)同一成膜工序形成，并且，由第1氧化硅層、氮化硅層及第2氧化硅層的疊層構(gòu)成。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于在與所述字柵的同一工序中形成所述第1接觸導(dǎo)電層，在與所述第1及第2控制柵極的同一工序中形成所述第2接觸導(dǎo)電層，在與所述字線的同一工序中形成所述第3接觸導(dǎo)電層。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于包括在所述共用接觸部的形成區(qū)域內(nèi)進(jìn)一步在所述半導(dǎo)體層的上方形成第1接觸絕緣層的工序；和在所述半導(dǎo)體層的上方及所述第1接觸導(dǎo)電層的側(cè)面上形成第2接觸絕緣層的工序，在與所述第1柵極絕緣層的同一形成工序中形成所述第1接觸絕緣層，在與所述第2柵極絕緣層及所述側(cè)絕緣層的同一形成工序中形成所述第2接觸絕緣層。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述側(cè)絕緣層，并使其上端位于所述第1及第2控制柵極的上方。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于在利用化學(xué)及機(jī)械研磨法對(duì)所述第2絕緣層進(jìn)行研磨的工序中，使通過(guò)所述雜質(zhì)層而形成相鄰的所述第1及第2控制柵極被填充絕緣層所覆蓋。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于所述共用接觸部與所述雜質(zhì)層的端部鄰接。
19.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于排列設(shè)置多個(gè)所述雜質(zhì)層，排列設(shè)置多個(gè)所述共用接觸部，所述共用接觸部相互交錯(cuò)地形成在被排列設(shè)置的多個(gè)所述雜質(zhì)層的一方側(cè)端部和另一方側(cè)的端部。
全文摘要
一種包含存儲(chǔ)單元的半導(dǎo)體裝置，所述存儲(chǔ)單元具有通過(guò)第1柵極絕緣層而形成在半導(dǎo)體基片上的字柵、雜質(zhì)層和側(cè)壁狀的第1、第2控制柵極。通過(guò)所述雜質(zhì)層而形成相鄰的所述第1、第2控制柵極與共用接觸部連接。共用接觸部包括第1接觸導(dǎo)電層、第2接觸導(dǎo)電層及凸緣狀的第3接觸導(dǎo)電層。所述第3接觸導(dǎo)電層被設(shè)置在所述第1接觸導(dǎo)電層及所述第2接觸導(dǎo)電層上。
文檔編號(hào)H01L27/10GK1494154SQ0214259
公開日2004年5月5日 申請(qǐng)日期2002年9月24日 優(yōu)先權(quán)日2001年9月25日
發(fā)明者蝦名昭彥, 井上晉 申請(qǐng)人:精工愛普生株式會(huì)社