專利名稱：磁存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，特別涉及采用隧道磁致電阻(TMR)元件作為存儲(chǔ)元件的磁存儲(chǔ)裝置(MRAM)。
背景技術(shù)：
近年來，提出以利用磁致電阻效應(yīng)的MRAM(磁隨機(jī)存儲(chǔ)器)單元作為信息存儲(chǔ)元件。此MRAM正在發(fā)展成為兼?zhèn)浞且资?、高可靠性、高速?dòng)作的存儲(chǔ)器件，作為具有潛力的器件，近年來對(duì)其期待急劇高漲。
磁致電阻效應(yīng)元件，公知的主要有GMR(巨磁致電阻)元件和TMR(隧道磁致電阻元件。GMR元件由兩個(gè)強(qiáng)磁性層和夾在兩個(gè)強(qiáng)磁性層之間的導(dǎo)體組成，此導(dǎo)體的電阻隨上下的強(qiáng)磁性層的磁化方向而改變。然而，由于GMR元件的MR(磁致電阻)比低到10％以下，難以確保讀出容限。因此，GMR元件只局限于特定的用途，還未廣泛地普及。另一方面，TMR元件，由兩個(gè)強(qiáng)磁性層和夾在兩個(gè)強(qiáng)磁性層之間的絕緣體組成，此絕緣體的隧道電阻隨上下的強(qiáng)磁性層的磁化方向而改變。TMR元件，現(xiàn)在可以確保大約50％的MR比。因此，最近數(shù)年，以應(yīng)用器件為目標(biāo)的研究對(duì)象GMR元件與TMR元件相比，后者已經(jīng)成為主流。
于是，在MRAM存儲(chǔ)器單元中將TMR元件用作存儲(chǔ)器元件及基準(zhǔn)元件。于是，在讀出數(shù)據(jù)時(shí)，將存儲(chǔ)器元件的電阻值與基準(zhǔn)元件的電阻值進(jìn)行比較，判定數(shù)據(jù)為“1”或“0”。
然而，在上述現(xiàn)有技術(shù)中，存在著由于基準(zhǔn)元件的電阻值的偏差，“1”或“0”數(shù)據(jù)的電阻變化變小。所以，必須抑制基準(zhǔn)元件的電阻值的偏差。
發(fā)明概述根據(jù)本發(fā)明的一個(gè)方面的磁存儲(chǔ)裝置，包括設(shè)置于存儲(chǔ)器單元中的第1電阻元件，設(shè)置于基準(zhǔn)單元中的分別不少于1個(gè)的第2及第3電阻元件，上述第1、第2及第3電阻元件利用電阻的變化存儲(chǔ)2值數(shù)據(jù)，上述第2電阻元件存儲(chǔ)上述2值數(shù)據(jù)中的一個(gè)數(shù)據(jù)，而上述第3電阻元件存儲(chǔ)上述2值數(shù)據(jù)中的另一個(gè)數(shù)據(jù)。
附圖簡述

圖1為示出本發(fā)明的實(shí)施方式1的磁存儲(chǔ)裝置的電路圖。
圖2為示出本發(fā)明的實(shí)施方式1的磁存儲(chǔ)裝置的示意平面圖。
圖3為示出沿圖2的III-III線的存儲(chǔ)器單元的磁存儲(chǔ)裝置的剖面圖。
圖4為示出本發(fā)明的實(shí)施方式1的存儲(chǔ)單元部分及基準(zhǔn)單元部分的示意電路圖。
圖5為示出本發(fā)明的實(shí)施方式1的基準(zhǔn)單元的電阻偏差和MR比的關(guān)系的示圖。
圖6A為示出本發(fā)明的實(shí)施方式1的存儲(chǔ)單元部分及基準(zhǔn)單元部分的另一示意電路圖。
圖6B為示出使用相變存儲(chǔ)器元件代替本發(fā)明的實(shí)施方式1的TMR元件的剖面圖。
圖7為示出本發(fā)明的實(shí)施方式2的磁存儲(chǔ)裝置的電路圖。
圖8為示出本發(fā)明的實(shí)施方式2的存儲(chǔ)器單元的磁存儲(chǔ)裝置的剖面圖。
圖9為示出本發(fā)明的實(shí)施方式3的磁存儲(chǔ)裝置的電路圖。
圖10為示出本發(fā)明的實(shí)施方式3的存儲(chǔ)器單元的磁存儲(chǔ)裝置的剖面圖。
圖11為示出本發(fā)明的實(shí)施方式4的磁存儲(chǔ)裝置的電路圖。
圖12為示出本發(fā)明的實(shí)施方式4的磁存儲(chǔ)裝置的電路圖形圖。
圖13為示出本發(fā)明的實(shí)施方式4的存儲(chǔ)單元部分及基準(zhǔn)單元部分的示意電路圖。
圖14為示出本發(fā)明的實(shí)施方式4的磁存儲(chǔ)裝置的示意平面圖。
圖15為示出本發(fā)明的實(shí)施方式5的磁存儲(chǔ)裝置的電路圖。
圖16為示出本發(fā)明的實(shí)施方式5的磁存儲(chǔ)裝置的電路圖形圖。
圖17為示出本發(fā)明的實(shí)施方式6的磁存儲(chǔ)裝置的電路圖。
圖18為示出本發(fā)明的實(shí)施方式6的磁存儲(chǔ)裝置的電路圖形圖。
發(fā)明的實(shí)施方式本發(fā)明的實(shí)施方式涉及，采用例如隧道磁致電阻效應(yīng)(TMR)元件作為存儲(chǔ)器元件的磁存儲(chǔ)裝置(MRAM)。此MRAM是將具有TMR元件的多個(gè)存儲(chǔ)器單元配置成為矩陣狀的存儲(chǔ)器單元陣列結(jié)構(gòu)，在此存儲(chǔ)器陣列的外圍設(shè)置有譯碼器及讀出電路等外圍電路單元，通過訪問任意的存儲(chǔ)器單元，進(jìn)行信息的寫入和讀出的裝置。
下面利用附圖對(duì)本發(fā)明的實(shí)施方式予以說明。在此說明中，對(duì)全部附圖中共同的部分賦予相同的標(biāo)號(hào)。
(實(shí)施方式1)實(shí)施方式1是其中，1位(比特)的存儲(chǔ)器單元由1個(gè)TMR元件+1個(gè)MOS晶體管構(gòu)成，基準(zhǔn)單元部分由(1個(gè)TMR元件+1個(gè)MOS晶體管)×4構(gòu)成的示例。另外，所謂基準(zhǔn)單元部分，是指在和1位的存儲(chǔ)器單元同時(shí)選擇，在數(shù)據(jù)讀出時(shí)與存儲(chǔ)器單元進(jìn)行比較的單元。
圖1為示出本發(fā)明的實(shí)施方式1的磁存儲(chǔ)裝置的電路圖。如圖1所示，在實(shí)施方式1的磁存儲(chǔ)裝置中，每個(gè)1位的存儲(chǔ)器單元部分10具有TMR元件13和MOS晶體管20。判定寫入此存儲(chǔ)器單元部分10的TMR元件13的信息的基準(zhǔn)單元部分30具有4組TMR元件和MOS晶體管對(duì)。就是說，基準(zhǔn)單元部分30的構(gòu)成包括保持“0”數(shù)據(jù)的第1TMR元件31a和MOS晶體管33a組成的第1對(duì)，保持“1”數(shù)據(jù)的第2TMR元件32a和MOS晶體管34a組成的第2對(duì)，保持“0”數(shù)據(jù)的第3TMR元件31b和MOS晶體管33b組成的第3對(duì)以及保持“1”數(shù)據(jù)的第4TMR元件32b和MOS晶體管34b組成的第4對(duì)。
另外，在基準(zhǔn)單元部分30中，由于保持“0”數(shù)據(jù)的TMR元件和保持“1”數(shù)據(jù)的TMR元件是2個(gè)一組，保持“0”數(shù)據(jù)的TMR元件和保持“1”數(shù)據(jù)的TMR元件最好是設(shè)置成為數(shù)目相同。
在這種磁存儲(chǔ)裝置中，多個(gè)位線11和字線12配置成為互相正交的矩陣形狀，在位線11和字線12各個(gè)交點(diǎn)附近分別配置TMR元件13，31a，31b，32a，32b。于是，存儲(chǔ)器單元部分10和與存儲(chǔ)器單元部分10成對(duì)的基準(zhǔn)單元部分30使用同一寫入/讀出字線12，22。就是說，存儲(chǔ)器單元部分10及基準(zhǔn)單元部分30的TMR元件13，31a，31b，32a，32b，配置于同一寫入字線12的上方。另外，存儲(chǔ)器單元部分10及基準(zhǔn)單元部分30的MOS晶體管20，33a，33b，34a，34b，電連接到同一讀出字線22。
圖2為示出本發(fā)明的實(shí)施方式1的磁存儲(chǔ)裝置的示意平面圖。
圖3為示出沿圖2的III-III線的存儲(chǔ)器單元的磁存儲(chǔ)裝置的剖面圖。
如圖2所示，與基準(zhǔn)單元部分30的TMR元件31a，31b，32a，32b的位線11相連接的一側(cè)的面積S1，與存儲(chǔ)器單元部分10的TMR元件13的位線11相連接的一側(cè)的面積S2相同。
如圖3所示，實(shí)施方式1的存儲(chǔ)器單元部分10，在位線11和字線12各個(gè)交點(diǎn)附近分別配置TMR元件13。此TMR元件13，經(jīng)上部電極(圖中未示出)連接到位線11，經(jīng)下部電極14，第1、第2布線層18，16，第1、第2、第3接觸層19，17，15連接到MOS晶體管20的源/漏擴(kuò)散層21。此MOS晶體管20，是用來訪問TMR元件13的讀出用開關(guān)元件，此MOS晶體管20的柵電極是讀出字線22。
此處，TMR元件13的構(gòu)成包括與下部電極14相連接的強(qiáng)磁性層的磁記錄層26，經(jīng)上部電極與位線11相連接的強(qiáng)磁性層的磁化釘扎層27和由夾在這些磁記錄層26及磁化釘扎層27中間的非磁性層的隧道結(jié)層28。
另外，TMR元件13，不限于上述的單隧道結(jié)結(jié)構(gòu)，也可以是以下所示的雙隧道結(jié)結(jié)構(gòu)。就是說，在第1磁化釘扎層27上配置第1隧道結(jié)層，在此第1隧道結(jié)層上配置磁記錄層。在此磁記錄層上配置第2隧道結(jié)層，在此第2隧道結(jié)層上配置第2磁化釘扎層。在此雙隧道結(jié)結(jié)構(gòu)的TMR元件13的場合，與單隧道結(jié)結(jié)構(gòu)的TMR元件13相比較，在施加同樣的外偏壓時(shí)的MR(磁致電阻)比的劣化小，可在更高的偏壓下動(dòng)作。
上述單隧道結(jié)結(jié)構(gòu)或雙隧道結(jié)結(jié)構(gòu)的TMR元件13，例如，可利用以下的材料形成。
對(duì)于磁化釘扎層27及磁記錄層26的材料最好是使用，例如，F(xiàn)e、Co、Ni或其合金，自旋極化率大的磁性氧化鐵，CrO2，RXMnO3-y(R；稀土類、X；Ca，Br，Sr)等的氧化物之外，NiMnSb，PtMnSb等的霍伊斯勒高導(dǎo)磁率合金等。另外，在這些磁性體中，只要不失掉強(qiáng)磁性，也可以多少包含一些非磁性元素，如Ag，Cu，Au，Al，Mg，Si，Bi，Ta，B，C，O，N，Pd，Pt，Zr，Ir，W，Mo，Nb等。
隧道結(jié)層28的材料可以使用Al2O3，SiO2，MgO，AlN，Bi2O3，MgF2，CaF2，SrTiO2，AlLaO3等介質(zhì)。在這些介質(zhì)中存在氧、氮、氟的缺陷也可以。
圖4為示出本發(fā)明的實(shí)施方式1的存儲(chǔ)單元部分及基準(zhǔn)單元部分的示意電路圖。另外，在圖4中，省略了與TMR元件配對(duì)的配置的MOS晶體管。
如圖4所示，在實(shí)施方式1的基準(zhǔn)單元部分30中，保持“0”數(shù)據(jù)的第1TMR元件31a和保持“1”數(shù)據(jù)的第2TMR元件32a經(jīng)MOS晶體管(圖中未示出)串聯(lián)。同樣，保持“0”數(shù)據(jù)的第3TMR元件31b和保持“1”數(shù)據(jù)的第4TMR元件32b經(jīng)MOS晶體管(圖中未示出)串聯(lián)。于是，串聯(lián)的第1及第2TMR元件31a，32a和串聯(lián)的第3及第4TMR元件31b，32b并聯(lián)。
此處，保持“0”數(shù)據(jù)的第1，第3TMR元件31a，31b，磁化釘扎層27和磁記錄層26的磁化方向互相反平行。另一方面，磁化釘扎層27和磁記錄層26的磁化方向互相平行。
另外，如假設(shè)第1至第4TMR元件31a，32a，31b，32b全體的電阻值為Rr，保持“0”數(shù)據(jù)的第1，第3TMR元件31a，31b的電阻值為R0，保持“1”數(shù)據(jù)的第2，第4TMR元件32a，32b的電阻值為R1，此基準(zhǔn)單元部分30全體的電阻值Rr，滿足式(1)的關(guān)系Rr＝(R0+R1)/2 ...(1)這樣，在基準(zhǔn)單元部分30中，做出保持“0”數(shù)據(jù)的第1，第3TMR元件31a，31b的電阻值為R0和保持“1”數(shù)據(jù)的第2，第4TMR元件32a，32b的電阻值為R1的中間值的電阻Rr，此Rr，成為判定“1”，“0”的基準(zhǔn)值。
下面對(duì)利用實(shí)施方式1的MRAM存儲(chǔ)器單元的場合的信息的寫入/讀出的動(dòng)作予以簡單說明。
首先，在寫入動(dòng)作時(shí)，由選擇行23及選擇列24所選擇的位線11及所選擇的寫入字線12中流過寫入電流，在各個(gè)選擇布線11，12的周圍產(chǎn)生電流磁場。其結(jié)果，只有位于2根選擇布線11，12的交點(diǎn)附近的TMR元件13上施加有2根選擇布線11，12的電流磁場的合成磁場。此處，磁化釘扎層27的磁化方向通常固定于一個(gè)方向。磁記錄層26具有單軸各向異性，此磁記錄層26形成的磁化方向與磁化釘扎層27的磁化方向相同。于是，磁記錄層26的磁化方向與磁化釘扎層27的磁化方向相同時(shí)寫入“1”數(shù)據(jù)，方向相反時(shí)寫入“0”數(shù)據(jù)。為使此磁記錄層26的磁化方向反轉(zhuǎn)，設(shè)定具有下式(2)的關(guān)系的閾值。由此，可只在選擇的1位TMR元件13寫入“1”，“0”數(shù)據(jù)。
(1根寫入布線引起的發(fā)生磁場)＜(單元寫入磁場的閾值)＜(2根寫入布線引起的合成磁場) ...(2)另一方面，在讀出動(dòng)作時(shí)，選擇與所選擇的存儲(chǔ)器單元部分10相對(duì)應(yīng)的各個(gè)位線11和讀出字線22，電流流過選擇位線11～TMR元件13～下部電極14～第3接點(diǎn)15～第2布線層16～第2接點(diǎn)17～第1布線層18～第1接點(diǎn)19～MOS晶體管20。于是，藉助位線11外側(cè)上的比較電路25，從此電流讀出TMR元件13的電阻值，判定“1”，“0”數(shù)據(jù)。此時(shí)，以基準(zhǔn)單元部分30的電阻Rr為基準(zhǔn)，由比較電路25判斷在所選擇的存儲(chǔ)器單元部分10和TMR元件13中流過的電流值或電壓值。
在上述MRAM中，一般，在假設(shè)存儲(chǔ)器單元部分10的電阻偏差為ΔRm，基準(zhǔn)單元部分30的電阻偏差為ΔRr的場合，要求TMR元件13的MR比和電阻偏差ΔRm，ΔRr滿足使(3)的關(guān)系MR比＞2×(ΔRm+ΔRr)...(3)例如，電阻偏差ΔRm，ΔRr分別為21％的場合，要求MR比超過84％。然而，由于現(xiàn)在情況下的TMR元件13的MR比限于50％左右，必須分別抑制電阻偏差ΔRm，ΔRr。此處，在要求TMR元件13微細(xì)化存儲(chǔ)器單元部分10中，難于抑制電阻偏差ΔRm。因此，就必須如同實(shí)施方式1那樣抑制基準(zhǔn)單元部分30的電阻偏差ΔRr。
在這種現(xiàn)狀下，在實(shí)施方式1的基準(zhǔn)單元部分30中，設(shè)置由保持“0”數(shù)據(jù)的第1，第3TMR元件31a，31b和保持“1”數(shù)據(jù)的第2，第4TMR元件32a，32b組成的2種TMR元件。由此，即使各TMR元件31a，31b，32a，32b的電阻值發(fā)生偏差，由于30的電阻值變成這些TMR元件31a，31b，32a，32b的平均電阻值，可以抑制基準(zhǔn)單元部分30的電阻偏差ΔRr。其結(jié)果，如圖5所示，在保持MR比，例如，在45％以下時(shí)，可以將基準(zhǔn)單元部分30的電阻偏差ΔRr抑制在，例如，45％以內(nèi)。
另外，本發(fā)明，即使是基準(zhǔn)單元部分30的電阻偏差ΔRr在8％以上，通過對(duì)存儲(chǔ)器單元部分10的電阻偏差ΔRr的抑制即MR比高的材料的開發(fā)，完全可能做到提高讀出容限。
根據(jù)上述實(shí)施方式1，基準(zhǔn)單元部分30具有由保持“0”數(shù)據(jù)的第1，第3TMR元件31a，31b和保持“1”數(shù)據(jù)的第2，第4TMR元件32a，32b組成的2種TMR元件。就是說，基準(zhǔn)單元部分30的電阻值Rr變成這些TMR元件31a，31b，32a，32b的平均電阻值。所以，由于抑制基準(zhǔn)單元部分30的整體電阻值Rr的偏差，可以確保更廣的讀出容限。
另外，每個(gè)1位的存儲(chǔ)器單元部分10，由1個(gè)TMR元件+1個(gè)MOS晶體管構(gòu)成。因此，與具有2個(gè)TMR元件13的現(xiàn)有的存儲(chǔ)器單元部分10相比，存儲(chǔ)器單元部分10的專有面積可減少。因此，可以縮小芯片的面積。
另外，使存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30的TMR元件13，31a，31b，32a，32b的面積S1，S2相同，可利用同樣的圖形配置形成存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30。由此，第一，存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30容易同時(shí)形成。第二，可以抑制由于加工過程引起的TMR元件13，31a，31b，32a，32b的電阻值的偏差及MR比的偏差。第三，由于基準(zhǔn)單元部分30的配置自由度高，很容易僅僅藉助改變布線連接就可以改變基準(zhǔn)單元部分30的元件數(shù)，所以存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30的設(shè)計(jì)容易進(jìn)行。第四，在光刻中對(duì)存儲(chǔ)器單元部分10進(jìn)行圖形化之際，由于基準(zhǔn)單元部分30實(shí)施抑制圖形疏密的空單元的作用，可以抑制圖形的崩潰。
另外，基準(zhǔn)單元部分30的各TMR元件31a，31b，32a，32b，分別配置于位線11和寫入字線12的交點(diǎn)處。因此，可向基準(zhǔn)單元部分30的各TMR元件31a，31b，32a，32b寫入信息。所以，可以對(duì)基準(zhǔn)單元部分30進(jìn)行重寫而使其變?yōu)閷?duì)存儲(chǔ)器單元部分10的記錄狀態(tài)為最優(yōu)狀態(tài)。因此，可以進(jìn)一步提高讀出容限。
另外，如基準(zhǔn)單元部分30滿足式(1)的關(guān)系，保持“0”數(shù)據(jù)的TMR元件和保持“1”數(shù)據(jù)的TMR元件的對(duì)的個(gè)數(shù)可以增加。例如，如圖6A所示，可以配置8個(gè)保持“0”數(shù)據(jù)的TMR元件31和8個(gè)保持“1”數(shù)據(jù)的TMR元件32。這樣，通過組合多個(gè)保持“0”數(shù)據(jù)的TMR元件31和保持“1”數(shù)據(jù)的TMR元件32，作為基準(zhǔn)單元部分30整體，不容易受到各個(gè)TMR元件31，32的電阻值的偏差及MR比的偏差的影響，可以進(jìn)一步提高讀出容限。
另外，例如，如圖6B所示，也可以使用相變存儲(chǔ)器元件60代替TMR元件。采用相變存儲(chǔ)器元件60作為存儲(chǔ)元件的相變存儲(chǔ)器，是利用Ge-Sb-Te系相變膜的比電阻在非晶態(tài)下和在晶態(tài)下不同這一點(diǎn)來存儲(chǔ)“1”，“0”。另一方面，如使脈沖電流流過相變膜和與其串聯(lián)的電阻元件，可通過加熱相變膜而改寫“1”，“0”數(shù)據(jù)。在使用這種相變存儲(chǔ)器元件60的場合，也可以獲得和上述實(shí)施方式1同樣的效果。因?yàn)椴捎孟嘧兇鎯?chǔ)器元件可以獲得比采用TMR元件更大的電阻變化(＞100％)，可以預(yù)期作為存儲(chǔ)器能夠?qū)崿F(xiàn)穩(wěn)定的動(dòng)作。
(實(shí)施方式2)實(shí)施方式2是其中，1位的存儲(chǔ)器單元由1個(gè)TMR元件+1個(gè)二極管構(gòu)成，基準(zhǔn)單元部分由(1個(gè)TMR元件+1個(gè)二極管)×4構(gòu)成的示例。在此實(shí)施方式2中，對(duì)于與上述實(shí)施方式1相同的結(jié)構(gòu)省略其說明，只對(duì)不同的結(jié)構(gòu)予以說明。
圖7為示出本發(fā)明的實(shí)施方式2的磁存儲(chǔ)裝置的電路圖。如圖7所示，在實(shí)施方式2的磁存儲(chǔ)裝置中，每個(gè)1位的存儲(chǔ)器單元部分10具有TMR元件13和二極管41。判定寫入此存儲(chǔ)器單元部分10的TMR元件13的信息的基準(zhǔn)單元部分30具有4組TMR元件和二極管對(duì)。就是說，基準(zhǔn)單元部分30的構(gòu)成包括保持“0”數(shù)據(jù)的第1TMR元件31a和二極管42a組成的第1對(duì)，保持“1”數(shù)據(jù)的第2TMR元件32a和二極管43a組成的第2對(duì)，保持“0”數(shù)據(jù)的第3TMR元件31b和二極管42b組成的第3對(duì)以及保持“1”數(shù)據(jù)的第4TMR元件32b和二極管43b組成的第4對(duì)。此處，二極管41，42a，42b，43a，43b，例如，可以是如PN結(jié)二極管及肖特基二極管的整流元件中的任何一個(gè)。
在這種磁存儲(chǔ)裝置中，多個(gè)位線11和字線44配置成為互相正交的矩陣形狀，在位線11和字線44各個(gè)交點(diǎn)附近分別配置TMR元件13，31a，31b，32a，32b。于是，存儲(chǔ)器單元部分10和與存儲(chǔ)器單元部分10成對(duì)的基準(zhǔn)單元部分30使用同一字線44。就是說，存儲(chǔ)器單元部分10的二極管41和與基準(zhǔn)單元部分30的保持“0”數(shù)據(jù)的TMR元件31a，31b成對(duì)的二極管42a，42b連接到同一字線44。
圖8為示出本發(fā)明的實(shí)施方式2的存儲(chǔ)器單元的磁存儲(chǔ)裝置的剖面圖。如圖8所示，實(shí)施方式2的存儲(chǔ)器單元部分10，在位線11和字線44之間配置有TMR元件13和作為開關(guān)元件的二極管41。就是說，此TMR元件13的磁化釘扎層27連接到位線11，磁記錄層26連接到二極管41。于是，二極管41與字線44相連接。
在這種結(jié)構(gòu)中，用來將信息寫入磁記錄層26的寫入布線和將信息讀出的讀出布線都是共同的，只使用字線44和位線11兩根布線進(jìn)行寫入和讀出動(dòng)作。此時(shí)，必須分別控制施加于字線44和位線11上的偏置以便可以活用二極管41的整流特性只對(duì)選擇單元寫入和讀出信息。
另外，在實(shí)施方式2中，與實(shí)施方式1同樣，通過組合多個(gè)保持“0”數(shù)據(jù)的TMR元件31a，31b和保持“1”數(shù)據(jù)的TMR元件32a，32b，可以做出滿足使(1)的關(guān)系的基準(zhǔn)單元部分30的電阻Rr。另外，與實(shí)施方式1同樣，連接基準(zhǔn)單元部分30的TMR元件31a，31b，32a，32b的位線11的一側(cè)的面積S1與連接存儲(chǔ)器單元部分10的TMR元件13一側(cè)的面積S2相同。
根據(jù)上述實(shí)施方式2，可以獲得與實(shí)施方式1同樣的效果。
此外，由于使用二極管41作為開關(guān)元件，每一位的單元面積與上述實(shí)施方式1相比可以更進(jìn)一步縮小。
(實(shí)施方式3)實(shí)施方式3是實(shí)施方式2不采用二極管的構(gòu)成的示例。在此實(shí)施方式3中，對(duì)于與上述實(shí)施方式1及2相同的結(jié)構(gòu)省略其說明，只對(duì)不同的結(jié)構(gòu)予以說明。
圖9為示出本發(fā)明的實(shí)施方式3的磁存儲(chǔ)裝置的電路圖。如圖9所示，在實(shí)施方式3的磁存儲(chǔ)裝置中，每個(gè)1位的存儲(chǔ)器單元部分10只具有TMR元件13。判定寫入此存儲(chǔ)器單元部分10的TMR元件13的信息的基準(zhǔn)單元部分30具有4組TMR元件。就是說，基準(zhǔn)單元部分30包括保持“0”數(shù)據(jù)的第1TMR元件31a，保持“1”數(shù)據(jù)的第2TMR元件32a，保持“0”數(shù)據(jù)的第3TMR元件31b以及保持“1”數(shù)據(jù)的第4TMR元件32b。
在這種磁存儲(chǔ)裝置中，多個(gè)位線11和字線12配置成為互相正交的矩陣形狀，在位線11和字線12各個(gè)交點(diǎn)附近分別配置TMR元件13，31a，31b，32a，32b。于是，存儲(chǔ)器單元部分10和與存儲(chǔ)器單元部分10成對(duì)的基準(zhǔn)單元部分30使用同一字線12。就是說，存儲(chǔ)器單元部分10的TMR元件13和與基準(zhǔn)單元部分30的保持“0”數(shù)據(jù)的TMR元件31a，31b連接到同一寫入字線12。
圖10為示出本發(fā)明的實(shí)施方式3的存儲(chǔ)器單元的磁存儲(chǔ)裝置的剖面圖。如圖10所示，實(shí)施方式3的存儲(chǔ)器單元部分10，在位線11和寫入字線12之間配置有TMR元件13。就是說，此TMR元件13的磁化釘扎層27連接到寫入字線12，磁記錄層26連接到位線11。于是，讀出字線22與位線11離開配置。
在這種結(jié)構(gòu)中，利用讀出字線22和寫入字線12兩根來向選擇單元寫入信息，利用位線11和讀出字線22兩根從選擇單元讀出信息。這樣，讀出線和寫入線之中有一根是共同的，合計(jì)通過三根布線訪問單元。
另外，在實(shí)施方式3中，與實(shí)施方式1同樣，通過組合多個(gè)保持“0”數(shù)據(jù)的TMR元件31a，31b和保持“1”數(shù)據(jù)的TMR元件32a，32b，可以做出滿足使(1)的關(guān)系的基準(zhǔn)單元部分30的電阻Rr。另外，與實(shí)施方式1同樣，連接基準(zhǔn)單元部分30的TMR元件31a，31b，32a，32b的位線11的一側(cè)的面積S1與連接存儲(chǔ)器單元部分10的TMR元件13一側(cè)的面積S2相同。
根據(jù)上述實(shí)施方式3，可以獲得與實(shí)施方式1同樣的效果。
此外，由于不使用開關(guān)元件，每一位的單元面積與使用開關(guān)元件的場合相比可以更進(jìn)一步縮小。
(實(shí)施方式4)實(shí)施方式4是，1位的存儲(chǔ)器單元由1個(gè)TMR元件+1個(gè)MOS晶體管構(gòu)成，基準(zhǔn)單元部分由(1個(gè)TMR元件+1個(gè)MOS晶體管)×2構(gòu)成的示例。在此實(shí)施方式4中，對(duì)于與上述實(shí)施方式1相同的結(jié)構(gòu)省略其說明，只對(duì)不同的結(jié)構(gòu)予以說明。
圖11為示出本發(fā)明的實(shí)施方式4的磁存儲(chǔ)裝置的電路圖。如圖11所示，在實(shí)施方式4的磁存儲(chǔ)裝置中，每個(gè)1位的存儲(chǔ)器單元部分10具有TMR元件13和MOS晶體管20。判定寫入此存儲(chǔ)器單元部分10的TMR元件13的信息的基準(zhǔn)單元部分30具有2組TMR元件和MOS晶體管對(duì)。就是說，基準(zhǔn)單元部分30包括保持“0”數(shù)據(jù)的第1TMR元件31和MOS晶體管33組成的第1對(duì)，以及保持“1”數(shù)據(jù)的第2TMR元件32和MOS晶體管34組成的第2對(duì)。
圖12為示出本發(fā)明的實(shí)施方式4的磁存儲(chǔ)裝置的電路圖形圖。如圖12所示，在基準(zhǔn)單元部分30中，MOS晶體管33和第2TMR元件32以布線50相連接。由此，可利用同樣的圖形配置存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30的TMR元件13，31，32及MOS晶體管20，33，34。
圖13為示出本發(fā)明的實(shí)施方式4的存儲(chǔ)單元部分及基準(zhǔn)單元部分的示意電路圖。如圖13所示，在實(shí)施方式4的基準(zhǔn)單元部分30中，保持“0”數(shù)據(jù)的第1TMR元件31和保持“1”數(shù)據(jù)的第2TMR元件32是經(jīng)過MOS晶體管(圖中未示出)串聯(lián)。另外，在圖31中，與TMR元件31，32配置成對(duì)的MOS晶體管33，34省略。
在這種實(shí)施方式4的場合，與實(shí)施方式1相比，基準(zhǔn)單元部分30的TMR元件的數(shù)目為1/2。于是，為了如實(shí)施方式1那樣做成滿足式(1)的基準(zhǔn)單元部分30，與實(shí)施方式1的基準(zhǔn)單元部分30的各TMR元件的電阻相比，實(shí)施方式4的基準(zhǔn)單元部分30的基準(zhǔn)單元部分30的各TMR元件的電阻必須是1/2。
因此，如設(shè)第1，第2TMR元件31，32的整體的電阻值為Rr，保持“0”數(shù)據(jù)的第1TMR元件31的電阻值為R0/2，保持“1”數(shù)據(jù)的第2TMR元件32的電阻值為R1/2。由此，實(shí)施方式4的基準(zhǔn)單元部分30的整體的電阻值Rr滿足式(4)的關(guān)系Rr＝R0/2+R1/2＝(R0+R1)/2 ...(4)這樣，在基準(zhǔn)單元部分30中，做出保持“0”數(shù)據(jù)的第1TMR元件31的電阻值為R0和保持“1”數(shù)據(jù)的第2TMR元件32的電阻值為R1的中間值的電阻Rr，此Rr，成為判定“1”，“0”的基準(zhǔn)值。
圖14為示出本發(fā)明的實(shí)施方式4的磁存儲(chǔ)裝置的示意平面圖。如上所述，實(shí)施方式4的基準(zhǔn)單元部分30的各TMR元件的電阻必須是實(shí)施方式1的基準(zhǔn)單元部分30的各TMR元件的電阻的1/2。所以，如圖14所示，連接基準(zhǔn)單元部分30的TMR元件31，32的位線11的一側(cè)的面積S3可以是圖2所示的TMR元件的面積S1的2倍。換言之，TMR元的面積S3可以是連接到存儲(chǔ)器單元部分10的TMR元件13的位線11一側(cè)的面積S2的2倍。
另外，為了可靠地進(jìn)行數(shù)據(jù)的讀出/寫入，隨著TMR元件的面積S3的增大，最好也加大基準(zhǔn)單元部分30的位線11的寬度。就是說，與在基準(zhǔn)單元部分30中設(shè)置多個(gè)保持“0”數(shù)據(jù)的TMR元件和保持“1”數(shù)據(jù)的TMR元件的實(shí)施方式1相比，實(shí)施方式4的基準(zhǔn)單元部分30的位線11的寬度可以加大。另外，在實(shí)施方式4中，基準(zhǔn)單元部分30的位線11的寬度，也可以比存儲(chǔ)器單元部分10的位線11的寬度大。
根據(jù)上述實(shí)施方式4，可以獲得與實(shí)施方式1同樣的效果。
此外，由于減少了基準(zhǔn)單元部分30的TMR元件及MOS晶體管的數(shù)目，芯片的基準(zhǔn)單元部分30的專有面積可縮小。
(實(shí)施方式5)實(shí)施方式5是其中，1位的存儲(chǔ)器單元由1個(gè)TMR元件+1個(gè)二極管構(gòu)成，基準(zhǔn)單元部分由(1個(gè)TMR元件+1個(gè)二極管)×2構(gòu)成的示例。在此實(shí)施方式5中，對(duì)于與上述實(shí)施方式4相同的結(jié)構(gòu)省略其說明，只對(duì)不同的結(jié)構(gòu)予以說明。
圖15為示出本發(fā)明的實(shí)施方式5的磁存儲(chǔ)裝置的電路圖。如圖15所示，在實(shí)施方式5的磁存儲(chǔ)裝置中，每個(gè)1位的存儲(chǔ)器單元部分10具有TMR元件13和二極管41。判定寫入此存儲(chǔ)器單元部分10的TMR元件13的信息的基準(zhǔn)單元部分30具有2組TMR元件和二極管對(duì)。就是說，基準(zhǔn)單元部分30的構(gòu)成包括保持“0”數(shù)據(jù)的TMR元件31和二極管42組成的第1對(duì)，保持“1”數(shù)據(jù)的TMR元件32和二極管43組成的第2對(duì)。
圖16為示出本發(fā)明的實(shí)施方式5的磁存儲(chǔ)裝置的電路圖形圖。如圖16所示，在基準(zhǔn)單元部分30中，二極管42和第2TMR元件32以布線50相連接。由此，可利用同樣的圖形配置存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30的TMR元件13，31，32及二極管41，42，43。
另外，在實(shí)施方式5中，與實(shí)施方式4同樣，連接基準(zhǔn)單元部分30的TMR元件31，32的位線11的一側(cè)的面積S3可以是連接到存儲(chǔ)器單元部分10的TMR元件13的位線位線11一側(cè)的面積S2的2倍，減小TMR元件31，32的電阻。由此，可以由保持“0”數(shù)據(jù)的TMR元件31和保持“1”數(shù)據(jù)的TMR元件32做出滿足式(4)的的基準(zhǔn)單元部分30的電阻Rr。
根據(jù)上述實(shí)施方式5，可以獲得與實(shí)施方式4同樣的效果。
此外，由于采用了二極管41作為開關(guān)元件，與上述實(shí)施方式4相比每一位的單元面積可進(jìn)一步縮小。
(實(shí)施方式6)實(shí)施方式6是在實(shí)施方式5中不使用二極管的結(jié)構(gòu)的示例。在此實(shí)施方式6中，對(duì)于與上述實(shí)施方式5相同的結(jié)構(gòu)省略其說明，只對(duì)不同的結(jié)構(gòu)予以說明。
圖17為示出本發(fā)明的實(shí)施方式6的磁存儲(chǔ)裝置的電路圖。如圖17所示，在實(shí)施方式6的磁存儲(chǔ)裝置中，每個(gè)1位的存儲(chǔ)器單元部分10只具有TMR元件13。判定寫入此存儲(chǔ)器單元部分10的TMR元件13的信息的基準(zhǔn)單元部分30具有2組TMR元件。就是說，基準(zhǔn)單元部分30的構(gòu)成包括保持“0”數(shù)據(jù)的TMR元件31和保持“1”數(shù)據(jù)的TMR元件32。
圖18為示出本發(fā)明的實(shí)施方式6的磁存儲(chǔ)裝置的電路圖形圖。如圖18所示，在基準(zhǔn)單元部分30中，第1TMR元件31和第2TMR元件32以布線50相連接。由此，可利用同樣的圖形配置存儲(chǔ)器單元部分10和基準(zhǔn)單元部分30的TMR元件13，31，32。
另外，在實(shí)施方式6中，與實(shí)施方式4同樣，連接基準(zhǔn)單元部分30的TMR元件31，32的位線11的一側(cè)的面積S3可以是連接到存儲(chǔ)器單元部分10的TMR元件13的位線位線11一側(cè)的面積S2的2倍，減小TMR元件31，32的電阻。由此，可以由保持“0”數(shù)據(jù)的TMR元件31和保持“1”數(shù)據(jù)的TMR元件32做出滿足式(4)的的基準(zhǔn)單元部分30的電阻Rr。
根據(jù)上述實(shí)施方式6，可以獲得與實(shí)施方式4同樣的效果。
此外，由于不使用開關(guān)元件，與使用開關(guān)元件的場合相比，每一位的單元面積可縮小。
其他的優(yōu)點(diǎn)和改型對(duì)于本領(lǐng)域技術(shù)人員是顯而易見的。因此，本發(fā)明在其更寬的方面不局限于上面示出和描述的具體細(xì)節(jié)和代表性的實(shí)施方式。在不脫離由后附的權(quán)利要求及其等效物的總的發(fā)明構(gòu)思的精神和范圍的條件下，可以進(jìn)行各種變更。
權(quán)利要求
1.一種磁存儲(chǔ)裝置，其中包括設(shè)置于存儲(chǔ)器單元中的第1電阻元件，設(shè)置于基準(zhǔn)單元中的分別不少于1個(gè)的第2及第3電阻元件，上述第1、第2及第3電阻元件利用電阻的變化存儲(chǔ)2值數(shù)據(jù)，上述第2電阻元件存儲(chǔ)上述2值數(shù)據(jù)中的一個(gè)數(shù)據(jù)，而上述第3電阻元件存儲(chǔ)上述2值數(shù)據(jù)中的另一個(gè)數(shù)據(jù)。
2.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中在上述第2電阻元件的電阻值為R0，上述第3電阻元件的電阻值為R1時(shí)，上述第1及第2電阻元件的整體的電阻值為(R0+R1)/2。
3.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中還包括與上述第1電阻元件連接且成對(duì)的第1晶體管或第1整流元件，與上述第2電阻元件連接且成對(duì)的第2晶體管或第2整流元件，以及與上述第3電阻元件連接且成對(duì)的第3晶體管或第3整流元件。
4.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中上述第2電阻元件與上述第3電阻元件串聯(lián)。
5.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中上述第1，第2及第3電阻元件的面積相同。
6.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中在上述基準(zhǔn)單元部分中上述第2及第3電阻元件分別設(shè)置一個(gè)時(shí)，上述第2及第3電阻元件的面積為上述第1電阻元件的面積的2倍。
7.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中還包括在第1方向上延伸的第1布線(s)，以及在與上述第1方向不同的第2方向上延伸的第2布線(s)，在上述第1及第2布線(s)的各交點(diǎn)處分別配置上述第1，第2及第3電阻元件。
8.如權(quán)利要求7中記載的磁存儲(chǔ)裝置，其中在上述基準(zhǔn)單元部分中上述第2及第3電阻元件分別設(shè)置一個(gè)時(shí)，上述第2及第3電阻元件的面積為上述第1電阻元件的面積的2倍，上述基準(zhǔn)單元部分的上述第1或第2布線(s)比上述存儲(chǔ)器單元部分的上述第1或第2布線(s)粗。
9.如權(quán)利要求7中記載的磁存儲(chǔ)裝置，其中上述第1，第2及第3電阻元件配置于相同的上述第1或第2布線(s)的上方。
10.如權(quán)利要求7中記載的磁存儲(chǔ)裝置，其中還包括與上述第1電阻元件連接且成對(duì)的第1晶體管或第1整流元件，與上述第2電阻元件連接且成對(duì)的第2晶體管或第2整流元件，以及與上述第3電阻元件連接且成對(duì)的第3晶體管或第3整流元件，上述第1，第2及第3晶體管或上述第1，第2及第3整流元件與相同的上述第1或第2布線(s)連接。
11.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中上述第1電阻元件和上述第2及第3電阻元件以同一圖形配置。
12.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中上述第2電阻元件與上述第3電阻元件的數(shù)目相同。
13.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中上述第1，第2及第3電阻元件是磁致電阻效應(yīng)元件或相變存儲(chǔ)器元件。
14.如權(quán)利要求1中記載的磁存儲(chǔ)裝置，其中上述第1，第2及第3電阻元件分別由第1磁性層和第2磁性層及非磁性層至少3層形成，上述第2電阻元件的上述第1磁性層的磁化方向和上述第2磁性層的磁化方向相互反平行，上述第3電阻元件的上述第1磁性層的磁化方向和上述第2磁性層的磁化方向相互平行。
全文摘要
一種磁存儲(chǔ)裝置，包括設(shè)置于存儲(chǔ)器單元中的第1電阻元件，設(shè)置于基準(zhǔn)單元中的分別不少于1個(gè)的第2及第3電阻元件，上述第1、第2及第3電阻元件利用電阻的變化存儲(chǔ)2值數(shù)據(jù)，上述第2電阻元件存儲(chǔ)上述2值數(shù)據(jù)中的一個(gè)數(shù)據(jù)，而上述第3電阻元件存儲(chǔ)上述2值數(shù)據(jù)中的另一個(gè)數(shù)據(jù)。
文檔編號(hào)H01L21/8246GK1402252SQ0212775
公開日2003年3月12日 申請日期2002年8月8日 優(yōu)先權(quán)日2001年8月8日
發(fā)明者細(xì)谷啟司 申請人:株式會(huì)社東芝