專利名稱：：一種降低快閃存儲器隨機(jī)位故障的方法
技術(shù)領(lǐng)域：
：本發(fā)明提供一種具有高柵極耦合率(gatecouplingratio，GCR)以及高可靠性(reliability)的快閃存儲器的制作方法，尤指一種利用一干法蝕刻方法以同時(shí)簡化快閃存儲器工藝、避免制作快閃存儲器時(shí)酸液侵蝕所產(chǎn)生的隨機(jī)位故障(randombitfailure)，并且提高快閃存儲器可靠性的方法。
背景技術(shù)：
：近年來，隨著便攜式(portable)電子產(chǎn)品的需求增加，快閃(flash)存儲器的技術(shù)以及市場應(yīng)用也日益成熟擴(kuò)大。這些便攜式電子產(chǎn)品包括有數(shù)碼相機(jī)的底片、手機(jī)、游戲機(jī)(videogameapparatus)、個(gè)人數(shù)字助理(personaldigitalassistant，PDA)的存儲器、電話答錄裝置以及可編程IC等等?？扉W存儲器為一種非易失性存儲器(non-volatilememory)，其運(yùn)行原理是藉由改變晶體管或記憶單元的啟始電壓(thresholdvoltage)來控制柵極溝道的開關(guān)以達(dá)到記憶資料的目的，使儲存在存儲器中的資料不會因電源中斷而消失。一般，快閃存儲器的柵極結(jié)構(gòu)被設(shè)計(jì)成兩種類型，一種為堆疊式柵極(stacked-gate)，另一種為分離式柵極(split-gate)。堆疊式柵極快閃存儲器主要包含有一用來儲存電荷的浮置柵極(floatinggate)以及一用來控制資料存取的控制柵極(controlgaet)堆疊于浮置柵極上，并藉由一ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)的介電層與浮置柵極隔離。所以存儲器可以利用類似電容的原理，將感應(yīng)電荷儲存于堆疊式柵極中，使存儲器存入訊號“1”。如果需更換存儲器中的資料，只需再供給些許額外的能量，抹除儲存于浮置柵極中的電子，就可再重新進(jìn)行資料寫入。請參考圖1至圖4，圖1至圖4為現(xiàn)有制作一雙位(dualbit)堆疊式柵極快閃存儲器的方法示意圖。首先，如圖1所示，半導(dǎo)體晶片10包含有一硅襯底12，由一場氧化(fieldoxide)層14所隔離的一有源區(qū)域(activearea)11設(shè)于硅襯底12上，以及兩柵極結(jié)構(gòu)21設(shè)于有源區(qū)域11內(nèi)。柵極結(jié)構(gòu)21具有一柵極氧化層16設(shè)于硅襯底12表面上，一多晶硅層或PL1層18設(shè)于柵極氧化層16上，以及一氮化硅層20設(shè)于PL1層18上。如圖2所示，進(jìn)行一離子注入工藝，于柵極結(jié)構(gòu)21以外的硅襯底12表面摻雜離子。然后進(jìn)行一氧化工藝，使摻雜離子被活化擴(kuò)散，形成一離子擴(kuò)散層22，用來作為快閃存儲器的掩埋漏極與源極(burieddrainandsource，BD/BS)。同時(shí)，于離子擴(kuò)散層22上形成一熱氧化層或稱為BD/BS氧化層24。如圖3所示，隨后將氮化硅層20完全去除，并于半導(dǎo)體晶片10表面的PL1層18上形成一多晶硅層26。其中PL1層18與覆蓋于其上的多晶硅層26形成一浮置柵極28。隨后，如圖4所示，于每一浮置柵極表面上形成一由ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)所組成的介電層30，其包含有一第一氧化層(未顯示)，一氮化層(未顯示)設(shè)于第一氧化層上，以及一第二氧化層(未顯示)設(shè)于氮化層上。最后再于半導(dǎo)體晶片10表面上形成一多晶硅層32，使其覆蓋住介電層30與場氧化層14的表面。多晶硅層32用來作為該非易失性存儲器的控制柵極。由于現(xiàn)有工藝方法是利用高溫?zé)嵫趸に?，以于硅襯底12表面上形成熱氧化層24，造成熱氧化層24的厚度變得非常地不均勻，并會破壞硅襯底12表面的晶格結(jié)構(gòu)，明顯影響快閃存儲器的可靠性。而且，用來形成熱氧化層24的熱氧化工藝亦會過度趨入摻雜于漏極與源極中的離子，進(jìn)而相對地縮短了浮動(dòng)?xùn)艠O28溝道長度，甚至造成漏極與源極間發(fā)生不正常的穿通(punchthrough)，或?qū)е露虦系佬?yīng)更加地惡化。此外，現(xiàn)有方法所形成的存儲器結(jié)構(gòu)存在著柵極耦合率(gatecouplingratio，GCR)不足的問題。
發(fā)明內(nèi)容因此，本發(fā)明的主要目的在于提供一種高GCR堆疊柵極非易失性存儲器的制作方法，利用干法蝕刻方法蝕刻BD/BS氧化層，取代現(xiàn)有方法利用酸液濕法蝕刻方法，而能夠有效提高存儲器的可靠性。本發(fā)明的另一目的在于提供一種快閃存儲器的制作方法，不但可避免高溫?zé)峁に囁鶎?dǎo)致BD/BS氧化層厚度不均勻的問題，而且能精確地控制每一個(gè)形成于半導(dǎo)體晶片上的堆疊式柵極的溝道長度以及BD/BS氧化層的厚度，進(jìn)而有效地縮小各個(gè)元件尺寸，并增加該元件的可靠性。本發(fā)明的另一目的在制作快閃存儲器的過程中，避免使用酸液蝕刻BD/BS氧化層而能有效防止酸液滲透現(xiàn)象，避免由于酸液侵蝕所產(chǎn)生的隨機(jī)位故障(randombitfailure)。依據(jù)本發(fā)明方法的優(yōu)選實(shí)施例，本發(fā)明方法包含有以下幾個(gè)主要步驟(1)提供一襯底，該襯底表面包含有一溝道區(qū)域以及一位線區(qū)域；(2)于該襯底的溝道區(qū)域上形成一堆疊層，其中該堆疊層包含有一多晶硅層以及一犧牲層形成于該多晶硅層的上方；(3)沉積一介電層，覆蓋該溝道區(qū)域以及該位線區(qū)域，其中該位線區(qū)域上的該介電層厚度大于該多晶硅層厚度，但是小于該堆疊層厚度；(4)各向同性干法蝕刻一預(yù)定厚度的該介電層，以暴露出部分該犧牲層，并將該介電層分為兩不相接觸的第一部分介電層以及第二部分介電層，其中該第一部分介電層位于該犧牲層的上方；以及(5)去除該犧牲層以及該第一部分介電層。本發(fā)明方法可明顯增加后續(xù)形成的控制柵極與浮置柵極之間的電容面積，使得GCR提高約60至70％，進(jìn)而提高存儲器的電性能(electricperformance)，并降低快閃存儲器的能源耗損(energydissipation)。圖1至圖4為現(xiàn)有制作一堆疊式柵極快閃存儲器的方法示意圖；以及圖5至圖11為本發(fā)明方法優(yōu)選實(shí)施例中制作一高柵極耦合率快閃存儲器單元的剖面示意圖。附圖中的附圖標(biāo)記說明如下10半導(dǎo)體晶片11有源區(qū)域12硅襯底14場氧化層16柵極氧化層18PL1層20氮化硅層21柵極結(jié)構(gòu)22離子擴(kuò)散層24BD/BS氧化層26多晶硅層28浮置柵極30介電層32多晶硅層100半導(dǎo)體晶片110有源區(qū)域113溝道區(qū)域115位線區(qū)域120硅襯底160隧穿氧化層180PL1層200犧牲層210柵極結(jié)構(gòu)212砷離子注入工藝220掩埋漏極與源極240HDP氧化層240a第一部分240b第二部分252突起構(gòu)造260多晶硅層280浮置柵極290ONO介電層300控制柵極具體實(shí)施方式請參考圖5至圖11，圖5至圖11為本發(fā)明方法優(yōu)選實(shí)施例中制作一高柵極耦合率(GCR)快閃存儲器單元的剖面示意圖。為了方便說明本發(fā)明，圖5至圖11只顯示與本發(fā)明方法相關(guān)的部分快閃存儲器區(qū)域，并以一雙位快閃存儲器單元為例說明。首先，如圖5所示，半導(dǎo)體晶片100包含有一硅襯底120，由一淺槽隔離(shallowtrenchisolation，STI)區(qū)域140所隔離的一有源區(qū)域(activearea)110設(shè)于硅襯底120上，以及兩柵極結(jié)構(gòu)210設(shè)于有源區(qū)域110內(nèi)。柵極結(jié)構(gòu)210具有一柵極氧化層或稱為隧穿氧化層160設(shè)于硅襯底120表面上，一多晶硅層或稱為PL1層180設(shè)于隧穿氧化層160上方，以及一犧牲層200設(shè)于PL1層180上方。如圖5所示，柵極結(jié)構(gòu)210將有源區(qū)域110進(jìn)一步區(qū)分為一溝道區(qū)域113以及一位線區(qū)域115。在本發(fā)明的優(yōu)選實(shí)施例中，硅襯底120為一P型摻雜具有<100>晶格排列方向的單晶硅襯底。然而本發(fā)明并不限于此，硅襯底120亦可以為一絕緣體上硅(silicon-on-insulatorSOI)襯底、外延(epitaxy)硅襯底或其它具有不同晶格排列方向的硅襯底。在此優(yōu)選實(shí)施例中，隧穿氧化層160的厚度約為90至120埃(angstrom，)，優(yōu)選為95埃。PL1層180的厚度約為1000埃。犧牲層200的厚度約為1200至1600埃，優(yōu)選為1400埃。犧牲層200利用一化學(xué)氣相沉積(chemicalvapordeposition，CVD)工藝，利用二氯硅烷(SiH2Cl2)以及氨氣(NH3)為反應(yīng)氣體，在750℃下形成。PL1層180則是利用硅烷(SiH4)為反應(yīng)氣體，在620℃下沉積而成。PL1層180在蝕刻后的臨界尺寸(after-etch-inspectcriticaldimension，AEICD)，即浮置柵極溝道長度，約為0.34微米。如圖6所示，接著進(jìn)行一砷離子注入工藝212，以于柵極結(jié)構(gòu)210以外的硅襯底120表面，即位線區(qū)域115，摻雜砷離子，以形成一摻雜區(qū)220，用來作為快閃存儲器的掩埋漏極與源極(burieddrainandsource，BD/BS)或者稱為位線。在本發(fā)明的優(yōu)選實(shí)施例中，砷離子注入工藝212是利用能量為50KeV，劑量約為1×15cm-2進(jìn)行離子注入。隨后，進(jìn)行一快速熱處理(rapidthermalprocessing，RTP)以活化注入于硅襯底120表面的砷離子。接著，如圖7所示，進(jìn)行一高密度等離子體化學(xué)氣相沉積(high-densityplasmachemicalvapordeposition，HDPCVD)工藝，以沉積一厚度約為2000至3000埃的HDP氧化層240。其中HDP氧化層240覆蓋填滿溝道區(qū)域113以及位線區(qū)域115，而且位線區(qū)域115上的HDP氧化層240厚度需大于多晶硅層180的厚度，但是小于堆疊柵極210的厚度。如圖8所示，接著進(jìn)行一各向同性(isotropic)干法蝕刻工藝，在一存在CF4(carbontetrafluoride)氣體、CHF3氣體、C2F6氣體、或C3F8氣體的等離子體環(huán)境下蝕刻部分HDP氧化層240，以暴露出部分犧牲層200。此外，各向同性干法蝕刻工藝亦可以在CF4/O2氣體、CHF3/O2氣體、C2F6/O2氣體、C3F8/O2氣體、或其它可以干法蝕刻HDP氧化層的等離子體環(huán)境下。需注意的是，本發(fā)明方法較不傾向于使用CF4/H2氣體、CHF3/H2氣體、C2F6/H2氣體、或C3F8/H2氣體的等離子體環(huán)境，這是由于在氟化碳系統(tǒng)中加入氫氣，氫氣會被分解為氫原子與氫離子，其中氫原子容易與等離子體內(nèi)的氟原子結(jié)合形成HF氣體，而HF氣體可能造成酸蝕刻縫隙，形成隨機(jī)位故障(randombitfailure)。在本發(fā)明的優(yōu)選實(shí)施例中，被蝕掉的HDP氧化層240的厚度約為450至750埃，優(yōu)選為600埃左右。此時(shí)，經(jīng)過蝕刻之后的HDP氧化層240被分為不相連接的兩個(gè)部分，其中第一部分240a位于犧牲層200的上方，而第二部分240b則位于柵極210側(cè)邊。然后，如圖9所示，利用一加熱至約160℃的熱磷酸溶液完全去除PL1層180上方的犧牲層200。在去除犧牲層200的同時(shí)，位于犧牲層200的上方的HDP氧化層第一部分240a也伴隨著被去除掉。在去除犧牲層200之后，原先HDP氧化層的第二部分240b在接近PL1層180處即形成一突起構(gòu)造252。這種特殊的突起構(gòu)造252可以增加?xùn)艠O耦合率(GCR)約60至75％左右。如圖10所示，隨后于PL1層180上形成一多晶硅層260，并使多晶硅層260得以電接觸于PL1層180，以用來作為一浮置柵極280。最后，如圖11所示，依序在浮置柵極280表面上形成一介電層290。介電層290是由一底氧化層(未顯示)、一氮化層(未顯示)以及一上氧化層(未顯示)所構(gòu)成的ONO結(jié)構(gòu)。再于半導(dǎo)體晶片100表面上形成一多晶硅層300，用來作為一控制柵極。其中浮置柵極、ONO結(jié)構(gòu)的介電層以及控制柵極，便形成一非易失性存儲器的堆疊式柵極。由于ONO介電層290以及控制柵極的制作為本領(lǐng)域技術(shù)人員所熟知，因此不再贅述其詳細(xì)步驟。本發(fā)明制作快閃存儲器的方法，除了可以應(yīng)用于非易失性存儲器(non-volatilememory)的工藝中，亦可用來制作嵌入式快閃存儲器(embeddedflash)以及動(dòng)態(tài)隨機(jī)存取存儲器(dynamicrandomaccessmemory，DRAM)的電容元件的儲存下電極(storagenode)。與現(xiàn)有制作快閃存儲器的方法相比，本發(fā)明方法的顯著進(jìn)步的技術(shù)特征在于(1)利用沉積于PL1層180周圍的HDP氧化層240來作為BD/BS氧化層，所以不需利用熱氧化工藝。因此利用本發(fā)明的方法所制成的BD/BS的厚度，即可藉由HDPCVD的方法以獲得一有效的控制，進(jìn)而使得制作于半導(dǎo)體晶片100上的每一個(gè)堆疊式柵極快閃存儲器單元的電性能約略相等；(2)本發(fā)明利用各向同性干法蝕刻方式蝕刻HDP氧化層240，再去除犧牲層200，如此可獲得一無縫隙突起構(gòu)造252，能夠大幅增加GCR。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。權(quán)利要求1.一種快閃存儲器的制作方法，該方法包含有下列步驟提供一襯底，該襯底表面包含有一溝道區(qū)域以及一位線區(qū)域；于該襯底的溝道區(qū)域上形成一堆疊層，其中該堆疊層包含有一多晶硅層以及一犧牲層形成于該多晶硅層的上方；沉積一介電層，覆蓋該溝道區(qū)域及該位線區(qū)域，其中該位線區(qū)域上的該介電層厚度大于該多晶硅層厚度，但小于該堆疊層厚度；各向同性干法蝕刻一預(yù)定厚度的該介電層，以暴露出部分該犧牲層，并將該介電層分為兩不相接觸的第一部分介電層及第二部分介電層，其中該第一部分介電層位于該犧牲層的上方；以及去除該犧牲層以及該第一部分介電層。2.如權(quán)利要求1所述的方法，其中該介電層為一高密度等離子體氧化層。3.如權(quán)利要求1所述的方法，其中該襯底表面還包含有二摻雜區(qū)分別設(shè)于該多晶硅層兩側(cè)襯底中，用來作為該快閃存儲器的掩埋源極或掩埋漏極。4.如權(quán)利要求1所述的方法，其中該犧牲層由氮化硅構(gòu)成。5.如權(quán)利要求1所述的方法，其中該第二部分介電層在靠近該多晶硅層處具有一突起構(gòu)造，用來增加該快閃存儲器的柵極耦合率。6.如權(quán)利要求1所述的方法，其中去除該犧牲層的方法利用濕法蝕刻方法。7.如權(quán)利要求1所述的方法，其中該預(yù)定厚度介于450至750埃之間。8.如權(quán)利要求7所述的方法，其中該預(yù)定厚度約為600埃。9.一種降低快閃存儲器隨機(jī)位故障的方法，該方法包含有下列步驟提供一襯底，其上包含有一溝道區(qū)域以及一位線區(qū)域；于該襯底的溝道區(qū)域上形成一堆疊層，其中該堆疊層包含有一第一多晶硅層以及一犧牲層形成于該第一多晶硅層的上方；沉積一介電層，覆蓋該溝道區(qū)域及該位線區(qū)域；各向同性干法蝕刻一預(yù)定厚度的該介電層，以暴露出部分該犧牲層，并將該介電層分為兩不相接觸的第一部分介電層及第二部分介電層，其中該第一部分介電層位于該犧牲層的上方；去除該犧牲層，以暴露出該第一多晶硅層；于該第一多晶硅層上形成一第二多晶硅層，使該第一多晶硅層及第二多晶硅層共同構(gòu)成一浮置柵極；以及依序于該浮置柵極上形成一氧化物-氮化物-氧化物層及一第三多晶硅層。10.如權(quán)利要求9所述的方法，其中該位線區(qū)域上的該介電層厚度大于該多晶硅層厚度，但小于該堆疊層厚度。11.如權(quán)利要求9所述的方法，其中該介電層為一高密度等離子體氧化層。12.如權(quán)利要求9所述的方法，其中該襯底表面還包含有二摻雜區(qū)分別設(shè)于該第一多晶硅層兩側(cè)襯底中，用來作為該快閃存儲器的掩埋源極或掩埋漏極。13.如權(quán)利要求9所述的方法，其中該犧牲層由氮化硅構(gòu)成。14.如權(quán)利要求9所述的方法，其中該第二部分介電層在靠近該第一多晶硅層處具有一突起構(gòu)造，用來增加該快閃存儲器的柵極耦合率。15.如權(quán)利要求9所述的方法，其中去除該犧牲層的方法利用濕法蝕刻方法。16.如權(quán)利要求15所述的方法，其中該濕法蝕刻方法利用熱磷酸。17.如權(quán)利要求9所述的方法，其中該預(yù)定厚度介于450至750埃之間。18.如權(quán)利要求17所述的方法，其中該預(yù)定厚度約為600埃。全文摘要本發(fā)明提供一種高柵極耦合比堆疊柵極非易失性存儲器的制作方法。本發(fā)明包括有下列步驟提供一襯底，該襯底表面包含有一溝道區(qū)域以及一位線區(qū)域；于該襯底的溝道區(qū)域上形成一堆疊層，其中該堆疊層包含有一多晶硅層以及一犧牲層形成于該多晶硅層的上方；沉積一介電層，覆蓋該溝道區(qū)域以及該位線區(qū)域，其中該位線區(qū)域上的該介電層厚度大于該多晶硅層厚度，但是小于該堆疊層厚度；各向同性干法蝕刻一預(yù)定厚度的該介電層，以暴露出部分該犧牲層，并將該介電層分為兩個(gè)不相接觸的第一部分介電層以及第二部分介電層，其中該第一部分介電層位于該犧牲層的上方；以及去除該犧牲層以及該第一部分介電層。文檔編號H01L21/8239GK1453852SQ0211806公開日2003年11月5日申請日期2002年4月22日優(yōu)先權(quán)日2002年4月22日發(fā)明者張國華,黃文信申請人:旺宏電子股份有限公司