專利名稱：深次微米mos裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種深次微米MOS裝置及其制造方法，尤指一種利用目前光學(xué)顯影制作技術(shù)的極限值將其推展至深次微米的維度，即可使MOS裝置中的柵極圖樣尺寸變存更為精密的制作方法。
改進(jìn)常用光學(xué)顯影技術(shù)的重點是集中于使用較短波長的光源、改良的光阻、相移光罩等(phase-shift mask)。這些技術(shù)有他們獨立且各自的優(yōu)點；然而，探討其他目前仍使用且存在的光學(xué)顯影設(shè)備是很重要的，可使得半導(dǎo)體制造商不需承受購買新設(shè)備所帶來的額外價格而可能會中斷目前生產(chǎn)等問題。
以下用一較佳實施例以說明目前發(fā)明的制作方法，其制作方法總結(jié)歸納如下所述的數(shù)個步驟
(1)在晶圓上形成多個第一主動區(qū)，并以一絕緣區(qū)相互隔開；(2)依序形成一墊層介電層、一導(dǎo)電層及一第一介電層；(3)利用光學(xué)顯影蝕刻所述第一介電層使多個對應(yīng)至各個第一主動區(qū)的第二主動區(qū)顯露出來；(4)在晶圓上全面性地沉積第二及第三介電層，其中第三介電層的蝕刻率為不同于第一及第二介電層，且第二及第三介電層的總厚度是小于第一介電層的厚度；(5)選擇性地蝕刻第三介電層形成多對側(cè)壁(sidewall spacer)，然后使用側(cè)壁(sidewall spacer)作為光罩在第二介電層形成多個穿孔；(6)沉積一個填充介電層并填滿所述于第二介電層形成的穿孔，然后再回蝕刻填充介電層直到所述側(cè)壁(sidewall spacer)底部為止；(7)選擇性地蝕刻去除第一及第二介電層，使所述墊層介電層不被填充介電層覆蓋為止；(8)利用剩余的填充介電層是作為蝕刻光罩，使得所述導(dǎo)電層轉(zhuǎn)變形成多個導(dǎo)電柵極；及(9)移除填充介電層和墊層介電層，然后利用導(dǎo)電柵極作為光罩于第一主動區(qū)執(zhí)行源極及漏極布植。
如上所述，本發(fā)明的主要優(yōu)點是延伸常見光學(xué)顯影制作方法的極限值，并利用此一方法可制出較常見更精密的MOS裝置。
然后，多個額外的介電層是依序且全面性地沉積在晶圓表面，各全面性沉積的介電層的斷面是呈多個帽形結(jié)構(gòu)，其結(jié)構(gòu)包括有一位于兩肩部間的凸部，所述凸部為第一介電層經(jīng)初步蝕刻而呈現(xiàn)；各全面性沉積的介電層的側(cè)壁可縮短兩相鄰介電突部間的空隙。
本發(fā)明的必要條件是為所有全面性沉積的介電層的總厚度必定不能超過第一介電層的厚度。另一必要條件是在最后、最外層的全面性沉積介電層具有異于保留下來的介電層的蝕刻率。對全面性沉積的介電層進(jìn)行多道類步驟，其中可使相鄰介電層的基部更為接近，即可使制成的半導(dǎo)體裝置提供較常見光學(xué)顯影制作方法極限值更為優(yōu)異的精密尺寸。最外層的全面各沉積介電層可選擇，注且異向性地蝕刻形成一對側(cè)壁(所述側(cè)壁位于第二全面性沉積介電層的基部)。之后，利用所述側(cè)壁作為一光罩以蝕刻位于所述側(cè)壁下方的殘留的全面性沉積介電層，以形成一個穿孔。
最后，一異于全面性沉積的介電層蝕刻率的填充介電層為沉積并填滿所述穿孔及兩全面性沉積介電層間的空隙。利用側(cè)壁作為光罩回蝕刻所述填充介電層使得全面性沉積介電層的基部轉(zhuǎn)變?yōu)槎鄠€短縱行(為低于各側(cè)壁底部)。在選擇性地蝕刻移除所述全面性沉積介電層、第一介電層和墊層介電層后，每個短縱行寬度為小于常見光學(xué)顯影制作方法所定義的主動區(qū)。
然后使用所述短的介電層作為之后形成MOS裝置的光罩，即本發(fā)明的制作方法可利用常見光學(xué)顯影制作方法更精密的MOS裝置。
為更進(jìn)一步了解前述創(chuàng)作目的及詳細(xì)構(gòu)造，配合


如后。
圖8是本發(fā)明的另一部份制作方法的剖面示意圖，其揭示導(dǎo)電層利用介電縱行作為光罩形成多個介電/導(dǎo)電縱行。
圖9是本發(fā)明的另一部份制作方法的剖面示意圖，其揭示移除介電層部份后，多個導(dǎo)電縱行形成多個MOS裝置。
如上所述，本發(fā)明的主要優(yōu)點之一是為延伸光學(xué)顯影技術(shù)應(yīng)用于制作MOS裝置時的極限值，使得所述MOS裝置將會比原光學(xué)顯影制作技術(shù)所制作MOS裝置更佳。本發(fā)明的主要要件歸納如下(1)欲達(dá)到本發(fā)明的目的，首先在第一介電層形成多主動區(qū)(即穿孔，位在一導(dǎo)電層上方的第一介電層是積中)，這些主動區(qū)形成MOS裝置(如柵極)并垂直相對于硅基底內(nèi)MOS裝置的主動區(qū)；(2)多個額外介電層(或稱“全面性沉積介電層”)是依序全面性沉積在晶圓表面上，各個全面性沉積介電層具有多個帽形的結(jié)構(gòu)，所述結(jié)構(gòu)是包括有一位于所述全面性沉積介電層的兩肩部的凸部(為由第一介電層形成)；又各層全面性沉積介電層的側(cè)壁層可使介于兩介電層絕緣層間的空隙逐漸縮小，本發(fā)明的又一要件是所述全面性沉積介電層的厚度必定不能超過第一介電層的厚度。
(3)本發(fā)明的另一要件是在最后、最外層的全面性沉積介電層必定有異于下層介電層剩余部份的蝕刻率。所述最外緣的全面沉積介電層是可選擇地且異向地蝕刻，并用以形成一對側(cè)壁，所述側(cè)壁是位于第二全面沉積介電層的肩部。而后，以側(cè)壁作為光罩蝕刻位于所述側(cè)壁下方的殘留的全面性沉積介電層，即可形成多個穿孔。
(4)最后，一填充介電層，其蝕刻率不同于那些全面性沉積介電層(除最外緣的介電層以外)，其沉積并填滿所述穿孔中及介于全面性沉積介電層間的空隙中，利用側(cè)壁為光罩回蝕刻所述填充介電層，并于全面性沉積介電層的基部轉(zhuǎn)變?yōu)槎鄠€短縱行(其中低于各側(cè)壁的底部，在選擇性地蝕刻所述全面性沉積介電層、第一介電層和墊層介電層后，每個短縱行(為由全面性沉積介電層的剩余部份及墊層氣化層轉(zhuǎn)變而成)的寬度為小于使用在第一介電層中的主動區(qū)的光學(xué)顯影制作方法維度。
然后使用這些短的介電層作為之后形成MOS裝置的光罩，即本發(fā)明的制作方法可利用常見的光學(xué)顯影制作方法制造較好的MOS裝置。
以一較佳實施例以說明目前發(fā)明的制作方法，其總結(jié)歸納如下數(shù)道步驟(a)在晶圓上形成多個第一主動區(qū)，兩相鄰第一主動區(qū)是以絕緣區(qū)阻隔；(b)在晶圓上依序形成一墊層介電層、一導(dǎo)電層及一第一介電層；(c)利用光學(xué)顯影蝕刻所述第一介電層以形成多個位在第一主動區(qū)垂直上方第一介電層內(nèi)的第二主動區(qū)；
(d)在晶圓上全面性地沉積的第二及第三介電層，其中第三介電層的蝕刻率異于第一及第二介電層，且第二及第三介電層的總厚度是小于第一介電層的厚度，再者，這些全面性沉積介電層具有多個帽形結(jié)構(gòu)，這些結(jié)構(gòu)是包括有一位于基部上方的凸部；(e)具異向性及選擇性地蝕刻第三介電層以形成多個側(cè)壁，各個側(cè)壁為于第二介電層凸部的側(cè)邊及其基部的上端；(f)利用側(cè)壁作為光罩，于第二介電層基部形成多個穿孔；(g)沉積一填充介電層于各穿孔間；(h)回蝕刻填充介電層直到所述側(cè)壁底部以下；(i)選擇性地蝕刻去除第一及第二介電層，及使所述墊層介電層將不致被填充介電層覆蓋；(j)利用剩余的填充介電層作為蝕刻光罩，使導(dǎo)電層轉(zhuǎn)變?yōu)槎鄠€導(dǎo)電柵極；(k)移除填充介電層和墊層介電層，然后利用導(dǎo)電柵極作為一光罩，以在第一主動區(qū)預(yù)先形成一源極及漏極布植區(qū)；本發(fā)明將于以下參照數(shù)個例子以描述其更多特征。僅以本發(fā)明的較佳實施例描述其說明的目的，即以完整、正確地表達(dá)本發(fā)明所欲達(dá)到的目的。
圖1至圖9揭示在本發(fā)明的MOS裝置的主要制作方法步驟，這些附圖所包括的詳細(xì)內(nèi)容如下所述。
圖1揭示一形成制造MOS裝置的晶圓10；其包括有多個第一主動區(qū)3(即在硅基底1井區(qū)中)，這些第一主動區(qū)3由各絕緣層2隔開。
圖2顯示柵極介電層4、一導(dǎo)電層5、一墊層介層6及一第一介電層7為形成在晶圓上；以一光學(xué)顯影制作方法蝕刻在所述第一介電層蝕刻以形成位于第一主動區(qū)3上方的多個第二主動區(qū)23；所述柵極介電層是為一硅氧化層，所述導(dǎo)電層是為復(fù)晶硅層，所述墊層介電層是為硅氧化層，及所述第一介電層是氮化硅層。
參閱圖3所示，揭示一第二介電層8及一第三介電層9為全面性沉積在晶圓上。各個全面性沉積介電層包括有多個帽形結(jié)構(gòu)，所述帽形結(jié)構(gòu)是包括一位于基部25上的凸部24。所述凸部24的形狀為由蝕刻后的第一介電層所形成，其中第二層的材質(zhì)較適合為氮化硅層且第三介電層的材質(zhì)是為TEOS(tetraethylorthosilicate)。
參閱圖4所示，顯示一對側(cè)壁26由對最外層的全面性沉積介電層以選擇性及異向性蝕刻而成，及蝕刻位于所述側(cè)壁下方殘留的全面性沉積介電層以形成多個穿孔。
參閱圖5所示，揭示一填充介電層11為在晶上沉積以填滿所述穿孔。所述填充介電層11的材質(zhì)較適宜為等同于第三介電層9 TEOS。
參閱圖6所示，顯示所述填充介電層是可選擇性地回蝕刻，于回蝕刻后留下一短縱行27(此為由全面性沉積介電層的肩部28界定出，會短縱行27的高度為低于側(cè)壁底部，由于填充介電層及側(cè)壁層為相同材質(zhì)、故蝕刻制作方法也去除掉側(cè)壁層。
參閱圖7所示，揭示在去除所述全面性沉積介電層、第一介電層及下方的墊層介電層6后，多個介電縱行27為直立型，各介電縱行27包括有填充介電層部份12及下方的墊層介電層部份6。
參閱圖8所示，顯示所述導(dǎo)電層5是使用介電縱行27作為一光罩，以蝕刻形成多個介電/導(dǎo)電縱行29。
參閱圖9所示，在部份的介電材質(zhì)部份被移除后，即形成介電側(cè)壁，透過離子布植形成漏/源極區(qū)21，而多個導(dǎo)電縱行則形成多個MOS裝置30。
綜上所述，是本發(fā)明的具體說明，而非用以限制本發(fā)明，而且本發(fā)明確已具備前述優(yōu)點，且相較于既有半導(dǎo)體制作方法也具備顯著的功效增進(jìn)。
權(quán)利要求
1.一種深次微米MOS裝置制造方法，其特征在于，它包括以下步驟(a)在晶圓上形成多個第一主動區(qū)，并以多個絕緣區(qū)隔開，接著在硅基底上形成一墊層介電層、一導(dǎo)電層，及一第一介電層；(b)利用光學(xué)顯影蝕刻所述第一介電層以形成垂直于各第一主動區(qū)上方的多個第二主動區(qū)；(c)在硅基底上全面性沉積一第二及第三介電層，其中第三介電層的具有異于第一及第二介電層的蝕刻率；(d)選擇性及異向性地蝕刻第三介電層，以形成多個側(cè)壁；(e)使用所述側(cè)壁作為光罩，以在第二介電層的基部形成多個穿孔；(f)沉積一填充介電層以填滿所述穿孔，然后選擇性地回蝕刻所述填充介電層以形成多個介電縱行；(g)選擇性地蝕刻去除掉所述第一及第二介電層，直到所述墊層介電層不受剩余填充介電層覆蓋為止；及(h)使用所述介電縱行作為蝕刻光罩以使導(dǎo)電層轉(zhuǎn)變成為多個導(dǎo)電柵極。
2.如權(quán)利要求1所述的深次微米MOS裝置制造方法，其特征在于，還包括有移除所述導(dǎo)電柵極處的填充介電層及墊層介電層，接著再使用導(dǎo)電柵極作為光罩用以在第一主動區(qū)形成源極及漏極布植區(qū)。
3.如權(quán)利要求1所述的深次微米MOS裝置制造方法，其特征在于，所述第二及第三介電層的總厚度是小于第一介電層的厚度。
4.如權(quán)利要求1所述的深次微米MOS裝置制造方法，其特征在于所述的這些全面性沉積介電層為多個帽形結(jié)構(gòu)所組成，各個帽形結(jié)構(gòu)包括有一位于基部上方的凸部。
5.如權(quán)利要求4所述的深次微米MOS裝置制造方法，其特征在于側(cè)壁形成于第二介電層的凸部的側(cè)壁及位在所述第二介電層的基部上方。
6.如權(quán)利要求1所述的深次微米MOS裝置制造方法，其特征在于柵極介電層為一硅氣化層、所述導(dǎo)電層是為一復(fù)晶硅層、所述墊層介電層是一硅氣化層，及所述第一介電層為一氮化硅層。
7.如權(quán)利要求1所述的深次微米MOS裝置制造方法，其特征在于第二介電層是為一氮化硅層及所述第三介電層是為一TEOS層。
8.如權(quán)利要求7所述的深次微米MOS裝置制造方法，其特征在于填充介電層是為一TEOS層，蝕刻率類似所述第三介電層。
9.一種深次微米MOS裝置，其特征在于，其制造步驟包括有(a)在晶圓上形成多個第一主動區(qū)，并以多個絕緣區(qū)隔開，接著在硅基底上形成一墊層介電層、一導(dǎo)電層，及一第一介電層；(b)利用光學(xué)顯影蝕刻所述第一介電層以形成垂直于各第一主動區(qū)上方的多個第二主動區(qū)；(c)在硅基底上全面性沉積一第二及第三介電層，其中第三介電層的具有異于第一及第二介電層的蝕刻率；(d)選擇性及異向性地蝕刻第三介電層，以形成多個側(cè)壁；(e)使用所述側(cè)壁作為光罩，以在第二介電層的基部形成多個穿孔；(f)沉積一填充介電層以填滿所述穿孔，然后選擇性地回蝕刻所述填充介電層以形成多個介電縱行；(g)選擇性地蝕刻去除掉所述第一及第二介電層，直到所述墊層介電層不受剩余填充介電層覆蓋為止；及(h)使用所述介電縱行作為蝕刻光罩以便導(dǎo)電層轉(zhuǎn)變成為多個導(dǎo)電柵極。
10.如權(quán)利要求9所述的深次微米MOS裝置，其特征在于，還包括有移除所述導(dǎo)電柵極處的填充介電層及墊層介電層，接著再使用導(dǎo)電柵極作為光罩用以在第一主動區(qū)形成源極及漏極布植區(qū)。
11.如權(quán)利要求9所述的深次微米MOS裝置，其特征在于所述的第二及第三介電層的總厚度是小于第一介電層的厚度。
12.如權(quán)利要求9所述的深次微米MOS裝置，其特征在于所述的全面性沉積介后層包括有多個帽形結(jié)構(gòu)，各個帽形結(jié)構(gòu)包括有一位于基部上方的凸部。
13.如權(quán)利要求12所述的深次微米MOS裝置，其特征在于所述的側(cè)壁形成于第二介電層的凸部的側(cè)壁及位在所述第二介電層的基部上方。
14.如權(quán)利要求9所述的深次微米MOS裝置，其特征在于所述的柵極介電層是一硅氧化層、所述導(dǎo)電層是為一復(fù)晶硅層、所述墊層介電層是為一硅氧化層，及所述第一介電層是為一氮化硅層。
15.如權(quán)利要求9所述的深次微米MOS裝置，其特征在于所述的第二介電層是為一氮化硅層及所述第三介電層材質(zhì)是為一TEOS。
16.如權(quán)利要求15所述的深次微米MOS裝置，其特征在于所述的填充介電層是為一TEOS層，其蝕刻率類似所述第三介電層。
全文摘要
本發(fā)明涉及一種深次微米MOS裝置及其制造方法，其制作方法是包括有形成在硅基底與第一介電層中多個主動區(qū)，隨后又在所述硅基底全面性地沉積第二及第三介電層。所述第三介電層是可異向性及選擇性地進(jìn)行蝕刻形成多個側(cè)壁，這些側(cè)壁是為光罩以供在第二介電層的基部形成多個穿孔，所述穿孔再由一填充介電層填滿，而后再回蝕刻形成數(shù)個介電縱行，之后在移除所述第一及第二介電層后，這些介電縱行即為光罩，以形成多個導(dǎo)電柵極。前述制作方法使制成的柵極較一般使用制作技術(shù)制造更具較佳精密尺寸。
文檔編號H01L21/336GK1447403SQ02107868
公開日2003年10月8日 申請日期2002年3月25日 優(yōu)先權(quán)日2002年3月25日
發(fā)明者胡鈞屏 申請人:華邦電子股份有限公司