專利名稱：離散式電路元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于電路元件及其制作方法。特定而言，本發(fā)明有關(guān)于一種適于自動化大量生產(chǎn)，適用于電子電路中的離散式電路元件(discrete circuit components)及其制作方法。
由于離散元件形式的電路元件，其在各式各樣電子電路中的用量相當(dāng)大，且其單位售價相對于其它諸如晶體管等的主動元件又不高，故乃是極為適于，或者是說，極需要自動化的大量生產(chǎn)。從另一角度而言，此種數(shù)量大而低單價的元件，若無法利用自動化高速生產(chǎn)，便難以具有商業(yè)上的競爭力。
離散式電路元件有著多種型式的包裝(packaging)，常見者諸如導(dǎo)線型包裝(leaded package)?；谛⌒突男枨螅砻骛ぶ夹g(shù)(SMT，surface-mount technology)型式的離散式元件，已逐漸變成微型化電子裝置所需采用的電子元件，故以低成本進(jìn)行高速率的大量生產(chǎn)，乃是此類離散式電路元件的制造所必須采行的方向。不過，公知技術(shù)之中制作此等離散式電路元件的方法，仍無法完全脫離人工加工的步驟。例如，有些型式的離散式二極管電路元件，仍需要倚賴高比例的人工生產(chǎn)步驟。
另一方面，有些已經(jīng)自動化的離散式電路元件制造方法，仍然采用了仿真人工動作的拾取置放(pick-and-place)，機(jī)械手臂式的動作。此類設(shè)備雖可將人工干預(yù)的程度減低，但由于其一次只能拾取并置放單一只電路元件的限制，故在其整個電路元件的工藝之中，形成了明顯的流程瓶頸。
為達(dá)前述目的，本發(fā)明提供一種離散式電路元件，該元件包含有一電路元件晶粒，其具有至少一第一與一第二電極。一第一基板，其一表面上有電性連結(jié)至該電路元件晶粒的該第一電極的一導(dǎo)電線路，與一第二基板，其一表面上有電性連結(jié)至該電路元件晶粒的該第二電極的一導(dǎo)電線路。一第一電極端面電性地連結(jié)至該第一基板的該導(dǎo)電線路且互相垂直，而一第二電極端面則電性連結(jié)至該第二基板的該導(dǎo)電線路且互相垂直。其中，第一與第二基板互相平行且包夾該電路元件晶粒，第一基板的該導(dǎo)電線路朝向該第二基板的該導(dǎo)電線路延伸的相反方向延伸，且該第一與第二基板之間未被該電路元件晶粒與該些導(dǎo)電線路所占滿的空間被填充以與該第一與第二基板相同材質(zhì)的材料，以將該電路元件晶粒完全加以包封，且該第一與第二電極端面各對向延伸至該第一或第二基板的外表面上。
本發(fā)明并提供一種離散式電路元件的制作方法，其步驟包含有(a)在一第一基板的一表面上形成一個矩陣多數(shù)個的第一導(dǎo)電線路；(b)對應(yīng)地在一第二基板的一表面上形成一個矩陣多數(shù)個的第二導(dǎo)電線路；(c)在該第一及第二基板的該些對應(yīng)第一及第二導(dǎo)電線路之間，各電性地夾置一電路元件晶粒；(d)在該第一與第二基板之間未被占滿的空間填充以與該第一與第二基板相同或相似材質(zhì)的材料，以將該些電路元件晶粒完全加以包封，以形成包夾矩陣；(e)在該包夾矩陣的表面上，沿著相鄰每兩排元件之間垂直向下深入切割形成一深槽，到達(dá)反對面基板的表面以下，并于兩相鄰元件之間分別露出一元件的該第一導(dǎo)電線路及另一相鄰元件的該第二導(dǎo)電線路；(f)在該每一深槽之中形成一條導(dǎo)電體，填滿該深槽，并分別電性接觸該兩相鄰元件的該些露出的該第一及第二導(dǎo)電線路；(g)沿著每一條該導(dǎo)電體，于中央部份切割，到達(dá)該導(dǎo)電體底部，以將該導(dǎo)電體切分成電性分離的兩對稱部份；(h)垂直于該些深槽，沿著相鄰每兩排元件之間垂直向下深入切割形成一深槽，到達(dá)反對面基板的表面以下；與(i)將該些個別離散元件打散分離。
本發(fā)明的前述目的及其它特征與優(yōu)點(diǎn)，在參考所附圖式而于后面的說明文字之中，配合說明而非限定性質(zhì)的較佳實(shí)施例進(jìn)行詳細(xì)說明之后，當(dāng)可更易于獲得了解。
圖8為一橫截面圖，其顯示圖7的構(gòu)造側(cè)視圖在切割深槽切割完成之后的構(gòu)造細(xì)節(jié)；圖9為一橫截面圖，其顯示圖8中的切割深槽被填入導(dǎo)電性材質(zhì)的情形；

圖10為一橫截面圖，其顯示圖9中導(dǎo)電性材質(zhì)填充再度進(jìn)行一次切割的處理，以形成一道垂直深入的切槽；圖11為一橫截面圖，其顯示圖10中的深入切槽深切到達(dá)可將導(dǎo)電材質(zhì)體切分為互相電性分離的兩個部份；與圖12為一透視圖，其顯示本發(fā)明的離散式元件在打散成分離的個體之前的整片矩陣形片狀構(gòu)造。
圖1A與圖1B顯示本發(fā)明離散式電路元件可以利用一片大面積的基板作為基礎(chǔ)，以制作離散式電路元件。注意到圖1A與圖1B中基板100的差異，實(shí)質(zhì)僅在于其元件反對表面(圖中的下表面)上的凹槽102A及102B的截面形狀，其中槽102A具有大致V形的截面形狀，而槽102B則為長而寬，大致為矩形的截面形狀。其間截面形狀差異的作用，將于后面有所說明。
應(yīng)予指出的是，在本發(fā)明的電路元件及其制作方法之中，基板100在工藝的初期階段中作為多個，而非單一個，個別元件的整體而為共同的承載基礎(chǔ)。基板上的所有多個離散式元件，由工藝的初期開始，隨著制作步驟而逐漸形成其構(gòu)造。所有的離散式元件，在工藝的初期階段，利用整片大面積的基板而以有規(guī)則的方式整齊排列而形成，例如，一個二維的矩陣。只有在工藝的后期階段，當(dāng)個別的離散式電路元件都制作完成時，才會利用對基板100進(jìn)行分割，而將個別的元件互相分離開來。
在此應(yīng)注意到，本發(fā)明所公開的離散式電路元件構(gòu)造及其制作方法，在較佳實(shí)施例之中，其最后個別元件個體在互相分離之后，即已完成所有的制造處理程序。此些程序包含了測試處理的程序，因此，依據(jù)本發(fā)明的工藝所制造的離散式元件，在最后一道個體分離的處理程序完成之后，只需剔除測試不合格的元件個體，即可直接進(jìn)行元件產(chǎn)品包裝的處理。
本發(fā)明所揭示此種元件個體分離之后立即可以進(jìn)行包裝的工藝方法，在離散元件制造的整體效率上有其重大的意義。由于公知技術(shù)的離散元件制造方法須測試并包裝個別的元件，其每一個元件在測試及包裝時必須個別進(jìn)行抓取，以調(diào)整測試及包裝所必要的正確方向，這不但形成工藝速度的瓶頸，且在元件變得越來越微型化時，其抓取轉(zhuǎn)向動作也變得越來越形困難。
相比之下，本發(fā)明的工藝方法，可以在各別元件的個體由整片的矩陣之中分離出來之前，直接利用其原有的正確方向進(jìn)行電性測試，并在分離的同時，利用其原有的正確方向，直接包裝于，例如，卷帶之中。換句話說，本發(fā)明的工藝方法完全省卻了測試及包裝步驟中的元件抓取及調(diào)整轉(zhuǎn)向的動作，排除了工藝速度瓶頸。
在本發(fā)明一較佳實(shí)施例之中，圖1A及圖1B中所顯示的基板100可以利用，例如，模制方法(molding)，以適當(dāng)?shù)幕w材料制成。如同可以理解的，基板100基本上是為一片展開的薄板，其元件反對表面上的凹槽102A或102B，都可利用模制的方法制作成形。
于圖1A與圖1B的透視圖中，在此基板100的表面上，首先形成多只電路元件的導(dǎo)電線路112。圖2A與圖2B分別為圖1A與圖1B中基板100的另一透視圖，其中顯示基板100反對于其與電路元件連結(jié)的相反表面，即導(dǎo)電線路112所形成的表面上，利用適當(dāng)制作或加工方法，形成有互相正交的，切入其表面的凹槽102A與104，以及102B與104。如同前述，適當(dāng)?shù)哪Ｔ欤蛑T如刀具切割等機(jī)械加工的方法，即可以在基板100的外表面上形成此些預(yù)定的凹槽。此些切入基板表面的凹槽，如同后面所將說明的，可在工藝后段，方便于個別離散式元件的個體互相分離。
在圖2A與圖2B中分別由互相垂直的凹槽102A與104以及102B與104所圍繞的每一矩形個空間，如圖中以參考標(biāo)號106所標(biāo)示的，各都為容納一個電路元件的平面空間。例如，圖中以虛線所描繪的每一個元件導(dǎo)電接線112，都各自形成于一個對應(yīng)的，由垂直的凹槽所圍繞的格狀空間之中。所有此些矩形空間即排列形成一個二維的元件矩陣。
注意到圖1A與圖1B中的基板100的表面上，如同前述，可以容納多個導(dǎo)電線路112，以便制作多個，而非單一只的，離散式，諸如二極管的元件。此些多個元件可在基板100的表面上，以諸如二維矩陣的形式排列。圖1A與圖1B中每一個電路元件的元件晶粒的導(dǎo)電線路112，可以諸如利用含有銀，銅或銅合金等金屬成份的膏狀膠(paste)，以諸如網(wǎng)版印刷(screen printing)等的技術(shù)，直接印制在基板100的表面上，并利用加溫烘烤(baking)而使膏狀膠固化(cured)，以形成導(dǎo)電線路112。應(yīng)注意到，導(dǎo)電線路112的形成，如同本領(lǐng)域技術(shù)人員所可以理解的，并不限于以膏狀膠網(wǎng)版印刷為限，其它諸如濺鍍(sputtering)及蒸鍍(coating)等方法，也都同樣可以適用。
采用諸如含有銀金屬成份的膏狀銀膠是為了制成具有良好導(dǎo)電性質(zhì)的導(dǎo)電線路。當(dāng)然，可以理解的是，采用其它金屬，在某些情況之下也是可行的。另一方面，含有諸如銀金屬的膏狀膠，其成份應(yīng)在加溫固化之后足以與其所直接接觸的基板100發(fā)生深入相互結(jié)合的作用，以在形成的線路112與基板100之間，形成足夠的結(jié)合力，避免因?yàn)闇囟取穸?、與/或機(jī)械應(yīng)力的影響，而發(fā)生兩者互相剝離的情形。
另并可注意到，基板100的邊緣部份可以設(shè)置多個定位孔108。此些定位孔108可為本發(fā)明離散式電路元件的制作方法的各個工藝步驟提供定位之用。例如，圖1A與圖1B中的各個導(dǎo)電線路112若以網(wǎng)版印刷的方法進(jìn)行印制，則定位孔108便可以在制具(fixture)的配合之下，提供印刷網(wǎng)版的正確定位，以便在基板100的預(yù)定位置上網(wǎng)印出導(dǎo)電線路112。
之后，如圖3所顯示的，在一較佳實(shí)施例之中，導(dǎo)電線路112上先后形成有鎳(nickel)層114與金(gold)層116。圖3為沿著垂直于圖1中基板100表面的截切平面，大致通過導(dǎo)電線路112的對稱中心進(jìn)行截切所得的橫截面圖。例如，利用諸如電鍍(electroplating)的方式，可以先在固化后的導(dǎo)電線路112表面上形成鎳層114，之后同樣再以電鍍的方式再于鎳層114之上形成金層116。在本發(fā)明的較佳實(shí)施例之中，導(dǎo)電線路112上所先后鍍上的鎳層114與金層116，可提供與后續(xù)所將接合的電路元件晶粒之間的良好接合附著力?？梢岳斫獾氖牵嗷蚋賹拥钠渌饘俨馁|(zhì)鍍覆，在某些情況之下，也是可行的作法。
接著，先后由鎳層114及金層116所覆蓋的導(dǎo)電線路112，此時便可以準(zhǔn)備電性地連結(jié)電路元件的晶粒。如圖3所示，金層116的表面上可以涂覆以一層含有金屬成份的膏狀膠118。此具有導(dǎo)電性的膏狀膠118可以，例如，為與形成導(dǎo)電線路112時所使用者，相同的膏狀銀膠，并可以，例如，同樣利用網(wǎng)版印刷來進(jìn)行涂覆。不過，應(yīng)注意的是，此膏狀膠層118在此步驟中并不進(jìn)行固化。其固化將在后續(xù)的工藝步驟之中進(jìn)行。
在接續(xù)的下一步驟之中，如圖4的橫截面圖所顯示的，將多個電路元件的晶粒120，以正確的指向(orientation)，一次性地整列定置于基板100之上。當(dāng)完成此晶粒整列定置步驟之后，每只電路元件的晶粒120都各自被安置于其對應(yīng)的矩陣定位之中。此時，電路元件晶粒120的底面即與具有尚未固化，仍具黏性的膏狀膠118黏合，不致于因工藝步驟中的振動等因素而輕易發(fā)生移位的情形?？梢岳斫獾氖牵椭T如二極管與某些電容等，具有極性的電路元件而言，每一只電路元件的晶粒120與膏狀膠118黏合的表面，可為正極接點(diǎn)(positive terminal)或負(fù)極接點(diǎn)(negative terminal)。但不論是正或負(fù)極，基板100上整個矩陣中的所有電路元件晶粒120的極性指向應(yīng)為一致。這是為了方便于，例如工藝后段的測試的進(jìn)行，以及利用諸如顏色涂料等作法而標(biāo)出每一只此類具有極性的離散式電路元件的正確極性。
在此應(yīng)注意到，在本發(fā)明的制作方法之中，此種多顆電路元件的晶粒在一個工藝步驟之中同時到達(dá)定位的操作，可以利用諸如采用了機(jī)械性振動原理的晶粒整列機(jī)而達(dá)成。相較于公知技術(shù)中所采用的晶粒接線(die bonding)作法，本發(fā)明此工藝步驟的多個晶粒同時完成整列定位的動作，可以顯著降低整體制造成本。如同本領(lǐng)域技術(shù)人員所熟知的，晶粒接線需要使用到拾取放置自動機(jī)械(pick-and-place equipment)，不但設(shè)備成本高昂，接線材料成本也高昂，并由于其同時只能定位一只晶粒，故也形成工藝的瓶頸，致使整體產(chǎn)出率(例如以UPH估算的產(chǎn)出率，units per hour)明顯降低。
在整個矩陣的所有電路元件晶粒120都分別整列而到達(dá)圖4中所顯示的定位，并黏附于導(dǎo)電性的膏狀膠層118之上之后，如圖5所示，本發(fā)明的工藝步驟即可以進(jìn)行另一層基板200的組合動作。此第二基板200，基本上可以具有與第一層基板100相似或甚至相同的的材質(zhì)，以簡化制造生產(chǎn)的復(fù)雜度。
圖5的截面圖采用圖1A中的基板構(gòu)造為例，其基板100外(下)表面的凹槽為大致V形截面之凹槽102A。在此應(yīng)注意到，圖5中的第二基板200的外(上)表面上所開設(shè)的凹槽202B，為與圖1B的基板100表面上的凹槽102B相同或相似，具有淺且寬，大致為矩形的截面。換句話說，若本發(fā)明工藝的第一基板100采用了具有大致V形截面的外表凹槽102A，則其第二基板200的外表面便應(yīng)使用大致矩形截面的凹槽202B，如圖5所示。
另一方面，雖然本發(fā)明圖式之中并未顯現(xiàn)，但若本發(fā)明工藝的第一基板采用了圖1B所顯示的，具有大致為矩形截面的外表凹槽102B，則其第二基板的外表面，便應(yīng)使用大致V形截面的凹槽。此種構(gòu)造等效于將圖5所示的構(gòu)造上下翻轉(zhuǎn)后所顯示的構(gòu)造。
不論是采用圖1A或1B中的基板構(gòu)造作為本發(fā)明的初期啟始構(gòu)造，最后的制作成果都是相同的。不過，應(yīng)注意的是，本發(fā)明離散元件工藝的第一及第二基板外表面上的凹槽，不論先后，其一應(yīng)為大致V形截面，另一則為大致矩形的截面。例如，若利用與圖1A或1B中基板100完全相同構(gòu)造的第二基板200，但其兩外表面凹槽截面相異，則只須使基板200上制作完成的接線212延伸端指向與基板100者180度相反的方向即可。
當(dāng)然，此第二基板覆蓋組合的動作，必須要以足夠的定位精確度來進(jìn)行。第二基板200相對于第一基板100的精確定位，可以確保電路元件晶粒120的第二接線端，即圖5中晶粒120的頂部，得以與第二基板200下表面上已覆有膏狀膠218的導(dǎo)電線路212適恰地接合。當(dāng)然，可以理解的是，此精確的定位，利用適恰的制具，配合第一基板100上的定位孔108與第二基板200上的定位孔，即可方便地達(dá)成。
之后，如圖6所顯示的，接續(xù)的工藝步驟即可將第一基板100及第二基板200之間的空間，如圖5中以參考標(biāo)號300所標(biāo)示的空間，填滿經(jīng)過選定之材質(zhì)。例如，利用適當(dāng)?shù)哪＞撸c基板100及200的制作原料相同的原料，可以利用壓力而驅(qū)入空間300之中。原則上，填充的材質(zhì)應(yīng)要能夠填滿兩片基板之間，除了電路元件晶粒所在位置以外的所有空間。在一較佳實(shí)施例之中，若使用與基板相同的原料，則在加溫模制的程序之后，此些填入的原料310，便可與兩基板100與200整體地結(jié)合在一起，具有實(shí)質(zhì)上完全相同的材質(zhì)?？梢岳斫獾氖?，此種封裝成型的程序，可以將電路元件晶粒完全地包封在保護(hù)性質(zhì)的材質(zhì)之中，不但避免電路元件晶粒受到將來使用環(huán)境中，諸如濕度與侵蝕性氣體等的不恰當(dāng)環(huán)境因素的影響，在后段工藝完成，當(dāng)個別離散式電路元件被分割而成為單獨(dú)電路元件個體之后，也可增加整體的機(jī)械強(qiáng)度。
完成圖6中所描述的填充封裝成型步驟之后，包含了整個矩陣的電路元件的，由兩片基板100與200所上下夾住的整片構(gòu)造，便可以開始進(jìn)行元件個體之間互相獨(dú)立分割切開，但整體元件的矩陣，尚不加以完全打散分離的處理。
如同前述，為了達(dá)成本發(fā)明的離散式電路元件構(gòu)造及其制作方法，其在最后個別元件個體在互相分離之后，即可完成所有的制造處理程序的目的，在形成如圖6所顯示的整片式構(gòu)造之后，可在每兩相鄰元件之間，先進(jìn)行局部深入片體厚度之內(nèi)的切割處理。圖7的截面構(gòu)造之中即以虛線標(biāo)示出，兩相鄰元件間的切割所應(yīng)進(jìn)行的位置，以及切割所應(yīng)去除掉的部份。
如圖7所顯示的，在基板200的外表面上，相對正于另一基板100外表面上的每一個凹槽102A之處，實(shí)質(zhì)上在大致矩形截面槽202B的中央部份，利用諸如切割處理的方式，大致以虛線所標(biāo)示位置為準(zhǔn)，形成一道相對較窄較深的凹槽。
圖7的橫截面圖中顯示出，以虛線所標(biāo)示出的切割深槽，其實(shí)質(zhì)的切割位置，深度與寬度，與兩基板100與200，以及與元件的各電極構(gòu)層，112，114，116及212，214，216之間的相對位置關(guān)系。另一方面，圖中也顯示，切割深槽的切入深度也應(yīng)到達(dá)下基板100的表面以下。不過，切割深槽的底也不可到達(dá)基板100外表面上所切割的凹槽102A的底部。如同前述，兩槽底之間須有足夠的厚度，以維持片體構(gòu)造的整體強(qiáng)度。此厚度可予適當(dāng)?shù)恼{(diào)整，以維持后續(xù)工藝所需要的整片片體的剛性，避免輕易發(fā)生不期待的提早斷裂情形。
此外，以虛線所標(biāo)示的，切割深槽所應(yīng)切割的位置，其槽側(cè)壁應(yīng)切割元件兩電極的構(gòu)造各層，即112，114，116與212，214，216，以晶粒120為中心時，其外側(cè)尾端。此必要條件可將元件電極的尾端端面，顯露出于凹槽202B切割后所形成的側(cè)壁上。圖8顯示圖7的構(gòu)造側(cè)視圖在切割深槽202切割完成之后的構(gòu)造細(xì)節(jié)。
之后，如圖9所顯示的，兩槽202B與202之中便可以填入導(dǎo)電性的材質(zhì)205。此可以利用，例如類同于前述工藝步驟中所使用的，具導(dǎo)電性的膏狀膠，利用諸如網(wǎng)版印刷等方式，刷擠入于兩凹槽202B與202之中，并完全予以填滿。若使用導(dǎo)電膏，則在填入兩槽中之后，即可以利用烘烤的處理，將膏狀膠加以固化。
另一方面，除了利用導(dǎo)電性的膏狀膠填充并固化的工藝步驟之外，其它的適當(dāng)工藝方法，也同樣可適用于達(dá)成將兩槽202B與202填滿導(dǎo)電性材質(zhì)205的目的。例如，在制作極小體積的離散元件，例如小至0805，0603，甚或更小的離散電阻或電容時，印刷膏狀膠的處理方式，可能無法完全填滿202B與202。尤其是202的底部，可能形成空隙。此時即可采用諸如氣相沉積(vapor deposition)等的方式來達(dá)成填滿導(dǎo)電性材質(zhì)205的目的。
當(dāng)圖9中的導(dǎo)電材質(zhì)205的充填形成并固化之后，如圖10所示的，再度進(jìn)行一次切割的處理，以在導(dǎo)電材質(zhì)205的大致形成字母T截面的本體的中心對稱位置，形成一道垂直深入的切槽207。切槽207形成之后，原來的導(dǎo)電材質(zhì)體205，此時即被分為完全互相分離的兩個部份205A與205B。此時導(dǎo)電材質(zhì)體205A與205B即互相電性不導(dǎo)通。此細(xì)節(jié)在圖10與圖11的截面?zhèn)纫晥D中可以清楚顯現(xiàn)。
此時即可以注意到，前面各圖之中，槽202B的大致淺而寬的矩形截面形狀的作用在于延伸導(dǎo)電部份205A及205B在平行于元件本體常長軸方向上的長度。由于導(dǎo)電部份205A與205B兩者在基板200的表平面的部份，系為將來元件本體將被軟焊于印刷電路基板上的接面，因此，如同可以理解的，其必須具有一定的長/寬尺寸。另一方面，當(dāng)深切槽207形成，并在兩相鄰元件之間切分開兩電極部份205A與205B之后，如圖11所示，電極部份205A與205B在槽207內(nèi)互相面對的表面1105A與1105B即分別構(gòu)成元件的電極端面。
此外，應(yīng)注意的是，由圖11之中可以見到，切槽207深切到達(dá)原深槽202的底部以下，以便將導(dǎo)電材質(zhì)體205A與205B，及兩相鄰元件的相反電極，互相電性地分離開。
之后，再于垂直于切槽207的方向上，于每兩相鄰的元件之間，切割形成另一方向的切槽208，如圖12中所顯示的情形。同樣地，切槽208的下切深度，也應(yīng)到達(dá)可以將兩相鄰元件之間的導(dǎo)電材質(zhì)體，即兩相鄰的205A或205B，電性隔離開的深度。另一方面，如同前述，此深度也應(yīng)足以維持整片的元件矩陣片狀構(gòu)造不致輕易斷裂開來的程度。
圖12的透視圖中，其所顯示本發(fā)明的離散式電路元件制作方法，到此工藝步驟時，整片元件矩陣片狀構(gòu)造的局部透視圖。如圖中所顯示的，此時每一個個別的離散元件，諸如圖中右下角的一個元件1201，其由導(dǎo)電材質(zhì)部份205A與205B所分別形成的電極，已與其四個相鄰的元件(圖中的120，為有清楚起見，只顯示出有三個相鄰元件)，完全地電性分離開來。
如同本領(lǐng)域技術(shù)人員所可以理解的，圖12中的元件1201，若可通過電性測試，并經(jīng)與其相鄰元件分離開來以后，其兩個導(dǎo)電性的表面1205A及1205B，便可以作為將來被定置于印刷電路板上時，與印刷電路板表面的焊墊(soldering pad)相接合的導(dǎo)電面。換句話說，元件1201的兩導(dǎo)電面1205A與1205B，為每一元件兩電極端面1105A與1105B各自對向延伸至第一基板100或第二基板200的外表面上的電極接面，其提供其作為一個二接腳離散式元件個體的導(dǎo)電端子的用途。
個別元件之間的此種電性分離，是由互相垂直的兩切槽207與208所達(dá)成的。在此應(yīng)注意到，如同前述，兩切槽207與208都應(yīng)切割深入圖8中的凹槽202的底部以下，才能將相緊鄰的離散元件之間電性地隔離開來。
如圖12所示，本發(fā)明工藝此時的整片矩陣構(gòu)造，雖然尚未打散開來，但每一個的元件，在電性上已是各自獨(dú)立的情況。此時，架在整個片狀矩陣構(gòu)造之中的每一個離散元件，便可以利用其有規(guī)則的排列方式，送至測試機(jī)構(gòu)之中，進(jìn)行必要的電性測試。如同本領(lǐng)域技術(shù)人員所可以理解的，若將每一個元件打散之后再進(jìn)行測試，也是可行的作法，但打散以后的個別元件，由于體積極小，因此其機(jī)械性的拾取，方向?qū)φ?，以及在測試機(jī)構(gòu)之中的定置等必要處置，會變得相當(dāng)復(fù)雜繁瑣。
若在個別的元件被打散之前，即在矩陣中的定位上，分別對每一個此時已電性分離的元件進(jìn)行電性測試，則僅只是元件方向校正問題的單純化，便可以節(jié)省離散元件生產(chǎn)制造上許多的復(fù)雜度。
在本發(fā)明的離散式電路元件構(gòu)造，依本發(fā)明如前述公開的工藝方法而完成之后，如同前述，在個別的元件由整片構(gòu)造的矩陣之中被打散以前，可以進(jìn)行必要的電性測試。在測試的過程之中，未合測試規(guī)格的元件可以利用，例如，涂覆顏色的方式加以標(biāo)示，以方便在后續(xù)的包裝成卷帶的處理程序之中，適當(dāng)?shù)赜枰蕴蕹?br> 雖然前面的說明文字已是本發(fā)明特定實(shí)施例的一個完整的說明，但其各種的修改變化，變動的構(gòu)造及等效者的應(yīng)用仍是可能的。例如，雖然前述實(shí)施例的詳細(xì)說明中只廣泛地以離散式電路元件來說明本發(fā)明，但如同本領(lǐng)域技術(shù)人員所可以理解的，SMT型式之下，EIA標(biāo)準(zhǔn)芯片的各種尺寸的離散式二極管，諸如Zener，Schottky等，或者離散式電容，無論是有否極性，或者離散式電阻，甚至是主動或集成電路本質(zhì)，但只需使用二電性接頭的電子元件，都是可以適用于本發(fā)明所公開的制作方法。此外，本發(fā)明不但適用于常見的1210，1206，以及0805等SMT型EIA標(biāo)準(zhǔn)芯片尺寸，其更特別適于更為小型的SMT型離散式電路元件。
權(quán)利要求
1.一種離散式電路元件的制作方法，其特征是，其步驟包含有(a)在第一基板一表面上形成一個矩陣多數(shù)個的第一導(dǎo)電線路；(b)對應(yīng)地在一第二基板的一表面上形成一個矩陣多數(shù)個的第二導(dǎo)電線路；(c)在該第一及第二基板的該些對應(yīng)第一及第二導(dǎo)電線路之間，各電性地夾置一電路元件晶粒；(d)在該第一與第二基板之間未被占滿的空間填充以與該第一與第二基板相同或相似材質(zhì)的材料，以將該些電路元件晶粒完全加以包封，以形成包夾矩陣；(e)在該包夾矩陣的表面上，沿著相鄰每兩排元件之間垂直向下深入切割形成一深槽，到達(dá)反對面基板的表面以下，并于兩相鄰元件之間分別露出一元件的該第一導(dǎo)電線路及另一相鄰元件的該第二導(dǎo)電線路；(f)在該每一深槽之中形成一條導(dǎo)電體，填滿該深槽，并分別電性接觸該兩相鄰元件的該些露出的該第一及第二導(dǎo)電線路；(g)沿著每一條該導(dǎo)電體，于中央部份切割，到達(dá)該導(dǎo)電體底部，以將該導(dǎo)電體切分成電性分離的兩對稱部份；(h)垂直于該些深槽，沿著相鄰每兩排元件之間垂直向下深入切割形成一深槽，到達(dá)反對面基板的表面以下；與(i)將該些個別離散元件打散分離。
2.一種離散式電路元件的制作方法，其特征是，其步驟包含有(a)在一第一基板的第一表面上形成第一組及第二組平行的多數(shù)條凹槽，具有大致V形的截面，且該第一組與該第二組平行凹槽大致互相垂直；(b)在該第一基板的第二表面上，對應(yīng)于該第一及第二組平行凹槽所圍成每一個大致矩形空間內(nèi)，各形成一第一導(dǎo)電線路，以形成一個矩陣多數(shù)個的第一導(dǎo)電線路；(c)在該些第一導(dǎo)電線路上各對應(yīng)定置一電路元件晶粒，且該些電路元件的第一電極并電性連結(jié)該對應(yīng)的第一導(dǎo)電線路；(d)在一第二基板的第一表面上形成第三組及第四組平行的多數(shù)條凹槽，該第三組平行凹槽具有大致V形的截面，該第四組平行凹槽具有淺寬的大致矩形截面，且該第三組與該第四組平行凹槽大致互相垂直；(e)在該第二基板的第二表面上，對應(yīng)于該第三及第四組平行凹槽所圍成每一個大致矩形空間內(nèi)，各形成一第二導(dǎo)電線路，以形成一個矩陣多數(shù)個的第二導(dǎo)電線路；(f)在該第一基板上的該些電路元件晶粒上覆蓋該第二基板，該第二基板上的該個矩陣的多數(shù)個的第二導(dǎo)電線路，各與該些電路元件晶粒中的對應(yīng)一個的第二電極電性連結(jié)；(g)在該第一與第二基板之間未被該些電路元件晶粒與該些導(dǎo)電線路所占滿的空間填充以與該第一與第二基板相同材質(zhì)的材料，以將該些電路元件晶粒完全加以包封，以形成包夾矩陣；(h)在該些第四組淺寬且大致矩形截面的每一條凹槽中央位置，平行該第四組凹槽垂直向下深入切割形成一深槽，到達(dá)該第一基板的表面以下，并于兩相鄰元件之間分別露出一元件的該第一導(dǎo)電線路及另一相鄰元件的該第二導(dǎo)電線路；(i)在該每一深槽之中形成一條導(dǎo)電體，填滿該深槽，并分別電性接觸該兩相鄰元件的該些露出的該第一及第二導(dǎo)電線路；(j)沿著每一條該導(dǎo)電體，于中央部份切割，到達(dá)該導(dǎo)電體底部，以將該導(dǎo)電體切分成電性分離的兩對稱部份；(k)在該些第三組大致V形截面的每一條凹槽中央位置，平行該第三組的凹槽垂直向下深入切割，到達(dá)該第一基板的表面以下；與(l)于該離散元件的必要電性測試完成之后，將該些個別離散元件打散分離。
3.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二基板上的該些導(dǎo)電線路為固化的膏狀銀膠。
4.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二電極端面為固化的膏狀銀膠。
5.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二基板上的該些導(dǎo)電線路為固化的膏狀銅膠。
6.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二電極端面為固化的膏狀銅膠。
7.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二基板上的該些導(dǎo)電線路為固化的膏狀銅合金膠。
8.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二電極端面為固化的膏狀銅合金膠。
9.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二基板上的該些導(dǎo)電線路上更覆有一鎳層。
10.如權(quán)利要求9所述的離散式電路元件制作方法，其特征是，該鎳層上更覆有一金層。
11.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該第一與第二電極端面上更覆有一鎳層。
12.如權(quán)利要求11所述的離散式電路元件制作方法，其特征是，該鎳層上更覆有一金層。
13.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該電路元件晶粒為二極管晶粒。
14.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該電路元件晶粒為晶體管晶粒。
15.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該電路元件晶粒為電容晶粒。
16.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該電路元件晶粒為電阻晶粒。
17.如權(quán)利要求2所述的離散式電路元件制作方法，其特征是，該電路元件晶粒為包含有主動與被動電路元件的晶粒。
18.一種離散式電路元件，其特征是，其包含有一電路元件晶粒，具有至少一第一與一第二電極；一第一基板，其一表面上有電性連結(jié)至該電路元件晶粒的該第一電極的一導(dǎo)電線路；一第二基板，其一表面上有電性連結(jié)至該電路元件晶粒的該第二電極的一導(dǎo)電線路；一第一電極端面，電性連結(jié)至該第一基板的該導(dǎo)電線路且互相垂直；與一第二電極端面，電性連結(jié)至該第二基板的該導(dǎo)電線路且互相垂直；其中該第一與第二基板互相平行且包夾該電路元件晶粒，該第一基板的該導(dǎo)電線路朝向該第二基板的該導(dǎo)電線路延伸的相反方向延伸，且該第一與第二基板之間未被該電路元件晶粒與該些導(dǎo)電線路所占滿的空間被填充以與該第一與第二基板相同材質(zhì)的材料，以將該電路元件晶粒完全加以包封，且該第一與第二電極端面各對向延伸至該第一或第二基板的外表面上。
19.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二基板上的該些導(dǎo)電線路為固化的膏狀銀膠。
20.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二電極端面為固化的膏狀銀膠。
21.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二基板上的該些導(dǎo)電線路為固化的膏狀銅膠。
22.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二電極端面為固化的膏狀銅膠。
23.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二基板上的該些導(dǎo)電線路為固化的膏狀銅合金膠。
24.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二電極端面為固化的膏狀銅合金膠。
25.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二基板上的該些導(dǎo)電線路上更覆有一鎳層。
26.如權(quán)利要求24所述的離散式電路元件，其特征是，該鎳層上更覆有一金層。
27.如權(quán)利要求18所述的離散式電路元件，其特征是，該第一與第二電極端面上更覆有一鎳層。
28.如權(quán)利要求27所述的離散式電路元件，其特征是，該鎳層上更覆有一金層。
29.如權(quán)利要求18所述的離散式電路元件，其特征是，該電路元件晶粒為二極管晶粒。
30.如權(quán)利要求18所述的離散式電路元件，其特征是，該電路元件晶粒為晶體管晶粒。
31.如權(quán)利要求18所述的離散式電路元件，其特征是，該電路元件晶粒為電容晶粒。
32.如權(quán)利要求18所述的離散式電路元件，其特征是，該電路元件晶粒為電阻晶粒。
33.如權(quán)利要求18所述的離散式電路元件，其特征是，該電路元件晶粒為包含有主動與被動電路元件的晶粒。
全文摘要
一種離散式電路元件的制作方法在第一基板一表面上形成一第一導(dǎo)電線路；在第二基板一表面上形成第二導(dǎo)電線路；在對應(yīng)兩導(dǎo)電線路間，各電性夾置一電路元件晶粒；在該兩基板間未被占滿的空間填充與基板相同或相似材質(zhì)的材料，以將電路元件晶粒完全包封成包夾矩陣；在矩陣表面沿相鄰每兩排元件間垂直向下深入切割形成一深槽，到達(dá)反對面基板表面下，并于相鄰元件間分別露出兩導(dǎo)電線路；形成一導(dǎo)電體填滿該深槽，并分別電性接觸露出的兩導(dǎo)電線路；沿著每條導(dǎo)電體于中央部份切割，到達(dá)其底部，以將導(dǎo)電體切分成電性分離的兩對稱部份；垂直于深槽，沿著相鄰每兩排元件間垂直向下深入切割成一深槽，到達(dá)反對面基板表面下；將個別離散元件打散分離。
文檔編號H01L21/50GK1445830SQ02107550
公開日2003年10月1日 申請日期2002年3月15日 優(yōu)先權(quán)日2002年3月15日
發(fā)明者陳文隆 申請人:典琦科技股份有限公司