專利名稱：多重金屬層內(nèi)連線結(jié)構(gòu)及測試金屬層間介電層強度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，特別是一種預(yù)防半導(dǎo)體中金屬層間介電層裂縫(crack)的多重金屬層內(nèi)連線結(jié)構(gòu)。
而在主要電路區(qū)域形成多重金屬層內(nèi)連線的同時，亦在上述周邊的結(jié)合區(qū)(bonding pad)形成大面積的多重金屬層構(gòu)造。此形成于最外側(cè)的多層金屬層，主要用于打線機(bonder)以金屬線將該金屬層連接于導(dǎo)架(leadframe)的相對應(yīng)的導(dǎo)腳。因此，最外側(cè)的金屬層是作為內(nèi)部電路與外接信號導(dǎo)腳間的界面，以接收諸如電源信號、接地信號、或輸入/輸出信號等外接信號。


圖1a與圖1b說明了一般結(jié)合區(qū)的多重金屬層內(nèi)連線結(jié)構(gòu)。圖1a中，在具有若干半導(dǎo)體元件(圖中未示)所構(gòu)成的電路硅基底10上，形成12A、12B、12C、12D與12T的金屬層，而其中12T則是為作為結(jié)合區(qū)的頂層金屬(top metal)，12A一12D的金屬層間，分別以層間介電層IMD 10A-10D隔絕，并通過矩陣式排列的金屬插塞14(metal plug)導(dǎo)通金屬層，形成五層金屬層、四層插塞的結(jié)構(gòu)。其中金屬插塞群14通常由通過金屬材質(zhì)填入兩金屬層之間的介電層中的介層洞(via hole)而形成，主要目的是使上下金屬層，以及與下方基底10中的電路(圖中未示)連通形成電性連接。參見圖1b，其中1A與1B分別代表兩組五層式金屬插塞陣列，而兩組金屬插塞陣列間的金屬層間介電層區(qū)域16，往往無法支撐兩組間的應(yīng)力結(jié)構(gòu)，而產(chǎn)生圖1a中的裂縫16。
然而，這種金屬層間介電氧化物層的破裂或裂縫會造成半導(dǎo)體芯片的可靠度(reliability)下降。在電子產(chǎn)品運作時，芯片執(zhí)行所產(chǎn)生的高溫容易使裂縫因冷縮熱脹面增大，進(jìn)而影響到芯片本身的穩(wěn)定性。由于芯片的裂縫可能造成電性上的不穩(wěn)定，連帶使電子產(chǎn)品的功能不正常甚至損壞。因此在IC芯片的生產(chǎn)中，金屬層間介電氣化物層裂縫所形成的潛在風(fēng)險，都是半導(dǎo)體制造中所力求避免的目標(biāo)。
為了解決IMD裂縫，一種常見的方式是改變IMD材料，例如將以高密度電漿化學(xué)氣相沉積(High Density Plasma Chemical Vapor Deposition，HDPCVD)取代半大氣壓化學(xué)氣相沉積(semi-atmospheric pressure chemicalvapor deposition，SACVD)，以生成更致密(compressive)的IMD層。然而光是改變IMD層材料的部分性質(zhì)，并無法完全解決IMD裂縫的問題。以0.25微米制程為例，IMD裂縫常常發(fā)生。在以上述方式改變材料之后，IMD裂縫仍然發(fā)生。而IMD裂縫發(fā)生的位置與金屬插塞陣列(metal via array)的布局設(shè)計有關(guān)，某些形式的接觸窗陣列的布局發(fā)生IMD裂縫的機率普遍偏高。
本發(fā)明的再一個目的在于提供一種多重金屬層內(nèi)連線結(jié)構(gòu)，可以利用兩組比鄰的金屬雙鑲嵌結(jié)構(gòu)的金屬層互相間隔的設(shè)計，以避免金屬層間介電層的裂縫產(chǎn)生。
本發(fā)明的另一個目的在于多重金屬層內(nèi)連線結(jié)構(gòu)，在于讓兩組比鄰的金屬雙鑲嵌結(jié)構(gòu)保持一大于或等于3微米的距離，以避免金屬層閻介電層的裂縫產(chǎn)生。
根據(jù)本發(fā)明的一種測試金屬層間介電層強度的方法，適用至少兩組金屬雙鑲嵌結(jié)構(gòu)之間，是先于一半導(dǎo)體基底上形成相同線寬的第一與一第二金屬線層，其中第一金屬線層大體平行于第二金屬線層。而在第一與第二金屬線層上分別定義相同面積的方形第一區(qū)域與第二區(qū)域，而方形的邊長約等于金屬線的線寬，而第一與第二區(qū)域以對角線方式排列。接著沉積一介電層于第一與第二金屬線層上，并于第一與第二區(qū)域的介電層上分別形成n×m個第一與第二插塞，分別與第一與第二金屬線層形成電性連接，m與n為自然數(shù)，而第一與第二插塞分別以等距離方式，由第一與第二區(qū)域的相鄰的一邊排列為n×m的矩陣。接著在該介電層上形成第三金屬線與第四金屬線，其中該第三與第四金屬線分別正對于該第一與第二金屬線，以在該第一與第二區(qū)域各形成一組金屬雙鑲嵌結(jié)構(gòu)。最后檢查第一與第二區(qū)域間的介電層是否有裂縫，當(dāng)有裂縫產(chǎn)生時，表示該介電層強度低于標(biāo)準(zhǔn)。
其中，本發(fā)明更可在第三與第四金屬線上，重復(fù)形成金屬雙鑲嵌結(jié)構(gòu)，以形成二重以上的多重金屬層內(nèi)連線結(jié)構(gòu)，并檢查其間的金屬層間介電層是否有裂縫產(chǎn)生。
為了避免金屬層間介電層間產(chǎn)生裂縫，本發(fā)明提出一種多重金屬層內(nèi)連線結(jié)構(gòu)，設(shè)置于一具有電路的半導(dǎo)體基底上，該結(jié)構(gòu)包括至少一介電層，沉積于該半導(dǎo)體基底之上；一第一金屬線層與一第二金屬線層，分別鑲嵌于該介電層中，其中該第一金屬線層以一距離d，平行于該第二金屬線層；多第一與第二插塞，分別設(shè)置于該介電層中與該第一與第二金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；以及一第三金屬線層與一第四金屬線層大體位于該第一與第二金屬線層上方，與所述的第一與第二插塞間分別形成金屬雙鑲嵌結(jié)構(gòu)，其中，該第三金屬線層相鄰于該第四金屬線層的一邊，大于下方該第一與第二金屬線層間1/2d的位置，而該第四金屬線層以該距離d，大體平行于該第三金屬線層。
根據(jù)本發(fā)明，另一種避免金屬層間介電層間產(chǎn)生裂縫的多重金屬層內(nèi)連線結(jié)構(gòu)，亦設(shè)置于一具有電路的半導(dǎo)體基底上，包括至少一介電層，沉積于該半導(dǎo)體基底之上；一第一金屬線層與一第二金屬線層，分別鑲嵌于該介電層中，其中第一金屬線層以大于或等于3微米的距離，大體平行于第二金屬線層；多第一與第二插塞，設(shè)置于該介電層中與第一與第二金屬線層連接，與半導(dǎo)體基底的電路構(gòu)成電性連接；以及一第三金屬線層與一第四金屬線層，大體位于第一與第二金屬線層上方，與所述的第一與第二插塞間形成分別形成兩組金屬雙鑲嵌結(jié)構(gòu)，其中第三金屬線層以大于或等于3微米的距離，大體平行于第四金屬線層。
上述本發(fā)明的本發(fā)明避免金屬層間介電層間產(chǎn)生裂縫的多重金屬層內(nèi)連線結(jié)構(gòu)，更可在第三與第四金屬線上，重復(fù)形成金屬雙鑲嵌結(jié)構(gòu)，以形成二重以上的多重金屬層內(nèi)連線結(jié)構(gòu)。
為了讓本發(fā)明的上述目的、特征、及優(yōu)點能更明顯易懂，下面配合附圖作詳細(xì)說明。
設(shè)計一圖2是第一種多重金屬層金屬插塞陣列設(shè)計的上視圖。在一具有電路的半導(dǎo)體基底上，形成兩平行的金屬線層22與24.兩金屬線的線寬均為50微米，而兩者間相鄰0.8微米。接著平坦覆蓋一介電層，作為隔離用。而在金屬線層22與24分別上選擇以對角線排列的兩方形金屬插塞區(qū)域2A與2B，而在該區(qū)域中以方形矩陣方式在介電層中形成等距排列的金屬插塞21。而在第一組設(shè)計中，其特點在于在兩區(qū)域2A與2B相鄰的對角線角落，以高為x/2的方式在兩區(qū)域中各界定出一等腰三角形的回避區(qū)域23與25。而在三角形區(qū)域23與25中，不設(shè)置任何金屬插塞21。其中，分別以X為10、20、35與50微米，形成不同的區(qū)域大小的回避三角形。并可以此設(shè)計依序往上堆疊形成不同層數(shù)的多重金屬層內(nèi)連線結(jié)構(gòu)。
設(shè)計二圖3是第二種多重金屬層金屬插塞陣列設(shè)計的上視圖。在一具有電路的半導(dǎo)體基底上，形成兩平行的金屬線層32與34，兩金屬線的線寬均為50微米，而兩者間相鄰0.8微米。接著平坦覆蓋一介電層，作為隔離用，而在金屬線層32與34分別上選擇以對角線排列的兩方形區(qū)域3A與3B，而在該區(qū)域中以方形矩陣方式在介電層中形成等距排列的金屬插塞31。而在第二組設(shè)計中，其特點在于控制金屬插塞31彼此之間距離h，分別為0.4、0.7、0.9、1.2、1.5、1.8、2.0與3.0微米，八種距離進(jìn)行試驗。并可以此設(shè)計依序往上堆疊形成不同層數(shù)的多重金屬層內(nèi)連線結(jié)構(gòu)。
設(shè)計三圖4是第三種多重金屬層金屬插塞陣列設(shè)計的上視圖。在一具有電路的半導(dǎo)體基底上，形成兩平行的金屬線層42與44，兩金屬線的線寬均為50微米，而兩者間相鄰0.8微米。接著平坦覆蓋一介電層，作為隔離用。而在金屬線層42與44分別上選擇以對角線排列的兩方形區(qū)域4A與4B，而在該區(qū)域中以方形矩陣方式在介電層中形成等距排列的金屬插塞21。而在第三組設(shè)計中，其特點在于金屬插塞41并不完全塞滿4A與4B區(qū)域，而是由兩金屬線層相鄰的一端啟算，在長為Z寬為Y的區(qū)域中，以間隔0.4微米的距離以矩陣方式設(shè)置金屬插塞41群，其中可按(Z，Y)(微米/微米)＝(30/40)、(30/50)、(20/50)、(10/50)、(40/40)、(30/30)、(20/20)與(10/10)等采取八組區(qū)域設(shè)置金屬插塞41。接著以此方式依序堆疊形成多重金屬層內(nèi)連線結(jié)構(gòu)。
設(shè)計四圖5是第四種多重金屬層金屬插塞陣列設(shè)計的上視圖。在一具有電路的半導(dǎo)體基底上，形成兩平行的金屬線層52與54，兩金屬線的線寬均為100微米，而兩者間相鄰距離d。接著平坦覆蓋一介電層，作為隔離用。而在金屬線層52與54分別上選擇以對角線排列的兩方形區(qū)域5A與5B，而在該區(qū)域中以方形矩陣方式在介電層中形成等距排列的金屬插塞51。而在第四組設(shè)計中，其特點在于兩金屬線層間的距離d設(shè)計為0.8、1.0、1.2、2、3、4、5、6、8、10與15微米等多種距離，以了解拉寬兩金屬線層問的距離，對于金屬層間介電層的影響。
接著參見表1，說明己采用上述四種設(shè)計的九種不同金屬層數(shù)與IMD層材料的結(jié)構(gòu)。
表1

#半大氣壓化學(xué)氣相沉積％高密度電漿化學(xué)氣相沉積*四乙氧基硅(plasma enhanced tetraethyl orthosilicate)分別將第一表中的上述九種結(jié)構(gòu)，以四種設(shè)計進(jìn)行制造，并實際檢驗其完成成品的金屬層問介電層是否有裂縫產(chǎn)生，而各種組合的成品結(jié)果分析參見表2。
表2

*所有形式完全無裂縫**所有形式均有裂痕***該形式以上無裂痕由設(shè)計一的結(jié)果可以看出，層數(shù)少的結(jié)構(gòu)(III、IV、VIII、IX)可以通過在相鄰的兩區(qū)域2A與2B間的設(shè)置無插塞的緩沖空間23與25，而避免裂縫的產(chǎn)生。然而在多層結(jié)構(gòu)中，即使采用HDPCVD+PETEOS所形成的介電層，在6層金屬結(jié)構(gòu)中，仍須保留x值大于35微米的回避區(qū)域，才能避免金屬層間介電層的裂縫，顯示增加回避區(qū)域的范圍，對于不同IMD材料的改善仍有局限之處。
而在設(shè)計二中，主要拉寬金屬插塞彼此之間的距離，由第二表中的結(jié)果可以看出，當(dāng)采用HDPCVD+PETEOS所形成的介電層時，則只要金屬插塞間保持大于0.7微米的距離，則可完全避免金屬裂縫的產(chǎn)生。然而在SACVD+PETEOS所形成的介電層中，僅拉寬金屬插塞間的距離，仍無法改善多層金屬層結(jié)構(gòu)，如結(jié)構(gòu)V與VI，的介電質(zhì)裂縫。
在設(shè)計三中，主要改變兩金屬線層上的金屬插塞群的分布位置，可以明顯看出，在六層結(jié)構(gòu)I中，當(dāng)采用HDPCVD+PETEOS所形成的介電層時，金屬線層的金屬插塞分布區(qū)域小于10×10微米，而在五層金屬層的結(jié)構(gòu)中，必須小于20×20微米時，才能避免金屬層間介電層裂縫的產(chǎn)生。而采用SACVD+PETEOS時，則多層結(jié)構(gòu)V與VI均無法避免裂縫產(chǎn)生。而由設(shè)計三中可以看出，除了在低層數(shù)的多重金屬層結(jié)構(gòu)中，設(shè)計三中采用的區(qū)域大小改變的設(shè)計，對于金屬層間介電層承受的應(yīng)力要求最高，即使采用HDPCVD+PETEOS所形成的介電層，仍然必須將金屬線層內(nèi)的金屬插塞群縮小在20×20微米，甚至10×10微米之內(nèi)，必須局限在相當(dāng)小的面積中，才能避免裂縫的產(chǎn)生。
而在設(shè)計四中，顯示除了低層數(shù)的結(jié)構(gòu)不受影響外，其他無論是HDPCVD+PETEOS或SACVD+PETEOS時，只要將兩金屬線層間的距離拉大至3微米以上，則金屬層間介電層均可以有效地避免裂縫的產(chǎn)生。
因此，根據(jù)上述實驗結(jié)果，發(fā)明人等根據(jù)設(shè)計三的精神，提供一種測試金屬層間介電層強度的方法，并參見圖6a與圖6b加以說明方法流程。
圖6a與6b所示為根據(jù)本發(fā)明一實施例中的一種測試金屬層間介電層強度的方法，在一半導(dǎo)體基底60上形成線寬50微米的第一與第二金屬線層62A與62B，其中兩金屬線層大體互相平行上。接著，在第一與第二金屬線層62A與62B上上分別定義第一區(qū)域6A與第二區(qū)域6B，其中第一與第二區(qū)域6A與6B為方形，而其邊長即等于金屬線的線寬50微米，而第一區(qū)域與該第二區(qū)域6A與6B以對角線方式排列。
仍參見圖6a，接著在金屬線層62A與62B與基質(zhì)60上沉積一介電材料，以形成平坦的介電層60A。而在第一與第二區(qū)域6A與6B上的介電層上分別形成n×m個第一與第二插塞61，分別與第一與第二金屬線層62A與62B形成電性連接，m與n為自然數(shù)且可為相同或不同，如形成9×9＝81個金屬插塞。而第一與第二插塞分別以等距離方式，由第一與第二區(qū)域6A與6B對角的頂點排列為n×m的矩陣。
在本發(fā)明一較佳實施例中，可參見圖6b，在第一與第二區(qū)域6A與6B中選擇I、II與III等三組面積，其中I為10×10微米、II為20×0微米，而III則為50×50微米，與第一與第二區(qū)域的全面積相同。選擇I、II、III三組面積之一，借以在介電層60A中，形成金屬插塞群61。
接著，在介電層60A上，形成第三金屬線層64A與第四金屬線層64B，其中該第三與第四金屬線64A與64B分別正對于該第一與第二金屬線，以在該第一與第二區(qū)域的介電層中，分別形成[金屬層64A+金屬插塞61]與[金屬層64B+金屬插塞61]所組成的兩組金屬雙鑲嵌結(jié)構(gòu)。
上述第一、第二、第三與第四金屬線層可采用鋁金屬層或銅金屬層。而上述金屬插塞可采用銅金屬、鋁金屬或鎢金屬。而介電層可采用低介電值的含甲基的硅氧化物，但本發(fā)明并非以此為限。
上述金屬雙鑲嵌結(jié)構(gòu)可依需要建構(gòu)多層，以形成多重金屬層內(nèi)連線結(jié)構(gòu)，如圖6a中者為三層金屬層結(jié)構(gòu)。當(dāng)該結(jié)構(gòu)完成后，可通過光學(xué)顯微鏡或電子顯微鏡檢查兩組金屬雙鑲嵌結(jié)構(gòu)中，金屬層間介電層是否有裂縫產(chǎn)生。當(dāng)有裂縫產(chǎn)生時，表示該介電層強度低于標(biāo)準(zhǔn)，不符需要。
由于上述本發(fā)明的測試金屬層間介電層強度的方法，可以在第一與第二區(qū)域中，選擇不同對角線面積，以建構(gòu)不同分布的金屬插塞群的多重金屬層內(nèi)連線結(jié)構(gòu)。并比較在相同金屬線寬與相同金屬插塞面積下，金屬層間介電層所受到的應(yīng)力影響。由于對角線結(jié)構(gòu)對金屬層間介電層的應(yīng)力作用最明顯，因此通過上述本發(fā)明的方法，可以快速得到關(guān)于介電層在金屬層間的強度數(shù)據(jù)。
而為了避免金屬層間介電層的裂縫，本發(fā)明更提出一種多重金屬層內(nèi)連線結(jié)構(gòu)，并以圖7加以說明。圖7所示為根據(jù)本發(fā)明一實施例中的一種多重金屬層內(nèi)連線結(jié)構(gòu)，在一具有電路的半導(dǎo)體基底70上，沉積一介電層70A，而第一金屬線層72A與第二金屬線層72B，分別位于基底70上，鑲嵌于該介電層70A中，其中第一金屬線層以一距離d，平行于該第二金屬線層。而多第一金屬插塞71A，設(shè)置于介電層70A中與該第一金屬線層72A連接，與該半導(dǎo)體基底中的電路構(gòu)成電性連接。而多第二插塞71B，設(shè)置于該介電層70中與第二金屬線層72B連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接。而第三金屬線層74A與第四金屬線層74B，則位于該第一與第二金屬線層上方，與第一與第二插塞71A與71B間形成金屬雙鑲嵌結(jié)構(gòu)。其中，該第三金屬線層74A相鄰于該第四金屬線層的一邊74B，大于下方第一與第二金屬線層間1/2d的位置，而第四金屬線層74B仍保持距離d，平行于第三金屬線層74A。
在一較佳實施例中，上述交錯式金屬雙鑲嵌結(jié)構(gòu)可依需要建構(gòu)多層，以形成多重金屬層內(nèi)連線結(jié)構(gòu)。而上述第一第二、第三與第四金屬線層72A、72B、74A與74B，可采用鋁金屬層或銅金屬層。而上述金屬插塞71A與71B可采用銅金屬、鋁金屬或鎢金屬。而介電層可采用低介電值的含甲基的硅氧化物，但本發(fā)明并非以此為限。
而上述的多重內(nèi)連線結(jié)構(gòu)，第一與第二金屬插塞71A與71B，可以設(shè)置于第一與第二金屬線層的對角線的方形區(qū)域中，更可為矩陣式均勻排列。
根據(jù)本發(fā)明的金屬層間的交錯式設(shè)計，其優(yōu)點在于兩組金屬雙鑲嵌結(jié)構(gòu)中，不會出現(xiàn)連續(xù)的金屬層間介電層通道，如圖7所示，金屬層間介電層已被分割為片段，因此消除了多層金屬所產(chǎn)生的強大應(yīng)力，有效的避免的金屬層間介電層產(chǎn)生裂縫。
而根據(jù)前述四組設(shè)計的實驗結(jié)果，本發(fā)明中更提出另一種多重金屬層內(nèi)連線結(jié)構(gòu)，參見圖8加以說明。在圖8中，在一具有電路的半導(dǎo)體基底80上，沉積一介電層80A，而第一金屬線層82A與第二金屬線層82B，分別位于基底80上，鑲嵌于該介電層80A中，其中第一金屬線層保持大于或等于3微米的距離平行于該第二金屬線層。而多第一金屬插塞81A，設(shè)置于介電層80A中與該第一金屬線層82A連接，與該半導(dǎo)體基底中的電路構(gòu)成電性連接。而多第二插塞81B，設(shè)置于該介電層80中與第二金屬線層82B連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接。而第三金屬線層84A與第四金屬線層84B，則位于該第一與第二金屬線層正上方，與第一與第二插塞81A與81B間形成金屬雙鑲嵌結(jié)構(gòu)，且第三與第四金屬線層間的平行距離，與第一及第二金屬線層間距離相同。
在一較佳實施例中，上述交錯式金屬雙鑲嵌結(jié)構(gòu)可依需要建構(gòu)多層，以形成多重金屬層內(nèi)連線結(jié)構(gòu)。而上述第一、第二、第三與第四金屬線層82A、82B、84A與84B，可采用鋁金屬層或銅金屬層。而上述金屬插塞81A與81B可采用銅金屬、鋁金屬或鎢金屬。而介電層可采用低介電值的含甲基的硅氧化物，但本發(fā)明并非以此為限。
由于根據(jù)前述四組設(shè)計的實驗結(jié)果，發(fā)現(xiàn)只要兩組金屬雙鑲嵌結(jié)構(gòu)間的距離大于或等于3微米，即可有效的減低金屬層間介電層的應(yīng)力，并保持金屬層間介電層的完整，因此上述本發(fā)明所提出的多重金屬層內(nèi)連線結(jié)構(gòu)，可以有效的避免金屬層間介電層結(jié)構(gòu)受到兩金屬線層的破壞。
雖然本發(fā)明通過較佳實施例揭示如上，然其并非用以限定本發(fā)明，本行業(yè)內(nèi)的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可做出一定變化與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種測試金屬層間介電層強度的方法，適用于金屬雙鑲嵌結(jié)構(gòu)之間的層間介電層，其特征在于，該方法包含下列步驟在一半導(dǎo)體基底上形成相同線寬的一第一與一第二金屬線層，其中該第一金屬線層大體平行于該第二金屬線層；在該第一與第二金屬線層上分別定義一第一區(qū)域與一第二區(qū)域，其中該第一與第二區(qū)域大體為方形，而方形的邊長大體等于該金屬線的線寬，且該第一區(qū)域與該第二區(qū)域大體以對角線方式排列；沉積一介電層于該第一與第二金屬線層之上；在該第一區(qū)域與第二區(qū)域上的介電層上分別形成n×m個第一與第二插塞，分別與第一與第二金屬線層形成電性連接，m與n為自然數(shù)，其中所述的第一與第二插塞分別以等距離方式，由該第一與第二區(qū)域?qū)瞧?，在該第一與第二區(qū)域內(nèi)分別排列為n×m的矩陣；在該介電層上形成一第三金屬線與第四金屬線，其中該第三與第四金屬線分別正對于該第一與第二金屬線，以在該第一與第二區(qū)域分別形成金屬雙鑲嵌結(jié)構(gòu)；以及檢查該第一與第二區(qū)域間的介電層是否有裂縫，當(dāng)有裂縫產(chǎn)生時，表示該介電層強度低于標(biāo)準(zhǔn)。
2.如權(quán)利要求1所述的測試金屬層間介電層強度的方法，其特征在于，還包括在該第三與第四金屬線層上，再重復(fù)形成至少一金屬雙鑲嵌結(jié)構(gòu)。
3.如權(quán)利要求1所述的測試金屬層間介電層強度的方法，其特征在于所述的金屬雙鑲嵌結(jié)構(gòu)中的第一、第二、第三與第四金屬線層為鋁金屬層或銅金屬層之一。
4.如權(quán)利要求1所述的測試金屬層間介電層強度的方法，其特征在于所述的金屬雙鑲嵌結(jié)構(gòu)中的第一與第二插塞為銅金屬、鋁金屬或鎢金屬之一。
5.如權(quán)利要求1所述的測試金屬層間介電層強度的方法，其特征在于，還包含由該第一與第二區(qū)域中各劃出等面積的一既定矩形面積，在該既定矩形面積中，形成n×m個第一與第二金屬插塞，其中該矩形面積的一直角位于該第一與第二區(qū)域相鄰的該直角。
6.如權(quán)利要求5所述的測試金屬層間介電層強度的方法，其特征在于所述的既定矩形面積為20×20微米、10×10微米與5×5微米為三種矩形面積之一。
7.如權(quán)利要求1所述的測試金屬層間介電層強度的方法，其特征在于所述的檢查該第一與第二區(qū)域間的介電層是否有裂縫的方法是通過光學(xué)顯微鏡及/或電子顯微鏡觀察。
8.如權(quán)利要求1所述的測試金屬層間介電層強度的方法，其特征在于所述的介電層為低介電值的含甲基的硅氧化物。
9.一種多重金屬層內(nèi)連線結(jié)構(gòu)，設(shè)置于一具有電路的半導(dǎo)體基底上，其特征在于，該結(jié)構(gòu)包括至少一介電層，沉積于該半導(dǎo)體基底之上；一第一金屬線層與一第二金屬線層，分別鑲嵌于該介電層中，其中該第一金屬線層以一距離d，大體平行于該第二金屬線層；多個第一插塞，設(shè)置于該介電層中與該第一金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；多個第二插塞，設(shè)置于該介電層中與該第二金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；以及一第三金屬線層與一第四金屬線層，大體位于該第一與第二金屬線層上方，與所述的第一與第二插塞間形成金屬雙鑲嵌結(jié)構(gòu)，其中，該第三金屬線層相鄰于該第四金屬線層的一邊，大于下方該第一與第二金屬線層間1/2d的位置，而該第四金屬線層以該距離d，大體平行于該第三金屬線層。
10.如權(quán)利要求9所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于，還包括在該第三與第四金屬線層上，再重復(fù)形成至少一該金屬雙鑲嵌結(jié)構(gòu)。
11.如權(quán)利要求9所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的金屬雙鑲嵌結(jié)構(gòu)中的第一、第二、第三與第四金屬線層為鋁金屬層或銅金屬層之一。
12.如權(quán)利要求9所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的金屬雙鑲嵌結(jié)構(gòu)中的第一與第二插塞為銅金屬、鋁金屬或鎢金屬之一。
13.如權(quán)利要求9所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的第一與第二金屬線層上更分別包括一第一區(qū)域與一第二區(qū)域，其中該第一與第二區(qū)域大體為方形，而方形的邊長大體等于該金屬線的線寬，且該第一區(qū)域與該第二區(qū)域大體以對角線方式排列，所述的第一與第二插塞為分別排列于該第一與第二區(qū)域中。
14.如權(quán)利要求13所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的第一與第二插塞分別以等距離矩陣方式，布滿該第一與第二區(qū)域。
15.如權(quán)利要求9所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的距離d大于或等于3微米。
16.如權(quán)利要求9所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的介電層為低介電值的含甲基的硅氧化物。
17.一種多重金屬層內(nèi)連線結(jié)構(gòu)，設(shè)置于一具有電路的半導(dǎo)體基底上，其特征在于，該結(jié)構(gòu)包括至少一介電層，沉積于該半導(dǎo)體基底之上；一第一金屬線層與一第二金屬線層，分別鑲嵌于該介電層中，其中該第一金屬線層以大于或等于3微米的距離，大體平行于該第二金屬線層；多個第一插塞，設(shè)置于該介電層中與該第一金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；多個第二插塞，設(shè)置于該介電層中與該第二金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；以及一第三金屬線層與一第四金屬線層，大體位于該第一與第二金屬線層上方，與所述的第一與第二插塞間形成金屬雙鑲嵌結(jié)構(gòu)，其中，其中該第三金屬線層以大于或等于3微米的距離，大體平行于該第四金屬線層。
18.如權(quán)利要求17所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于，還包括在該第三與第四金屬線層上，再重復(fù)形成至少一該金屬雙鑲嵌結(jié)構(gòu)。
19.如權(quán)利要求17所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的金屬雙鑲嵌結(jié)構(gòu)中的第一、第二、第三與第四金屬線層為鋁金屬層或銅金屬層之一。
20.如權(quán)利要求17所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的金屬雙鑲嵌結(jié)構(gòu)中的第一與第二插塞為銅金屬、鋁金屬或鎢金屬之一。
21.如權(quán)利要求17所述的多重金屬層內(nèi)連線結(jié)構(gòu)，其特征在于所述的介電層為低介電值的含甲基的硅氧化物。
全文摘要
一種多重金屬層內(nèi)連線結(jié)構(gòu)，設(shè)置于一具有電路的半導(dǎo)體基底上，該結(jié)構(gòu)包括一介電層，沉積于該半導(dǎo)體基底之上；第一金屬線層與第二金屬線層，分別鑲嵌于介電層中，其中第一金屬線層以一距離d，大體平行于第二金屬線層；多個第一插塞，設(shè)置于介電層中，與該第一金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；多個第二插塞，設(shè)置于該介電層中與該第二金屬線層連接，與該半導(dǎo)體基底的電路構(gòu)成電性連接；第三金屬線層與第四金屬線層位于第一與第二金屬線層上方，與第一與第二插塞連接以形成金屬雙鑲嵌結(jié)構(gòu)，其中，第三金屬線層相鄰于該第四金屬線層的一邊，大于下方該第一與第二金屬線層間1/2d的位置，而第三與第四金屬線層間仍保持以距離d彼此平行。
文檔編號H01L21/02GK1445832SQ0210742
公開日2003年10月1日 申請日期2002年3月15日 優(yōu)先權(quán)日2002年3月15日
發(fā)明者陳欣愷, 劉原龍, 張文, 林志豐 申請人:臺灣積體電路制造股份有限公司