專(zhuān)利名稱(chēng)：在絕緣體上硅材料基板上制作上接觸插塞的方法
技術(shù)領(lǐng)域：
本發(fā)明與一種半導(dǎo)體制程中對(duì)絕緣體上矽材料基板(Silicon-On-Insulator；SOI)施以偏壓的方法有關(guān)，特別是一種制作上方接觸插塞于SOI基板的淺溝渠隔離結(jié)構(gòu)中，以避免傳統(tǒng)制程上由SOI基材底部加以偏壓及接地，而在封裝程序中產(chǎn)生缺點(diǎn)的方法。
盡管如此，在實(shí)際的SOI基板制作上，還是會(huì)遭遇到一些挑戰(zhàn)，例如在傳統(tǒng)的SOI技術(shù)中，為了避免半導(dǎo)體底材的電壓處在浮置(floating)狀態(tài)，于是會(huì)在半導(dǎo)體底材底部制作導(dǎo)電電極，以便由半導(dǎo)體底材施加偏壓(bias)或?qū)⑵浣拥?ground)。然而這個(gè)方式包含了一些缺點(diǎn)，譬如增加制程的復(fù)雜度，而且在導(dǎo)電電極完成后，還需要作更進(jìn)一步的偏壓或接地的確認(rèn)。
為了克服這些缺點(diǎn)，在美國(guó)專(zhuān)利案號(hào)第5,314,841的發(fā)明中，闡述了一種制作上方接觸插塞(frontside contact)，以取代傳統(tǒng)半導(dǎo)體制程上在半導(dǎo)體底材底部施加偏壓的方法。
請(qǐng)參照?qǐng)D1，首先提供一矽底材20，在此矽底材20上依序形成氧化層22以及矽層24，以形成SOI基板，接著在該元件上表面先后沉積二氧化矽層26與光阻層28。此二氧化矽層26可用來(lái)隔開(kāi)光阻層28以及SOI基板的矽層24，以避免制程中產(chǎn)生的污染物質(zhì)對(duì)矽層24造成污染(contamination)。之后，藉著微影制程，在光阻層28上定義出開(kāi)口圖案，再以此光阻層28為蝕刻罩幕，依序?qū)Χ趸鶎?6、矽層24與氧化層22進(jìn)行蝕刻程序以形成開(kāi)口42，并曝露出矽底材20的部分上表面，隨后移除位于矽層24上方的氧化矽層26以及光阻層28，如圖2所示。
請(qǐng)參照?qǐng)D3，之后進(jìn)行離子植入(ion implantation)程序，以便在開(kāi)口42所曝露出來(lái)的矽底材表面形成摻雜區(qū)域36。離子植入后，再形成矽化金屬薄膜38于開(kāi)口42所曝露出來(lái)的部分矽底材上表面。
隨后，利用低溫氧化物反應(yīng)(Low TePerature Oxide Reaction)，在此SOI基板上形成一層多晶矽玻璃層40，并填充于開(kāi)口42之中。蝕刻此多晶矽玻璃層40，以產(chǎn)生上方接觸孔(frontside contact hole)50，填充導(dǎo)電層44于上方接觸孔50中，形成上方接觸插塞。在半導(dǎo)體封裝過(guò)程(PackagingProcess)中，將此上方接觸插塞加以適當(dāng)?shù)钠珘夯蚪拥兀梢员苊釹OI基板底材處在浮置狀態(tài)。此外，由于此上方接觸插塞是制作在SOI基板的上方，可以避免傳統(tǒng)上在SOI基板底部制作導(dǎo)電電極，而在封裝過(guò)程中產(chǎn)生的缺點(diǎn)。
本發(fā)明的目的為提供一種在SOI基板中，形成上方接觸插塞于淺溝渠隔離結(jié)構(gòu)中的方法。
本發(fā)明的再一目的為提供一種上方接觸插塞，以對(duì)SOI基板進(jìn)行偏壓或接地。
本發(fā)明的又一目的為提供一種制作上方接觸插塞于SOI基板上的方法，并滿(mǎn)足在半導(dǎo)體制程中對(duì)高積集度的需求。
本發(fā)明揭露了一種在SOI基板上制作上方接觸插塞的方法。首先，提供一SOI基板，此元件由下而上包含矽底材、埋藏氧化層(burried oxide layer)以及矽層。蝕刻此矽層，形成淺溝渠開(kāi)口，并曝露出埋藏氧化層的部分上表面，之后填充氧化材料層于此淺溝渠開(kāi)口中，以形成淺溝渠隔離結(jié)構(gòu)，并定義出用來(lái)制作元件的主動(dòng)區(qū)域。
制作一閘極結(jié)構(gòu)于主動(dòng)區(qū)域中，其中此閘極結(jié)構(gòu)包含了堆疊在氧化薄膜上的多晶矽層，以及位于側(cè)璧的間隙壁。依序蝕刻淺溝渠隔離結(jié)構(gòu)與埋藏氧化層，在此SOI基板上形成上方接觸開(kāi)口，并曝露出矽底材的部分上表面。之后進(jìn)行離子植入程序，以便在上方接觸開(kāi)口所曝露出來(lái)的部分矽底材中形成摻雜區(qū)域，同時(shí)，亦在閘極結(jié)構(gòu)側(cè)邊的矽層表面形成源/汲極，其中，此閘極與源/汲極為一MOS元件。
在上方接觸開(kāi)口以及MOS元件的表面上形成一氮氧化矽薄膜，之后沉積層間介電層于氮氧化矽薄膜上，以填充于上方接觸開(kāi)口中，并充分覆蓋MOS元件。接著，對(duì)上方接觸開(kāi)口中的層間介電層進(jìn)行蝕刻程序，以形成上方接觸孔，而曝露出矽底材的部分上表面，隨后填充導(dǎo)電材料于上方接觸孔中，形成上方接觸插塞。
在本發(fā)明中，藉著在SOI基板上方制作接觸插塞來(lái)進(jìn)行偏壓或接地，不但可以避免背景技術(shù)中的缺點(diǎn)，且由于接觸插塞是制作于淺溝渠隔離結(jié)構(gòu)中，是以亦可滿(mǎn)足半導(dǎo)體制程中對(duì)高積集度的需求，更有甚者，由于上方接觸開(kāi)口與插塞開(kāi)口是在同一步驟中蝕刻出來(lái)的，因此可在不增加制程步驟的情形下制作完成。


圖1為SOI基板的截面圖，顯示SOI基板的基本結(jié)構(gòu)；圖2為SOI基板的截面圖，顯示根據(jù)先前的發(fā)明SOI基板經(jīng)過(guò)蝕刻程序的情況圖3為SOI基板的截面圖，顯示在先前的發(fā)明中制作上方接觸插塞的步驟；圖4為SOI基板的截面圖，顯示很據(jù)本發(fā)明所提供的方法，制作淺溝渠隔離結(jié)構(gòu)與閘極的步驟；圖5為SOI基板的一截面圖，顯示根據(jù)本發(fā)明所提供的方法，于淺溝渠隔離結(jié)構(gòu)中制作上方接觸開(kāi)口的步驟；圖6為SOI基板的，截面圖，顯示根據(jù)本發(fā)明所提供的方法，進(jìn)行離子植入的程序；圖7為SOI基板的截面圖，顯示根據(jù)本發(fā)明所提供的方法，在摻雜區(qū)域以及源/汲極表面形成矽化金屬層以及沉積氮氧化矽薄膜的步驟；圖8為SOI基板的截面圖，顯示根據(jù)本發(fā)明所提供的方法，形成層間介電層的步驟；圖9為SOI基板的截面圖，顯示根據(jù)本發(fā)明所提供的方法，形成上方接觸孔與插塞開(kāi)口的步驟；圖10為SOI基板的截面圖，顯示根據(jù)本發(fā)明所提供的方法，填充導(dǎo)電材料于上方接觸孔以及插塞開(kāi)口中的步驟。
圖號(hào)對(duì)照表20矽底材，22氧化層，24矽層，26二氧化矽層，28光阻層，42開(kāi)口，36摻雜區(qū)域，38矽化金屬薄膜，40多晶矽玻璃層，44導(dǎo)電層，50上方接觸孔，60矽底材，62埋藏氧化層，64矽層，66淺溝渠隔離結(jié)構(gòu)，68閘極結(jié)構(gòu)，70上方接觸開(kāi)口，72摻雜區(qū)域，74源/汲極，76矽化金屬層，78氮氧化矽薄膜，80層間介電層，84上方接觸孔，86插塞開(kāi)口，88導(dǎo)電材料。
接著對(duì)SOI基板上的矽層64進(jìn)行蝕刻程序，用以形成淺溝渠開(kāi)口，并曝露出SOI基板的埋藏氧化層62部分上表面。在較佳的實(shí)施例中，可使用電漿蝕刻術(shù)來(lái)定義淺溝渠開(kāi)口圖案。一般而言，可先在此SOI基板上方涂布一光阻層，并在此光阻層上定義出淺溝渠開(kāi)口圖案，再以此開(kāi)口圖案作為蝕刻罩慕，在矽層64中形成淺溝渠開(kāi)口(未顯示于圖中)。之后填充氧化材料于此開(kāi)口中，以形成淺溝渠隔離結(jié)構(gòu)66于SOI基板的矽層64中，并定義出用來(lái)制作元件的主動(dòng)區(qū)域。
接著，在主動(dòng)區(qū)域中形成閘極結(jié)構(gòu)68，此閘極結(jié)構(gòu)68包含了氧化矽薄膜、堆疊在氧化矽薄膜表面的多晶矽層以及位于側(cè)璧的間隙壁。在較佳實(shí)施例中，可藉著熱氧化法來(lái)形成上述的氧化矽薄膜。至于多晶矽層則可利用低壓化學(xué)氣相沉積法(LPCVD)來(lái)形成，其中藉著將矽甲烷(silane，SiH4)加熱解離以進(jìn)行沉積。積多晶矽層的溫度約在600至650℃，壓力約在0.3至0.6torr之間。另外，可使用諸如氮化矽的介電材料來(lái)定義所需的間隙壁。
接著，請(qǐng)參照?qǐng)D5，依序?qū)\溝渠隔離結(jié)構(gòu)66以及埋藏氧化層62進(jìn)行蝕刻程序，以形成上方接觸開(kāi)口70，且曝露出此SOI基板的部分矽底材60上表面。
請(qǐng)參照?qǐng)D6，隨后對(duì)上方接觸開(kāi)口70所曝露出來(lái)的部分矽底材表面進(jìn)行離子植入程序，以形成摻雜區(qū)域72，同時(shí)，亦在閘極結(jié)構(gòu)68側(cè)邊的矽層64表面，形成源/汲極74，其中閘極結(jié)構(gòu)68與源/汲極74構(gòu)成一MOS元件。接著請(qǐng)參照?qǐng)D7，形成矽化金屬層76在摻雜區(qū)域72、源/汲極74以及閘極結(jié)構(gòu)68的多晶矽層表面。隨后在上方接觸開(kāi)口70與MOS元件的上表面沉積一層氮氧化矽薄膜78。
如圖8所示，沉積層間介電層80于氮氧化矽薄膜78表面上，并填充于上方接觸開(kāi)口70中。在較佳的實(shí)施例中，此層間介電層80可由氧化矽或氮化矽形成。例如，可使用化學(xué)氣相沉積法(CVD)以四乙基矽酸鹽(TEOS)在溫度約600至800℃，壓力約0.1至10torr間來(lái)形成氧化矽。
請(qǐng)參照?qǐng)D9，蝕刻位于上方接觸開(kāi)口70中的部分層間介電層80，以形成上方接觸孔84于上方接觸開(kāi)口70中，且曝露出矽底材60的部分上表面。此外，亦同時(shí)對(duì)MOS元件中的閘極68以及源/汲極74上方的層間介電層80進(jìn)行蝕刻程序，以形成插塞開(kāi)口86，并曝露出閘極結(jié)構(gòu)68與源/汲極74。
隨后填充導(dǎo)電材料88于上方接觸孔84與插塞開(kāi)口86中，如圖10所示，一般而言，在填充導(dǎo)電材料88之前，會(huì)先在此上方接觸孔84與插塞開(kāi)口86表面形成阻障層，以防止后續(xù)制作的導(dǎo)電材料與矽材料間發(fā)生擴(kuò)散現(xiàn)象，而產(chǎn)生尖峰效應(yīng)(spiking effect)。在較佳實(shí)施例中，形成阻障層的溫度為250至400℃，以便有效的降低阻障層其結(jié)構(gòu)應(yīng)力。至于其材質(zhì)則可選擇鈦(Ti)、氮化鈦(TM)或其任意組合。此外，所制作的阻障層其較佳的厚度約為100至500埃。其中，可使用氮化反應(yīng)(nitridation)制程來(lái)形成所需的氮化鈦層。首先進(jìn)行濺鍍程序，以沉積一鈦層于上方接觸孔84表面，再于N2；或NH3的環(huán)境中，經(jīng)由高溫處理而形成所需的氮化鈦層。
在阻障層形成后，接著再形成金屬晶種層(metalseeding layer)于阻障層的上表面。在較佳實(shí)施例中，此金屬晶種層的材料可選擇銅(Cu)、鉻(Cr)、釩(V)、鋰(Ta)、鉬(Mo)、鎢(Wu)或其任意組合。此金屬晶種層可使導(dǎo)電材料較容易形成。最后再填充導(dǎo)電材料于上方接觸孔84與插塞開(kāi)口86中，以分別形成上方接觸插塞以及導(dǎo)電插塞。其中，此上方接觸插塞的功能為在SOI基板上方進(jìn)行施加電壓或接地，以避免傳統(tǒng)由半導(dǎo)體底材底部執(zhí)行偏壓或接地，而在封裝過(guò)程中產(chǎn)生的缺點(diǎn)。而導(dǎo)電插塞則可以使MOS元件導(dǎo)電以執(zhí)行其功能。
本發(fā)明具有許多優(yōu)點(diǎn)。在傳統(tǒng)的SOI技術(shù)中，為了避免半導(dǎo)體底材處在浮置狀態(tài)，會(huì)在半導(dǎo)體底材底部制作導(dǎo)電電極，以對(duì)此半導(dǎo)體底材施加偏壓或?qū)⑵浣拥亍Ｈ欢@個(gè)方式往往會(huì)增加制程的復(fù)雜度，此外由于是在此半導(dǎo)體底部制作導(dǎo)電電極，使得半導(dǎo)體封裝過(guò)程中需額外考慮由半導(dǎo)體底部進(jìn)行偏壓的情形。相對(duì)的，在本發(fā)明中，藉著在SOI基板上方制作接觸插塞來(lái)進(jìn)行偏壓或接地，不但可以避免上述的缺點(diǎn)，且由于接觸插塞是制作于淺溝渠隔離結(jié)構(gòu)中，是以亦可滿(mǎn)足半導(dǎo)體制程中對(duì)高積集度的需求，更有甚者，由于上方接觸開(kāi)口84與插塞開(kāi)口86是在同一步驟中蝕刻出來(lái)的，因此可在不增加制程步驟的情形下制作完成。
本發(fā)明雖以一較佳實(shí)例闡明于上，然而并非用以限定本發(fā)明精神與發(fā)明實(shí)體，僅止于此一實(shí)施例爾。對(duì)熟悉此領(lǐng)域技藝者，在不脫離本發(fā)明的精神與范圍內(nèi)所做的修改，均應(yīng)包含在權(quán)利要求范圍內(nèi)。
圖4 圖權(quán)利要求
1.一種在絕緣體上硅材料基板上制作上接觸插塞的方法，該方法至少包含下列步驟提供一SOI基板，該SOI基板由下而上包含矽底材、埋藏氧化層以及矽層，在該埋藏氧化層上表面并具有淺溝渠隔離結(jié)構(gòu)，以便對(duì)該矽層進(jìn)行分隔而定義出用來(lái)制作元件的主動(dòng)區(qū)域；依序蝕刻該淺溝渠隔離結(jié)構(gòu)與該埋藏氧化層，以形成上方接觸開(kāi)口，并曝露出該矽底材的部分上表面；進(jìn)行離子植入程序，以便在該上方接觸開(kāi)口所曝露出來(lái)的部分該矽底材表面形成摻雜區(qū)域；形成層間介電層于該SOI基板上，并填充于該上方接觸開(kāi)口中；蝕刻該上方接觸開(kāi)口中的部分該層間介電層，以形成上方接觸孔，并曝露出該矽底材的部分上表面；且填充導(dǎo)電材料于該上方接觸孔中，以形成上方接觸插塞。
2.如權(quán)利要求1所述的方法，其特征在于上述的埋藏氧化層，其厚度約3000至5000埃，而該矽層的厚度約1000至2000埃。
3，如權(quán)利要求1所述的方法，其特征在于上述的層間介電層，其材料可選擇氧化矽、氮化矽或其任意組合。
4.如權(quán)利要求1所述的方法，其特征在于上述導(dǎo)電材料可選擇銅、鉻、釩、鉭、銅、鎢或其任意組合。
5.一種在絕緣體上硅材料基板上制作上接觸插塞的方法，該方法至少包含下列步驟提供一SOI基板，該SOI基板由下而上包含矽底材、埋藏氧化層以及矽層，在該SOI基板上形成淺溝渠隔離結(jié)構(gòu)，定義出用來(lái)制作元件的主動(dòng)區(qū)域；制作閘極結(jié)構(gòu)于該矽層表面的該主動(dòng)區(qū)域中；依序蝕刻該淺溝渠隔離結(jié)構(gòu)與該埋藏氧化層，以形成上方接觸開(kāi)口，曝露出該矽底材的部分上表面；進(jìn)行離子植入程序，以便在該矽底材的部份上表面形成摻雜區(qū)域，同時(shí)，亦在該閘極結(jié)構(gòu)側(cè)邊的該部分矽層表面形成源/汲極區(qū)域；形成層間介電層于該SOI基板上，以填充于該上方接觸開(kāi)口中，并充分覆蓋該MOS元件；蝕刻該上方接觸開(kāi)口中的部分該層間介電層，以形成上方接觸孔，并曝露出該摻雜區(qū)域；且填充導(dǎo)電材料于該上方接觸孔中，以形成上方接觸插塞。
6.如權(quán)利要求5所述的方法，其特征在于上述的埋藏氧化層，其厚度約3000至5000埃，該矽層的厚度約1000至2000埃。
7.如權(quán)利要求5所述的方法，其特征在于上述淺溝渠隔離結(jié)構(gòu)是由氧化材料構(gòu)成。
8.如權(quán)利要求5所述的方法，其特征在于上述層間介電層，其材料可選擇釩、鉭、鉬、鎢或其任意組合。
9.一種在絕緣體上硅材料基板上制作上接觸插塞的方法，該方法至少包括下列步驟提供一SOI基板，該SOI基板由下而上包含矽底材、埋藏氧化層以及矽層；蝕刻該矽層以形成淺溝渠開(kāi)口，并曝露出該埋藏氧化層的部分上表面；在該淺溝渠開(kāi)口中形成淺溝渠隔離結(jié)構(gòu)，并定義用來(lái)制作元件的主動(dòng)區(qū)域；制作閘極結(jié)構(gòu)于該矽層表面的該主動(dòng)區(qū)域中；依序蝕刻該淺溝渠隔離結(jié)構(gòu)與該埋藏氧化層，以形成上方接觸開(kāi)口，曝露出該矽底材的部分上表面；進(jìn)行離子植入程序，以便在曝露的該部分該矽底材表面形成摻雜區(qū)域，同時(shí)亦在該閘極結(jié)構(gòu)側(cè)邊的該矽層中形成源/汲極區(qū)域，以定義出MOS元件；形成氮氧化矽薄膜于該上方接觸開(kāi)口以及該MOS元件表面上形成層間介電層于該氮氧化矽薄膜表面上，以填充于該上方接觸開(kāi)口中，并充分覆蓋該MOS元件；蝕刻該上方接觸開(kāi)口中的該層間介電層，以形成上方接觸孔，同時(shí)亦在該MOS元件上方形成插塞開(kāi)口，分別曝露出該閘極結(jié)構(gòu)與該源/汲極區(qū)域；且填充導(dǎo)電材料于該上方接觸孔與該插塞開(kāi)口中。
10.如權(quán)利要求9所述的方法，其中上述埋藏氧化層，其厚度約3000至5000埃，該矽層的厚度約1000至2000埃。
全文摘要
一種在絕緣體上硅材料基板上制作上接觸插塞的方法，以改善傳統(tǒng)由半導(dǎo)體底部執(zhí)行偏壓或接地所造成封裝過(guò)程中產(chǎn)生缺點(diǎn)的方法。首先在SOI基板上形成淺溝渠隔離結(jié)構(gòu)，接著依序蝕刻此淺溝渠隔離結(jié)構(gòu)與絕緣體，以形成上方接觸開(kāi)口，曝露出SOI基板矽底材的部分上表面。隨后進(jìn)行離子植入程序，以便在上方接觸開(kāi)口所曝露的部分矽底材中形成摻雜區(qū)域。形成氮氧化矽薄膜于上方接觸開(kāi)口表面上，并沉積層間介電層于氮氧化矽薄膜表面上，以填充于上方接觸開(kāi)口中。接著對(duì)上方接觸開(kāi)口中的層間介電層進(jìn)行蝕刻程序，以形成上方接觸孔。最后填充導(dǎo)電材料于上方接觸孔中，形成上方接觸插塞。
文檔編號(hào)H01L21/44GK1450601SQ0210628
公開(kāi)日2003年10月22日 申請(qǐng)日期2002年4月8日 優(yōu)先權(quán)日2002年4月8日
發(fā)明者詹宜陵, 楊富量, 蘇哿?xí)? 蔡明桓 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司