技術(shù)編號：6912852
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明與一種半導體制程中對絕緣體上矽材料基板(Silicon-On-Insulator；SOI)施以偏壓的方法有關(guān)，特別是一種制作上方接觸插塞于SOI基板的淺溝渠隔離結(jié)構(gòu)中，以避免傳統(tǒng)制程上由SOI基材底部加以偏壓及接地，而在封裝程序中產(chǎn)生缺點的方法。盡管如此，在實際的SOI基板制作上，還是會遭遇到一些挑戰(zhàn)，例如在傳統(tǒng)的SOI技術(shù)中，為了避免半導體底材的電壓處在浮置(floating)狀態(tài)，于是會在半導體底材底部制作導電電極，以便由半導體底材施加偏壓(bi...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。