專利名稱：在銅鑲嵌制程中制作mim電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明與一種半導(dǎo)體工業(yè)中的銅鑲嵌制程有關(guān)，特別是一種在銅鑲嵌制程中，制作具有金屬層/介電層/金屬層(MIM)復(fù)合結(jié)構(gòu)的電容器的相關(guān)方法。
因此對(duì)動(dòng)態(tài)隨機(jī)存取記憶體(DRAM)中的記憶胞(memory cell)而言，所面臨的最大問題是如何在元件尺寸趨向于縮小且積集度持續(xù)提高的情形下，提升電容的儲(chǔ)存能力，并增加電容的可靠度。為了解決上述的問題，在電容器的制造上，朝著增加電容底部電極表面積的方向而努力，并由此陸續(xù)發(fā)展出溝渠式電容與堆疊式電容。此外，亦可借著使用高介電值薄膜作為電容器介電層，而形成具有金屬/絕緣層/金屬(MIM)結(jié)構(gòu)的電容器。如此，可借著其較佳的導(dǎo)電性與電荷儲(chǔ)存能力，而取代傳統(tǒng)具有金屬/絕緣層/矽層(MIS)結(jié)構(gòu)的電容器。
另外，在傳統(tǒng)的半導(dǎo)體制程中，鋁金屬材料由于具有極佳的導(dǎo)電性與便宜的造價(jià)，并且可任意的進(jìn)行沉積與蝕刻，因此成為業(yè)界廣泛利用的導(dǎo)線材料。然而，隨著半導(dǎo)體元件的積集度持續(xù)上升，使用金屬鋁來作為連線接觸結(jié)構(gòu)時(shí)，亦遭遇了極多的困難。例如，在高溫環(huán)境中，鋁原子容易與矽底材發(fā)生交互擴(kuò)散(inter-diffusion)，而產(chǎn)生“尖峰現(xiàn)象”，并導(dǎo)致鋁線接觸不良。此外，當(dāng)鋁線的尺寸隨著元件縮小時(shí)，由于“電致遷移”所導(dǎo)致的鋁原子移動(dòng)，很容易使所制作的鋁連線結(jié)構(gòu)發(fā)生短路。因此，在目前的半導(dǎo)體工業(yè)中，往往試著使用導(dǎo)電性較高且電阻率較低的銅金屬，來取代傳統(tǒng)大量使用的鋁金屬。特別是由于銅金屬具有較低的電致遷移率，是以廣泛的應(yīng)用于半導(dǎo)體的鑲嵌制程中。
值得注意的是，在銅鑲嵌制程中制作具有MIM結(jié)構(gòu)的電容器時(shí)，亦會(huì)遭遇過諸多的困難。請(qǐng)參照

圖1，該圖顯示了傳統(tǒng)制程中典型的MIM電容器。其中先形成絕緣層12一半導(dǎo)體底材10上，且借著運(yùn)用熟知的微影制程，可定義開口圖案于此絕緣層12中。然后，沉積銅層于此開口圖案中，以定義銅鑲嵌結(jié)構(gòu)14于半導(dǎo)體底材10上。隨后，沉積電容介電層16持絕緣層12與銅鑲嵌結(jié)模14上表面，且沉穩(wěn)絕緣層18于電容介電層16上表面。再重覆上述的微影步驟，以定義開口圖案于絕緣層18中，并進(jìn)行沉積程序而制作銅鑲嵌結(jié)模20于絕緣層18的開口中。如此一來，可制作出第一圖中，由銅鑲嵌結(jié)模20、電容介電層16與銅鑲嵌14所構(gòu)成的MIM電容結(jié)構(gòu)。
但要特別說明的，在傳統(tǒng)制程中，絕緣層12與18往往是使用諸如氧化矽的材料來構(gòu)成。因此，上述電容介電層16的材料，只能使用氮化矽或碳化矽，以便借著這些材料與氧化矽間的蝕刻選擇差異，避免電容介電層16在蝕刻絕緣層18的步驟中，受到不當(dāng)?shù)那治g。但要特別指出的，由于電容介電層16的材質(zhì)只能選擇氮化矽或碳化矽，是以使得介電常教(K值)受到了限制(約在5～7間)，而降低了MIM電容結(jié)構(gòu)的性能。另外，由于氮化矽或碳化矽，與氧化矽材料間僅具有約8∶1的蝕刻選擇比。是以，在定義開口圖案于絕緣層18間的步驟中，電容介電層16依舊曾受到相當(dāng)?shù)那治g，而使得位于鋼鑲嵌結(jié)構(gòu)20與14間的電容介電層厚度難以控制。
接著，請(qǐng)參照?qǐng)D2，此圖照示了傳統(tǒng)制程中制作MIM電容結(jié)構(gòu)的另一種方法。與上述類似的，先形成絕緣層32于半導(dǎo)體底材30上，且蝕刻絕緣層32以定義開口圖案于其中。然后，定義銅鑲嵌結(jié)構(gòu)34于絕緣層32的開口中。接著，沉積蝕刻停止層36于絕緣層32與銅鑲嵌結(jié)構(gòu)34上表面，且沉積絕緣層38于蝕刻停止層36上表面。再對(duì)絕緣層38進(jìn)行蝕刻程序，直至抵達(dá)蝕刻停止層36為止，以定義開口圖案于其中。隨后，可移除依于開口圖案中的部分蝕刻停止層36，以曝露出其下的銅鑲嵌結(jié)構(gòu)34。接著，重新沉積一電容介電層40于絕緣層38的表面、以及曝露的銅鑲嵌結(jié)構(gòu)34表面。并進(jìn)行金屬沉積程序，以形成銅層于電容介電層40上，且填充于絕緣層34的開口中。再借著進(jìn)行化學(xué)機(jī)械研磨程序(CMP)，而移除位于絕緣層38上方的部分銅層，并定義出圖中的銅鑲嵌結(jié)構(gòu)42。
但值得注意的是，為了有效的防止銅原子擴(kuò)散、侵入絕緣層18中，在選擇電容介電層加的材質(zhì)時(shí)，尚需考慮其阻擋銅原子擴(kuò)散的能力。為此，往往只能利用氮化矽或碳化矽材料，來構(gòu)成電容介電層40。但如此一來，亦使得其介電常數(shù)(K值)受到限制。此外，由于氮化矽或碳化矽材料，具有較堅(jiān)硬的材質(zhì)特性，因此不容易在化學(xué)機(jī)械研磨程序中移除。然而對(duì)傳統(tǒng)制程而言，在定義銅鑲嵌結(jié)構(gòu)42的CMP程序中，往往會(huì)順便將位于絕緣層38上方的電容介電層40移除，或是減少其厚度使符合所需。但如同上述，由于電容介電層40的材質(zhì)較硬，是以需要延長研磨程序的時(shí)間來將其移除。值得注意的是，過長的研磨時(shí)間容易造成銅鑲嵌結(jié)構(gòu)42的上表面，產(chǎn)生嚴(yán)重的碟盤效應(yīng)，而呈現(xiàn)下凹的形狀46。并且，在殘余的電容介電層40上，也會(huì)產(chǎn)生嚴(yán)重的刮傷表面46。為了解決上述的問題，在制作電容介電層40時(shí)，往往要使其厚度維持在300埃以下。但如此一來，又使得電容介電層40的厚度受到局限，而無法隨著制程的需要加以控制。
本發(fā)明的另一目的在提供一種可精確控制電容介電層厚度MIM電容制作方法。
本發(fā)明中揭露了一種在半導(dǎo)體底材上制作MIM電容器的方法。首先，形成第一介電層于半導(dǎo)體底材上，且蝕刻第一介電層以形成第一開口于第一介電層上。其中，第一開口用以曝露出半導(dǎo)體底材上表面。接著，形成第一阻障層于第一開口的側(cè)壁與所曝露的半導(dǎo)體底材上表面，且形成第一銅晶種層于第一阻障層的上表面。再進(jìn)行化學(xué)電鍍(ECP)反應(yīng)以形成第一銅層于第一銅晶種層上表面，且填充于第一開口中。隨后，對(duì)半導(dǎo)體底材進(jìn)行化學(xué)機(jī)械研磨程序，以移除位于第一介電層上表面的部分第一銅層、第一銅晶種層與第一阻障層，并定義第一銅鑲嵌結(jié)構(gòu)于第一開口中，以作為下層電極使用。接著，可形成電容介電層于第一介電層與第一銅鑲嵌結(jié)構(gòu)的上表面，且形成蝕刻停止層于電容介電層的上表面。其中，蝕刻停止層與電容介電層間具有的30∶1的蝕刻選擇比。然后，沉積第二介電層于蝕刻停止層上表面。其中，第二介電層與蝕刻停止層間具有約30∶1的蝕刻選擇比。接著，蝕刻第二介電層以形成第二開口于第二介電層上。其中，第二開口并曝露出部分蝕刻停止層上表面。然后，移除被第二開口所曝露的部分蝕刻停止層，以曝露出部分電容介電層上表面。并形成第二阻障層于第二開口的側(cè)壁與所曝露的電容介電層上表面。接著，形成第二銅晶種層于第二阻障層的上表面。并進(jìn)行化學(xué)電鍍(ECP)反應(yīng)以形成第二銅層于第二銅晶種層上表面，且填充于第二開口中。隨后，對(duì)半導(dǎo)體底材進(jìn)行化學(xué)機(jī)械研磨程序，以移除位于第二介電層上表面的部分第二銅層、第二銅晶種層與第二阻障層，并定義第二銅鑲嵌結(jié)構(gòu)于開口中，以作為上層電極使用。
具體實(shí)施例方式
本發(fā)明提供一個(gè)新方法，用來形成MIM電容器于半導(dǎo)體底材上。其中，在定義第一銅鑲嵌結(jié)構(gòu)于第一介電層中之后，可依序沉積阻障層、電容介電層、蝕刻停止層與第二介電層，于第一介電層與第一銅鑲嵌結(jié)構(gòu)的表面。其中，借著不同材料的選擇，可使蝕刻停止層，與電容介電層、第二介電層間，分別具有約30∶1的蝕刻選擇率。如此，在定義第二開口于第二介電層中時(shí)，將可借著上述的高蝕刻選擇率，防止電容介電層受到蝕刻劑的侵蝕，而達(dá)到精確控制電容介電層厚度的目的。有關(guān)本發(fā)明的詳細(xì)說明如下所述。
請(qǐng)參照?qǐng)D3，首先提供一具<100>晶向的單晶矽底材50。一般而言，其它種類的半導(dǎo)體材料，諸如砷化鎵(gallium arsenide)、鍺(germanium)或是位于絕緣層上的矽底材(silicon on insulator，SOI)皆可作為半導(dǎo)體底材使用。另外，由于半導(dǎo)體底材表面的特性對(duì)本發(fā)明而言，并不會(huì)造成特別的影響，是以其晶向亦可選擇<110>或<111>。
接著在半導(dǎo)體底材50上形成第一介電層52，以產(chǎn)生絕緣作用。此處要說明的是在形成第一介電層52之前，半導(dǎo)體底材50上已制作了集成電路所需的各式主動(dòng)元件、被動(dòng)元件、與周圍電路等等。換言之，在此半導(dǎo)體底材50表面上，已具有各式所需的功能層與材料層。在較佳實(shí)施例中，此第一介電層52可使用諸如氧化矽的無機(jī)(inorganic)材料來構(gòu)成。例如，可使用化學(xué)氣相沈積法(CVD)以四乙基矽酸鹽(TEOS)在溫度約300至400℃，壓力約0.1至10torr間，來沉積所需的氧化矽，或著也可以借著進(jìn)行PECVD程序且通入SiH4而形成所以的氧化矽。此外，摻雜氟原子的氟矽玻璃(USG)、或是未摻雜矽玻璃(USG)，亦可作為上述的第一介電層52使用。并且，當(dāng)制程需求時(shí)，亦可使用高介電常數(shù)(high K)的材料來制作第一介電層52。
然后，可借由傳統(tǒng)微影及蝕刻技術(shù)在第一介電層52上定義開口圖案，以曝露出半導(dǎo)體底材50的上表面。一般而言，可先在第一介電層52上，形成光阻以定義開口圖案，并借著進(jìn)行微影及蝕刻程序，而在第一介電層52上定義出開口圖案。在一較佳實(shí)施例中，可使用諸如反應(yīng)離子蝕刻術(shù)(RIE)的電漿轟擊術(shù)來定義所需的開口圖案。
接著，形成第一阻障層54于開口圖案側(cè)壁與所曝露的半導(dǎo)體底材50上表面，以防止后續(xù)制作的銅層與第一介電層52、半導(dǎo)體底材50間發(fā)生擴(kuò)散現(xiàn)象，而產(chǎn)生尖峰效應(yīng)(spiking effect)。在較佳實(shí)施例中，形成第一阻障層54的溫度約為250至400℃，以便有效的降低第一阻障層54其結(jié)構(gòu)應(yīng)力。至于其材質(zhì)則可選擇鉭(Ta)、氮化鉭(TaN)或任意組合。
然后，再形成第一銅晶種層(Cu seeding layer)56于第一阻障層54上表面。其中，在較佳實(shí)施例中，此第一銅品種層56可使用熟知技術(shù)，諸如物理氣相沉積法(Phycal vapor deposition；PVD)、濺鍍法等類似制程而加以形成，且具有約500至2500埃的厚度。接著，可將半導(dǎo)體底材50沉浸于硫酸銅溶液中，以進(jìn)行化學(xué)電鍍(Electrical ChemicalPlating；ECP)反應(yīng)，而形成第一銅層58于第一銅晶種層56上方，且填充于開口圖案中。一般而言，可借著將第一銅晶種層56電性連接至一電源的陰極，而使位于硫酸銅溶液中的銅離子，進(jìn)行還原并沉積于第一銅晶種層56的表面上。亦即可經(jīng)由進(jìn)行電鍍程序，而使銅原子沉積于第一銅晶種層56表面，并形成所需的第一銅層58。
然后，如圖4所示，可對(duì)半導(dǎo)體底材50進(jìn)行化學(xué)機(jī)械研磨程序(CMP)，以移除依于第一介電層52上表面的部分第一銅層58、第一銅晶種層間與第一阻障層54，并定義銅鑲嵌結(jié)構(gòu)60于開口圖案中。其中，此處定義的銅鑲嵌結(jié)構(gòu)60可作為后續(xù)形成MIM電容器的下層電極使用(lowerelectrode)。
隨后，依序形成第二阻障層62、電容介電層64、蝕刻停止層66與第二介電層68，于第一介電層52與銅鑲嵌結(jié)構(gòu)60的上表面。其中，覆蓋于銅鑲嵌結(jié)構(gòu)60與第一介電層52上方的第二阻障層62，主要是用來防止銅原子發(fā)生擴(kuò)散，因此可選擇氮化矽或碳化矽材料來構(gòu)成。并且，在較佳實(shí)施例中，可控制其厚度于200～400埃間。至于，形成于第二阻障層62表面的電容介電層64，則可選擇具有高介電值的無機(jī)材料來加以構(gòu)成。例如，可使用如Ta2O5、ZrO2、BST、PZT來形成。并且，在較佳實(shí)施例中，可控制此電容介電層64的厚度在500至1000埃之間。
此外，對(duì)形成于電容介電層64上的蝕刻停止層66而言，其材料則可選擇有機(jī)的高分子聚合物(polymer)，以便此蝕刻停止層66與電容介電層64間，會(huì)具有大約30∶1的蝕刻選擇比。如此一來，在移除蝕刻停止層66的蝕刻程序中，位于下方的電容介電層64，將不致于受到蝕刻劑的侵蝕。在較佳的實(shí)施例中，此蝕刻停止層66的材料，可選擇SiLK、Flare等等，且其厚度可控制在300至500埃間。另外也可使用諸如Polyimide、benzocyclo-butane、或Polyarylene ethers等有機(jī)高分子聚合物。
至于，形成于蝕刻停止層66上的第二介電層68，則與上述第一介電層52相同，可使用無機(jī)的氧化材料來構(gòu)成。如此一來，由于蝕刻停止層66的材質(zhì)為有機(jī)的高分子聚合物，因此在第二介電層68與蝕刻停止層66間，亦會(huì)具有約30∶1的蝕刻選擇率。隨后，形成光阻層70于第二介電層68的上表面，并使用微影制程，將光罩上的開口圖案轉(zhuǎn)移至光阻層70上。
接著，請(qǐng)參照?qǐng)D5，使用光阻層70作為蝕刻罩幕，對(duì)第二介電層68進(jìn)行蝕刻程序，直至抵達(dá)蝕刻停止層66為止，而定義開口圖案72于第二介電層68中。其中，由于第二介電層68與蝕刻停止層66間，具有約30∶1的高蝕刻選擇率。因此，在定義開口圖案72的程序中，蝕刻停止層66幾乎不會(huì)受到蝕刻劑的侵蝕。
在蝕刻第二介電層68而定義出開口圖案72后，可更換不同的蝕刻劑，以便對(duì)曝露出來的蝕刻停止層66進(jìn)行蝕刻，直至抵達(dá)電容介電層64的上表面為止。同樣的，由于蝕刻停止層66與電容介電層64間，亦具有約30∶1的高蝕刻選擇比，因此在蝕刻停止層66的蝕刻程序中，下方的電容介電層64將不致于受到蝕刻劑的侵蝕，而可維持原本沉積的厚度。另外，對(duì)原來位于第二介電層68上方的光阻層70而言，亦會(huì)在上述蝕刻第一介電層68與蝕刻停止層66的程序中，被加以移除。
接著，請(qǐng)參照?qǐng)D6，重覆上述制作第一銅層58的步驟，依序形成第三阻障層74于開口圖案72的表面上，且形成第二銅晶種層76于第三阻障層74上表面。再進(jìn)行化學(xué)電鍍(ECP)程序，而沉積第二銅層78于第一銅晶種層76表面上，且填充于開口圖案72之中。其中，第三阻障層74的材料，與上述相同，可選擇鉭(Ta)或氮化鉭(TaN)。
然后，如圖7所示，可對(duì)半導(dǎo)體底材50進(jìn)行化學(xué)機(jī)械研磨程序(CMP)，以移除依于第二介電層68上表面的部分第二銅層78、第二銅晶種層76與第三阻障層74，并定義銅鑲嵌結(jié)構(gòu)80于開口圖案72中，以作為電容器的上層電極(upper electrode)使用。如此一來，可定義出由銅鑲嵌結(jié)構(gòu)80、電容介電層64、與銅鑲嵌結(jié)構(gòu)60所構(gòu)成的MIM電容器。
使用本發(fā)明提供的方法，來制作MIM電容器，具有相當(dāng)多的好處。首先，因?yàn)橛蔁o機(jī)材料所構(gòu)成的第二介電層68、電容介電層64，與使用有機(jī)材料的蝕刻停止層66間，具有高達(dá)30∶1的蝕刻選擇比。是以，在蝕刻第二介電層68的程序中，蝕刻停止層66將可有效的保護(hù)其下的電容介電層64，避免受到蝕刻劑的侵蝕。并且，在移除部分蝕刻停止層66的蝕刻程序中，電容介電層64亦可因?yàn)槲g刻選擇比的差異，而避免在蝕刻程序中受到侵蝕。
如此一來，將可有效的控制電容介電層64的厚度，而使其提供整體制程所需的介電特性。更者，由于本發(fā)明中的電容介電層64并不需作為防止銅原子擴(kuò)散的阻障層使用。因此，其材質(zhì)可根據(jù)制程的需求，選擇高介電值的材料來沉積，而不會(huì)受限于氮化矽或碳化矽材料。是以，使用本發(fā)明的方法，除了電容介電層的厚度可隨需要加以調(diào)整外，其所用材料亦可根據(jù)制程需求而加以變換。更者，由于在本發(fā)明中，于第二介電層68的上方，并未有氮化矽或碳化矽膜層存在，因此在進(jìn)行研磨程序移除部分第二銅層78時(shí)，將可輕易的達(dá)成，進(jìn)而有效的防止銅鑲嵌結(jié)構(gòu)80上表面產(chǎn)生碟盤效應(yīng)。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請(qǐng)專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在所述的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種在銅鑲嵌制程中制作MIM電容器的方法，該方法至少包括下列步驟形成第一介電層于該半導(dǎo)體底材上；蝕刻該第一介電層以形成第一開口于該第一介電層上，其中該第一開口用以曝露出該半導(dǎo)體底材上表面；形成第一阻障層于該第一開口的側(cè)壁與所曝露的該半導(dǎo)體底材上表面；形成第一銅晶種層于該第一阻障層的上表面；進(jìn)行化學(xué)電鍍(ECP)反應(yīng)以形成第一銅層于該第一銅晶種層上表面，且填充于該第一開口中；對(duì)該半導(dǎo)體底材進(jìn)行化學(xué)機(jī)械研磨程序，以移除位于該第一介電層上表面的部分該第一銅層、該第一銅晶種層與該第一阻障層，并定義第一銅鑲嵌結(jié)構(gòu)于該第一開口中，以作為電容器下層電極使用；形成電容介電層于該第一介電層與該第一銅鑲嵌結(jié)構(gòu)的上表面；形成蝕刻停止層于該電容介電層的上表面，其中該蝕刻停止層與該電容介電層間具有約30∶1的蝕刻選擇比；沉積第二介電層于該蝕刻停止層上表面，其中該第二介電層與該蝕刻停止層間具有約30∶1的蝕刻選擇比；蝕刻該第二介電層以形成第二開口于該第二介電層上，其中該第二開口并曝露出部分該蝕刻停止層上表面；移除被該第二開口所曝露的部分該蝕刻停止層，以曝露出部分電容介電層上表面；形成第二阻障層于該第二開口的側(cè)壁與所曝露的該電容介電層上表面；形成第二銅晶種層于該第二阻障層的上表面；進(jìn)行化學(xué)電鍍反應(yīng)以形成第二銅層于該第二銅晶種層上表面，且填充于該第二開口中；且對(duì)該半導(dǎo)體底材進(jìn)行化學(xué)機(jī)械研磨程序，以移除位于該第二介電層上表面的部分該第二銅層、該第二銅晶種層與該第二阻障層，并定義第二銅鑲嵌結(jié)構(gòu)于該開口中，以作為電容器上層電極使用。
2.根據(jù)權(quán)利要求1項(xiàng)所述的方法，其特征在于上述第一阻障層與該第一阻障層的材料，可選擇鉭(Ta)、氮化鉭(TaN)或其任意組合。
3.根據(jù)權(quán)利要求1項(xiàng)所述的方法，其特征在于在形成上述電容介電層前，更包括形成第三阻障層于該第一介電層與該第一銅鑲嵌結(jié)構(gòu)上表面的步驟。
4.根據(jù)權(quán)利要求1項(xiàng)所述的方法，其特征在于上述的第三阻障層材料，可選擇氮化矽或碳化矽。
5.根據(jù)權(quán)利要求1項(xiàng)所述的方法，其特征在于上述電容介電層可選擇高介電值的無機(jī)(inorganic)材料來構(gòu)成。
6.根據(jù)權(quán)利要求1項(xiàng)所述的方法，其特征在于上述蝕刻停止層可選擇有機(jī)(inorganic)的高分子聚合物(polymer)來構(gòu)成。
7.一種在銅鑲嵌制程中制作MIM電容器的方法，該方法至少包括下列步驟形成第一介電層于該半導(dǎo)體底材上；定義第一開口于該第一介電層上，其中該第一開口用以曝露出該半導(dǎo)體底材上表面；定義第一銅鑲嵌結(jié)構(gòu)于該第一開口中，以作為電容器下層電極使用；形成電容介電層于該第一介電層與該第一銅鑲嵌結(jié)構(gòu)的上表面；形成蝕刻停止層于該電容介電層的上表面，其中該蝕刻停止層是使用有機(jī)(organic)的高分子聚合物構(gòu)成；沉積第二介電層于該蝕刻停止層上表面，其中該第二介電層是使用無機(jī)(inorganic)的氧化材料構(gòu)成；定義第二開口于該第二介電層中，且曝露出部分該蝕刻停止層上表面，其中該蝕刻停止層可保護(hù)該電容介電層，避免受到蝕刻劑的侵蝕；移除被該第二開口所曝露的部分該蝕刻停止層，以曝露出部分電容介電層上表面；進(jìn)行化學(xué)電鍍(ECP)反應(yīng)以形成第二銅層于該第二介電層上，且填充于該第二開口中；且對(duì)該半導(dǎo)體底材進(jìn)行化學(xué)機(jī)械研磨程序，以移除位于該第二介電層上表面的部分該第二銅層，并定義第二銅鑲嵌結(jié)構(gòu)于該開口中，以作為電容器上層電極使用。
8.根據(jù)權(quán)利要求7項(xiàng)所述的方法，其特征在于在形成上述電容介電層前，更包括形成阻障層于該第一介電層與該第一銅鑲嵌結(jié)構(gòu)上表面的步驟。
9.根據(jù)權(quán)利要求7項(xiàng)所述的方法，其特征在于上述電容介電層與該蝕刻停止層間，具有約30∶1的蝕刻選擇比值。
10.根據(jù)權(quán)利要求7項(xiàng)所述的方法，其特征在于上述蝕刻停止層與該第二介電層間，具有約30∶1的蝕刻選擇比值。
全文摘要
一種在銅鑲嵌制程中制作MIM電容器的方法；首先，形成第一介電層于半導(dǎo)體底材上，且定義第一開口于第一介電層上中；接著，定義第一銅鑲嵌結(jié)構(gòu)于第一開口中，以作為電容器下層電極使用；然后，形成電容介電層于第一介電層與第一銅鑲嵌結(jié)構(gòu)的上表面，并且形成蝕刻停止層于電容介電層的上表面；其中，蝕刻停止層與電容介電層間具有約30∶1的蝕刻選擇比值；接著，沉積第二介電層于蝕刻停止層表面；其中，第二介電層與蝕刻停止層間具有約30∶1的蝕刻選擇比值；隨后，蝕刻第二介電層以定義第二開口于其中；接著，移除曝露的部分蝕刻停止層，以曝露出電容介電層上表面；并定義第二銅鑲嵌結(jié)構(gòu)于開口中，以作為電容器上層電極使用。
文檔編號(hào)H01L21/82GK1449018SQ0210611
公開日2003年10月15日 申請(qǐng)日期2002年4月3日 優(yōu)先權(quán)日2002年4月3日
發(fā)明者章勛明, 梁孟松 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司