專利名稱：結合自我對準接觸制程以及自我對準硅化物制程的方法
技術領域：
本發(fā)明涉及一種半導體的制造方法，特別是涉及一種結合自我對準接觸制程與自我對準硅化物制程的方法。
對于嵌埋式(embeded)內存的制作而言，需要在同一芯片上制作邏輯電路以及內存，而為了同時達到較佳的電路表現以及較高的積集度，美國專利US5,998,252號提出一種結合金屬硅化物制程與SAC制程的方法，以應用于一般的邏輯制程。請參考圖2A至圖2F，其顯示現有嵌埋式內存的制作方法。如圖2A所示，一半導體基底10的表面區(qū)域包含有多個場氧化隔離區(qū)12，且被劃分成一邏輯區(qū)域5以及一內存區(qū)域7。在內存區(qū)域7的半導體基底10表面上，包含有多個閘極結構22以及多個源/汲極區(qū)24。每一閘極結構22是由一閘極絕緣層14、一多晶硅層16、一氧化硅層18以及一氮化硅蓋層20所構成，且包含有一氮化硅側壁子26覆蓋于閘極結構22的側壁上。在邏輯區(qū)域5的半導體基底10表面上，則包含有多個閘極結構28以及多個源/汲極區(qū)30。每一閘極結構28是由一閘極絕緣層14與一多晶硅層16所構成，且包含有一氮化硅側壁子26覆蓋于閘極結構28的側壁上。
如圖2B與圖2C所示，先于整個半導體基底10表面上形成一保護層32，再于內存區(qū)域7的半導體基底10表面覆蓋一光阻層34，以便將邏輯區(qū)域5的保護層32蝕刻去除，進而使閘極結構28與源/汲極區(qū)30表面曝露出來。接著，如圖2D與圖2E所示，將光阻層34去除之后，先于整個半導體基底10表面上濺鍍一由鈦或氮化鈦所構成的金屬層36，再利用快速熱退火(rapid thermal anneal，RTA)制程將金屬層36與接觸的硅反應，以于閘極結構28與源/汲極區(qū)30表面上形成一金屬硅化物38。其后將未反應之金屬層36去除之后，便完成邏輯電路區(qū)5的金屬硅化物制程。
接下來要對內存區(qū)7進行SAC制程，如圖2F所示，先于半導體基底10上形成一層間介電層37，再利用于蝕刻制程將閘極結構22之間層間介電層37與保護層32去除，以形成一曝露出源/汲極區(qū)24表面的接觸洞39。
然而，上述的方法僅將金屬硅化物制程應用于邏輯電路區(qū)5的閘極結構28與源/汲極區(qū)30表面上，并無法同時于內存區(qū)域7的多晶硅層16表面上形成金屬硅化物。
為了實現上述目的，本發(fā)明提出了一種結合自我對準接觸制程以及自我對準硅化物制程的方法，包括下列步驟首先提供一半導體基底，其表面定義成一內存區(qū)以及一周邊區(qū)，該內存區(qū)與該周邊區(qū)分別包含有多個摻雜的閘極以及源/汲極區(qū)；然后，在該半導體基底表面形成一氧化層以覆蓋住該閘極表面，再于該閘極側壁上形成一側壁子；隨后，依序在該半導體基底表面形成一阻擋層以及一緩沖層，以填滿內存區(qū)的二閘極間的空隙；接著，將該閘極頂部的阻擋層與緩沖層去除，以使該閘極頂部的氧化層曝露出來，并同時使該周邊區(qū)的半導體基底表面的氧化層曝露出來；其后，依序蝕刻去除該曝露的氧化層以及該閘極，直至一預定閘極高度；跟著，進行一自我對準金屬硅化物(salicide)制程，以便在該閘極表面以及該周邊區(qū)的源/汲極區(qū)表面上形成一金屬硅化物；然后，在該閘極表面的金屬硅化物上形成一閘極覆蓋層，再于該半導體基底表面上覆蓋至少一層間介電層；最后進行一自我對準接觸(seif-aligned contact)的蝕刻制程，將該內存區(qū)的兩閘極之間的層間介電層、緩沖層、阻擋層、氧化層以與門極絕緣層去除，使該內存區(qū)的兩閘極之間的源/汲極區(qū)表面曝露出來，以形成一接觸洞。
圖2A、2B、2C、2D、2E、2F顯示現有嵌埋式內存的制作方法。
圖3A、3B、3C、3D、3E、3F、3G、3H、3I、3J、3K顯示本發(fā)明的嵌埋式內存制作方法。
圖4A、4B、4C、4D、4E顯示本發(fā)明的改善方法。
具體實施例方式
在

圖1中，現有內存的閘極包括氮化硅蓋層1、多晶硅化金屬層2、摻雜多晶硅層3。在圖2A、2B、2C、2D、2E、2F中，在現有嵌埋式內存中包括接觸洞4、邏輯區(qū)域5、內存區(qū)域7、半導體基底10、場氧化隔離區(qū)12、極絕緣層14、多晶硅層16、氧化硅層18、氮化硅蓋層20、閘極結構22、源/汲極區(qū)24、氮化硅側壁子26、閘極結構28、源/汲極區(qū)30、保護層32、光阻層34、金屬層36、金屬硅化物38、層間介電層37。
在圖3A至3K，以及在圖4A至圖4E中，本發(fā)明的嵌埋式內存包括內存區(qū)6、周邊區(qū)8、半導體基底40、閘極絕緣層42、閘極44、第一閘極441、第二閘極442、氧化層46、氧化層側壁子47、側壁子48、氮化硅側壁子49、源/汲極區(qū)50、阻擋層52、緩沖層54、金屬硅化物56、閘極覆蓋層58、第一層間介電層601、第二層間介電層602、第三層間介電層603、接觸洞62、第一導電層64、第二導電層66、第一介電層68、第二介電層70、第三介電層72。
在圖3B與圖3C所示，先于半導體基底40表面上覆蓋一由氮化硅所構成的阻擋層52，再于阻擋層52表面覆蓋一由氧化硅所構成的緩沖層54。隨后進行一回蝕刻制程，利用阻擋層52作為蝕刻停層，將部分的緩沖層54去除，以使閘極44頂部的阻擋層52表面曝露出來。然后，如圖3D圖所示，以氧化層46作為蝕刻停層，將位于閘極44頂部的阻擋層52去除，同時將周邊區(qū)8之源/汲極區(qū)50表面的阻擋層52去除。
接下來，如圖3E所示，先將半導體基底40表面的曝露的氧化層46蝕刻去除，再將閘極44蝕刻去除至一預定高度(至少低于側壁子48的高度)，然后進行金屬硅化物制程，以分別于閘極44的表面以及周邊區(qū)8的源/汲極區(qū)50表面上形成一金屬硅化物56。金屬硅化物制程先于半導體基底40表面形成一由鈦或鎢所構成的金屬層(未顯示)，再進行熱處理以使金屬層與硅反應形成TiSix或WSix之金屬硅化物56，最后將未反應的金屬層去除。如此一來，閘極44與金屬硅化物56組合成為一多晶硅化物金屬(polycide)層。而為了避免后續(xù)的接觸洞蝕刻制程破壞多晶硅化物金屬層的輪廓，需利用沉積、回蝕刻制程在多晶硅化物金屬層上覆蓋一由氮化硅所構成的閘極覆蓋層58，如圖3F所示。
接下來，要在內存區(qū)6進行SAC制程，以于兩閘極結構之間制作接觸插塞。如圖3G與3H所示，先依序于半導體基底40上形成一第一層間介電層601、一第二層間介電層602、一第三層間介電層603，并利用化學機械研磨(chemical mechanical polish，CMP)制程將其表面平坦化。跟著，如圖3I所示，利用一道光阻(未顯示)定義出一接觸洞62的位置，并對接觸洞62的位置進行一干蝕刻制程，利用阻擋層52作為蝕刻停層將兩閘極44之間的緩沖層54去除。隨后再將兩閘極44之間的大部分阻擋層52去除，直至曝露出氧化層46，如圖3J所示。其后將接觸洞62底部的氧化層46與閘極絕緣層42完全去除，以使內存區(qū)6的源/汲極區(qū)50表面曝露出來，便完成接觸洞62的制作。最后，如圖3K所示，于接觸洞62內填入一第一導電層64作為一接觸插塞，再于導電層64表面形成一第二導電層66作為一位線(bit line)。
依據上述可知，本發(fā)明方法結合金屬硅化物制程與SAC制程，可同時在內存區(qū)6與周邊區(qū)8的閘極44表面以及周邊區(qū)8的源/汲極區(qū)50表面上形成金屬硅化物56，因此能同時達到較佳的電路表現以及較高的積集度。
除此之外，本發(fā)明方法也可以借助改善部分步驟，以達到更佳的制程品質。第一種改善方式如圖4A所示，是將圖3A所示的閘極44制作成堆棧的閘極結構，借助控制閘極44的高度可以將閘極44分隔成一第一閘極441與一第二閘極442，并將一第一介電層68插設于其中。若是將第一介電層66設計成ONO結構，則成為一種FLASH內存之閘極結構，且第一閘極441可視為浮置閘極(floating gate)。由此可知，本發(fā)明方法亦可以應用于FLASH內存的制作上，其方法需要利用多道光罩，以進行浮置閘極之摻雜、定義ONO結構的圖案、制作第二閘極442以及源/汲極區(qū)50之摻雜等等。除此之外，將閘極結構的側壁子48設計成一氧化層側壁子47以及一氮化層側壁子49之組合型式，可以進一步改善漏電(leakage)問題，并防止源/汲極區(qū)50的凹陷(pitting)問題。
第二種改善方式是在開始蝕刻閘極44之前(如圖3D所示)，為了避免半導體基底40表面的氧化層46被去除掉，進而使有效區(qū)域(activeregion)表面曝露在蝕刻環(huán)境中，因此可以先于閘極44的頂部形成一覆蓋層。如圖4B所示，于第二閘極442之頂部覆蓋一第二介電層70，可以有效防止半導體基底40表面的氧化層46被去除掉，以避免有效區(qū)域表面曝露在蝕刻環(huán)境中。
第三種改善方法在對緩沖層54進行回蝕刻制程之后(如圖3C所示)，如同第二種改善方法所述，為了避免不足的蝕刻氧化層46而造成源/汲極的剝落現象，可以在周邊區(qū)8額外增加一道光罩，使得后續(xù)在蝕刻閘極44之后，周邊區(qū)8的閘極44’高度較內存區(qū)來得高，如圖4C所示。
第四種改善方法對閘極44與源/汲極區(qū)50所進行的離子布植制程，可于一開始完成(如第3A圖所示的情形)，也可以在進行到第3D圖所示的步驟后才進行離子布植制程。如此一來，如第4D圖所示，可以先對閘極44以及周邊區(qū)8的有效區(qū)域進行離子布植制程，以使閘極44形成摻雜的多晶硅，并于周邊區(qū)8之閘極44周圍形成源/汲極區(qū)50’，后續(xù)才依序進行氧化層46的去除、閘極44的蝕刻以及金屬硅化物制程。
第五種改善方法為了避免閘極覆蓋層58的回蝕刻制程時(如圖3F所示)過度蝕刻金屬硅化物56，因此可以先在金屬硅化物56上形成一第三介電層72，再進行閘極覆蓋層58的沉積、回蝕刻制程，結果如圖4E所示。
上述內容僅為本發(fā)明的一較佳實施例，并非用于限定本發(fā)明的技術方案，本領域普遍技術人員還可根據本發(fā)明的精神和技術特點實施多個技術方案，在此不必一一贅述，因此本發(fā)明要求保護的范圍以權利要求書中確定的范圍為準。
權利要求
1.一種結合自我對準接觸制程以及自我對準硅化物制程的方法，包括下列步驟提供一半導體基底，其表面定義形成一內存區(qū)以及一周邊區(qū)，該內存區(qū)與該周邊區(qū)分別包含有多個摻雜的閘極以及源/汲極區(qū)；于該半導體基底表面形成一氧化層以覆蓋住該多個閘極表面，再于該多個閘極側壁上形成側壁子；于該半導體基底表面形成一阻擋層以及一緩沖層，以填滿內存區(qū)的二閘極間的空隙；將該閘極頂部的阻擋層與緩沖層去除，以使該閘極頂部的氧化層曝露出來，并使該周邊區(qū)的半導體基底表面的氧化層曝露出來；蝕刻去除該曝露的氧化層以及該閘極，直至一預定閘極高度；進行一自我對準金屬硅化物(salicide)制程，以于該閘極表面以及該周邊區(qū)之源/汲極區(qū)表面上形成一金屬硅化物；在該閘極表面的金屬硅化物上形成一閘極覆蓋層；在該半導體基底表面上覆蓋一層間介電層；以及進行一自我對準接觸(self-aligned contact)的蝕刻制程，將該內存區(qū)的兩閘極之間的源/汲極區(qū)表面曝露出來，以形成一接觸洞。
2.如權利要求1所述的方法，其特征在于該閘極為一堆棧式閘極結構，由一第一閘極、一介電層以及一第二閘極所堆棧而成。
3.如權利要求2所述的方法，其特征在于該第一閘極用來作為一浮置閘極。
4.如權利要求2所述的方法，其特征在于該介電層為一ONO介電結構。
5.如權利要求1所述的方法，其特征在于該側壁子為一氧化硅層、一氮化硅層或一包含有一氧化硅層與一氮化硅層的組合側壁子結構。
6.如權利要求1所述的方法，其特征在于將該閘極頂部的阻擋層與緩沖層去除的方法包含有利用該阻擋層作為蝕刻停止層，對該緩沖層進行一回蝕刻制程；以及利用該氧化層作為蝕刻停止層，將該閘極頂部之阻擋層去除，以使該閘極項部的氧化層曝露出來，并同時使該周邊區(qū)之半導體基底表面的氧化層曝露出來。
7.如權利要求1所述的方法，其特征在于蝕刻去除該曝露的氧化層以及該閘極之前，可先在該閘極頂部形成一介電層。
8.如權利要求1所述的方法，其特征在于蝕刻去除該曝露的氧化層以及該閘極的方法包含有在該周邊區(qū)形成一光阻層，以覆蓋住該周邊區(qū)的曝露氧化層；將該內存區(qū)的曝露氧化層與部份閘極蝕刻去除；將該周邊區(qū)的該光阻層剝除；以及將該內存區(qū)的閘極以及該周邊區(qū)的曝露氧化層與部份閘極蝕刻去除，直至使該內存區(qū)的閘極到達該預定閘極高度；其中該內存區(qū)的閘極高度小于該周邊區(qū)的閘極高度。
9.如權利要求1所述的方法，其特征在于在形成該閘極覆蓋層之前，可先于該金屬硅化物上形成一介電層。
10.如權利要求1所述的方法，其特征在于在進行該自我對準接觸的蝕刻制程之后，在該接觸洞內填滿一導電層，用來作為一接觸插塞。
11.一種結合自我對準接觸制程以及自我對準硅化物制程的方法，包括下列步驟提供一半導體基底，其表面定義成一內存區(qū)以及一周邊區(qū)，該內存區(qū)包含有多個閘極以及源/汲極區(qū)，該周邊區(qū)包含有一閘極；在該半導體基底表面形成一氧化層以覆蓋住該閘極表面，再于該閘極側壁上形成側壁子；在該半導體基底表面形成一阻擋層以及一緩沖層，以填滿內存區(qū)的二閘極間的空隙；將該閘極頂部的阻擋層與緩沖層去除，以使該閘極頂部的氧化層曝露出來，并使該周邊區(qū)的半導體基底表面的氧化層曝露出來；對該閘極以及該周邊區(qū)的有效區(qū)域進行一離子布植制程，以在該周邊區(qū)的閘極周圍形成一源/汲極區(qū)；蝕刻去除該曝露的氧化層以及該閘極直至一預定高度；進行一自我對準金屬硅化物(salicide)制程，以在該閘極表面以及該周邊區(qū)的半導體基底表面上形成一金屬硅化物；在該金屬硅化物表面上形成一閘極覆蓋層；在該半導體基底表面上覆蓋一層間介電層；以及進行一自我對準接觸(self-aligned contact)的蝕刻制程，將該內存區(qū)的兩閘極之間的源/汲極區(qū)表面曝露出來，以形成一接觸洞。
12.如權利要求11所述的方法，其特征在于該閘極為一堆棧式閘極結構，由一第一閘極、一介電層以及一第二閘極所堆棧而成。
13.如權利要求12所述的方法，其特征在于該第一閘極用來作為一浮置閘極。
14.如權利要求12所述的方法，其特征在于該介電層為一ONO介電結構。
15.如權利要求11所述的方法，其特征在于該側壁子為一氧化硅層、一氮化硅層或一包含有一氧化硅層與一氮化硅層的組合側壁子結構。
16.如權利要求11項所述的方法，其特征在于該將該閘極頂部的阻擋層與緩沖層去除的方法包含有利用該阻擋層作為蝕刻停止層，對該緩沖層進行一回蝕刻制程；以及利用該氧化層作為蝕刻停止層，將該閘極頂部的阻擋層去除，以使該閘極頂部的氧化層曝露出來，并同時使該周邊區(qū)的半導體基底表面的氧化層曝露出來。
17.如權利要求11所述的方法，其特征在于在蝕刻去除該曝露的氧化層以及該閘極之前，可先于該閘極頂部形成一介電層。
18.如權利要求11所述的方法，其特征在于蝕刻去除該曝露之氧化層以及該閘極的方法包含有在該周邊區(qū)形成一光阻層，以覆蓋住該周邊區(qū)的曝露氧化層；將該內存區(qū)的曝露氧化層與部份閘極蝕刻去除；將該周邊區(qū)的光阻層剝除；以及將該內存區(qū)的閘極以及該周邊區(qū)的曝露氧化層與部份閘極蝕刻去除，直至使該內存區(qū)的閘極到達該預定閘極高度；其中該內存區(qū)的閘極高度小于該周邊區(qū)的閘極高度。
19.如權利要求11所述的方法，其特征在于在形成該閘極覆蓋層該步驟之前，可先在該金屬硅化物上形成一介電層。
20.如權利要求11所述的方法，其特征在于在進行該自我對準接觸的蝕刻制程之后，在該接觸洞內填滿一導電層，用來作為一接觸插塞。
全文摘要
本發(fā)明公開了一種結合自我對準接觸制程以及自我對準硅化物制程的方法，包括下列步驟首先提供一半導體基底，其表面定義成一內存區(qū)以及一周邊區(qū)，該內存區(qū)與該周邊區(qū)分別包含有復數個摻雜之閘極以及源/汲極區(qū)；然后，蝕刻去除該閘極，直至一預定閘極高度；跟著，進行一自我對準金屬硅化物(salicide)制程，以于該閘極表面以及該周邊區(qū)之源/汲極區(qū)表面上形成一金屬硅化物；然后，于該閘極表面的金屬硅化物上形成一閘極覆蓋層，再于該半導體基底表面上覆蓋至少一層間介電層；最后進行一自我對準接觸(self－alignedcontact)之蝕刻制程，將該內存區(qū)之兩閘極之間的源/汲極區(qū)表面曝露出來，以形成一接觸洞。
文檔編號H01L21/822GK1440070SQ0210532
公開日2003年9月3日 申請日期2002年2月22日 優(yōu)先權日2002年2月22日
發(fā)明者黃水欽 申請人:華邦電子股份有限公司