專利名稱：具有雙柵極結(jié)構(gòu)的溝槽型雙擴散金屬氧化物半導體晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及MOSFET晶體管，主要涉及具有溝槽結(jié)構(gòu)的DMOS晶體管。
一個典型的離散DMOS電路包括兩個或多個單獨的并行制造的DMOS晶體管單元。該單獨的DMOS晶體管單元分享一個共同的漏接觸區(qū)(襯底)，同時它們的源極都被用金屬短接在一起，它們的柵極被用多晶硅短接在一起。這樣，即使離散的DMOS電路是由小的晶體管矩陣構(gòu)成的，它的作用就象一個大的晶體管一樣。對于一個離散DMOS電路，當晶體管矩陣被柵極打開時，它希望能夠最大化每個單元區(qū)域的導電性。當單獨的DMOS晶體管單元的形狀是典型的長方形時，它們通常有一個開口的或封閉的單元幾何結(jié)構(gòu)。
一個特殊類型的DMOS晶體管就是所謂的溝槽型DMOS晶體管，它的溝道是垂直形成的，且柵極在延伸在源極和漏極間的溝槽中形成。具有薄的氧化層并填充了多晶硅的溝槽，允許小的阻塞電流流過且提供特定的低值導通電阻。溝槽型DMOS晶體管的例子公開在美國專利5072266、5541425和5866931中。
一個例子是顯示在

圖1的橫切面圖中的現(xiàn)有技術(shù)的低電壓溝槽型DMOS晶體管。如圖1所示，溝槽型DMOS晶體管10包括重摻雜的襯底11，在其上面形成了一個比襯底11摻雜輕的外延層12。金屬層13在襯底11的底部形成，允許在襯底11上形成電觸點14。正如本領(lǐng)域技術(shù)人員所知道的，DMOS晶體管也包括源極區(qū)域16a、16b、16c和16d，以及體區(qū)15a、15b。外延區(qū)域12作為漏極。襯底11相對較多地摻雜了N型摻雜物，外延層12相對較少地摻雜了N型摻雜物，源極區(qū)域16a、16b、16c和16d相對較多地摻雜了N型摻雜物，體區(qū)15a、15b相對較多地摻雜了P型摻雜物。摻雜的多晶硅柵電極在溝槽中形成，并且通過在底座上和包含柵極18的溝槽側(cè)形成的柵電介質(zhì)層17與其他的區(qū)域電絕緣。該溝槽延伸進重摻雜襯底11以減少因為通過輕摻雜外延層12的載流子的移動而產(chǎn)生的電阻，但是這種結(jié)構(gòu)也限制了晶體管漏極和源極間的擊穿電壓。漏極14被連接在襯底11的背面，源極22被連接到源極區(qū)域16和體區(qū)15，柵極19連接到填充溝槽的多晶硅18。
在圖1中所示的DMOS晶體管中，在器件的導通電阻和它的漏源擊穿電壓間有一個折衷。當溝槽的深度增加時，因沿著溝槽側(cè)墻形成了一個累積層使導通電阻減小。然而，漏源擊穿電壓隨著溝槽深度的增加而下降。后一種趨向的發(fā)生是因為當襯底和溝槽底部的距離減小時，在施加的反向偏置電壓時，耗盡層沿著溝槽延伸不能擴展。其結(jié)果是，電場被集中在溝槽一角的底部，并且擊穿發(fā)生在這一點上。當通過增加溝槽內(nèi)襯的柵極氧化層的厚度時電場可被減小，這對器件的導通電阻有負面影響。
Y.Baba等在1992年的ISPSD &IC期刊(第300頁)公開了一種具有相對較低的導通電阻和較高的漏源擊穿電壓的溝槽型晶體管。有這種特性的晶體管是通過在溝槽的底部有一厚的柵極氧化層和沿著溝槽上部的側(cè)面有一較薄的柵極氧化層來提供雙柵極氧化結(jié)構(gòu)而實現(xiàn)的。這種排列在器件的導通電阻和它的漏源擊穿電壓間提供了一種更優(yōu)化的折衷方法。特別地，當溝槽足夠深以至器件的導通電阻十分低時，柵極氧化區(qū)域的厚度增加，它可更有效地減小溝槽底部的電場。然而，殘留的柵極氧化層有一個減小了的厚度以至對導通電阻的影響很小。
前述參考文獻給出了溝槽型DMOS晶體管的一個缺點是產(chǎn)生雙柵極氧化結(jié)構(gòu)是很困難的，特別是在當溝槽寬度變得很窄時高的晶體管單元密度情況下。圖1所示的器件的另外一個缺點是在高的開關(guān)速度下，由于柵極電荷，它的開關(guān)損耗會相當大并導致電容的增大。
相應地，希望提供制作簡單的具有雙柵極氧化結(jié)構(gòu)的溝槽型DMOS晶體管，特別是在當溝槽變得窄時高的溝槽單元密度情況下，具有降低的柵極電荷從而減小開關(guān)損耗。
按照本發(fā)明的一方面，該界面的深度位于體區(qū)的上下邊界之間。
按照本發(fā)明的另一方面，導電電極由多晶硅形成。作為選擇，導電電極可全部或部分由硅化物形成。
按照本發(fā)明的另一方面，絕緣層是氧化物層。
根據(jù)本發(fā)明的另一方面，提供了一種溝槽型DMOS晶體管，它包括在第一種導電類型的襯底上的形成的多個獨立的溝槽型DMOS晶體管單元。每一個單獨的溝槽型DMOS晶體管單元包括一個位于襯底上的具有第二種導電類型的體區(qū)。至少一個溝槽通過體區(qū)和襯底延伸。絕緣層鑲襯溝槽。該絕緣層包括在界面上互相接觸的第一和第二部分。絕緣層的第一部分的層面比第二部分厚。該界面位于體區(qū)下邊界之上的一個位置。導電電極在溝槽中形成以至它可以覆蓋絕緣層。第一種導電類型的源極區(qū)域在鄰接溝槽的體區(qū)中形成。
根據(jù)本發(fā)明的另一方面，至少一個單獨的溝槽型DMOS晶體管單元具有封閉的單元幾何結(jié)構(gòu)。作為選擇，至少一個單獨的溝槽型DMOS晶體管單元具有開口的單元幾何結(jié)構(gòu)。
圖2是另一個傳統(tǒng)的采用雙柵極結(jié)構(gòu)的DMOS晶體管的橫截面圖。
圖3是根據(jù)本發(fā)明構(gòu)造的DMOS晶體管的一個實施例的橫截面圖。
圖4是當在柵極和源極間施加的反向偏置電壓是10V和4.5V時，圖3中所示DMOS晶體管的導通電阻的一個模擬顯示。
詳細說明圖2是一個在前面引用的Y.Baba等文獻公開的具有雙氧化柵極結(jié)構(gòu)的傳統(tǒng)的DMOS晶體管。溝槽型DMOS晶體管110包括重摻雜的襯底111，在其上面形成了比襯底摻雜輕得到的外延層112。在襯底111的底部形成的金屬層113，允許在襯底111上形成電觸點114。DMOS晶體管也包括源極區(qū)域116a、116b、116c和116d，及體區(qū)115a和115b。外延區(qū)域112作為漏極。在圖2所示的例子中，襯底111相對較多地摻雜了N型摻雜物，外延層112相對較輕地摻雜了N型摻雜物，源極區(qū)域116a、116b、116c和116d相對較多地摻雜了N型摻雜物，體區(qū)115a和115b相對較多地摻雜了P型摻雜物。摻雜的多晶硅柵極在溝槽中形成，并且通過在底座上形成的柵電介質(zhì)層117和包含柵極118的溝槽側(cè)與其他的區(qū)域電絕緣。溝槽延伸進重摻雜的襯底111以減少由于通過輕摻雜外延層112的載流子的移動而產(chǎn)生的電阻，但是如前所述，這種結(jié)構(gòu)也限制了晶體管漏極和源極間的擊穿電壓。這個問題在圖2中通過規(guī)定厚氧化層125來增加溝槽底部的柵極氧化層的厚度和規(guī)定薄氧化層127來減少溝槽上部的柵極氧化層的厚度而緩解。如圖所示，在厚柵極氧化層125和薄柵極氧化層127間的界面位于外延層112中。這種結(jié)構(gòu)的結(jié)果是，溝槽底部的電場被減小，因此增加了漏源間的擊穿電壓，同時由于厚的柵極氧化層125沒有延伸穿過整個溝槽而使導通電阻保持較小。最后，該器件通過連接漏電極114到襯底111的背面，連接源電極122到源極區(qū)域116和體區(qū)115，以及連接柵電極119到填充溝槽的多晶硅118這種傳統(tǒng)的方法來完成。
圖2中所示的雙柵極結(jié)構(gòu)是使用如下處理步驟來制作的。首先，在源極區(qū)域116和體區(qū)115通過擴散已經(jīng)在外延層112中形成后，來蝕刻溝槽。第二步，厚的柵極氧化層125通過與溝槽相鄰的第一多晶硅層130的沉積由隨后的化學氣相沉積(CVD)來形成。然后厚的氧化層125被深蝕刻至低于體區(qū)的深度以確定界面129。最后，薄氧化層127通過第二多晶硅層131的沉積來隨后沉積形成。第一和第二多晶硅層130和131構(gòu)成柵電極118。
深蝕刻厚的柵氧化層125的步驟對窄和深的溝槽是一個問題。也就是，當溝槽有大的斜率時，蝕刻是困難的。這個問題是因為使用濕蝕刻產(chǎn)生的，并且在深的溝槽中連續(xù)清洗蝕刻劑是困難的。例如，對寬度小于0.5微米的溝槽，要形成圖2中所示的柵極結(jié)構(gòu)是不現(xiàn)實的。
本發(fā)明發(fā)現(xiàn)這個制造問題可通過修改圖2中所示的雙柵極結(jié)果來緩解，以至于使在厚和薄的柵極氧化層間的界面129位于體區(qū)115a和115b的底部區(qū)域之上的一個深度。圖3是本發(fā)明的一個實施例，在圖2和圖3中相同的元件使用相同的參考數(shù)字。更特別地，在圖3所示的本發(fā)明的實施例中，界面129位于體區(qū)115的上邊界135和體區(qū)115的底部邊界133之間的一個深度上。換句話說，在本發(fā)明的結(jié)構(gòu)中調(diào)整界面129的位置使得當形成薄氧化層127時，厚柵極氧化層125不需要深蝕刻到一個不實際的深度。與圖3中的結(jié)構(gòu)對比，圖2所示的現(xiàn)有技術(shù)的結(jié)構(gòu)將界面129放置在對應于外延層112的深度而不是對應體區(qū)115a和115b。
因厚氧化層125的一部分必須深蝕刻使得薄氧化層127的形成不會延伸至和溝槽一樣深，本發(fā)明比現(xiàn)有技術(shù)的結(jié)構(gòu)容易制造。相應地，當溝槽有大的斜率時而引起的與蝕刻厚氧化層有關(guān)的問題被減小，以至于在本發(fā)明中，在蝕刻問題出現(xiàn)前溝槽就能做得相對較窄。此外，發(fā)明者吃驚地發(fā)現(xiàn)本發(fā)明的結(jié)構(gòu)在導通電阻和漏源擊穿電壓間提供了一個更優(yōu)化的折衷方案。更重要的是，本發(fā)明的一個主要優(yōu)點是因為被厚氧化層125占據(jù)的整個柵極氧化層的哪部分相對于圖2所示的現(xiàn)有技術(shù)的結(jié)構(gòu)增加了，器件的柵極到漏極的電荷和它的電容減少了，并且對導通電阻沒有負面影響。如前所述，這有利地減少了器件的開關(guān)損耗。
圖3所示的發(fā)明的DMOS器件可使用任何一種傳統(tǒng)的處理技術(shù)制造。特別是雙柵極結(jié)構(gòu)可根據(jù)前面提到的關(guān)于圖2中結(jié)構(gòu)和在Y.Baba等文獻中公開的處理步驟來制造。在這個參考文獻中，當薄氧化層127形成時，厚氧化層125被深蝕刻直到它被消除，然后一個隨后的氧化層被沉積而形成薄氧化層127。當本發(fā)明使用這個技術(shù)，它也可使用另一種技術(shù)，厚氧化層127被深蝕刻剛剛夠形成薄氧化層125。用這種方法能避免第二氧化沉積步驟，而氧化層125和127都在一個單獨的沉積中形成。
圖4是模擬結(jié)果，說明當施加在和源極間的柵極偏置電壓為10V和4.5V時，本發(fā)明的結(jié)構(gòu)的導通電阻(歸一化到均勻的氧化層700埃厚)。在圖4中，橫坐標表示界面129在的溝槽中的位置，它是2微米深。也就是說，零深度對應于沒有薄氧化層的結(jié)構(gòu)，2微米的深度對應于沒有厚氧化層的結(jié)構(gòu)。圖4說明，界面位于體區(qū)115之下的深度是沒有任何益處的，因為在這個位置下對比界面位于體區(qū)115的上邊界135和下邊界133間時，導通電阻并沒有顯著減小。然而，假如界面位于體區(qū)的上邊界135之上時，在低的柵源擊穿電壓時導通電阻明顯地減小。
在本發(fā)明的一個可選實現(xiàn)例中，在薄氧化層127后沉積的柵電極的第二多晶硅層131，是由硅形成的而不是多晶硅。作為選擇，第一多晶硅層130或甚至兩個多晶硅層130和131都可由硅代替。優(yōu)選地采用硅是因為它相對于多晶硅減小了阻抗，因此它有利于減小開關(guān)損耗。這種配置增加了所得到的器件的開關(guān)速度。
雖然在這里各種不同的實現(xiàn)方法被特別地舉例說明和描述，可以理解由上述教導所包括的本發(fā)明的修改和變化將在附加的權(quán)利要求范圍中，而不會背離本發(fā)明的精神和保護范圍。例如，本發(fā)明的方法可用于形成一個溝槽型DMOS，但在其中各種半導體區(qū)域的導電性與這里所描述的相反。
權(quán)利要求
1.一種溝槽型DMOS晶體管單元，包括一個第一種導電類型的襯底；一個在襯底上的體區(qū)，所述體區(qū)具有第二種導電類型；至少一個通過體區(qū)和襯底延伸的溝槽；一個鑲襯溝槽的絕緣層，所述絕緣層包括在一個界面上相互接觸的第一和第二個部分，所述第一部分的層面厚度比第二部分厚，所述界面的深度位于體區(qū)下邊界之上；溝槽上的一個導電電極覆蓋在絕緣層上；以及第一種導電類型的源區(qū)在和溝槽相鄰的體區(qū)里。
2.如權(quán)利要求1所述的DMOS晶體管單元，進一步包括一個位于襯底表面和體區(qū)相對的漏電極。
3.如權(quán)利要求1所述的DMOS晶體管單元，其中所述的絕緣層是一個氧化層。
4.如權(quán)利要求1所述的DMOS晶體管單元，其中所述的導電電極包括多晶硅。
5.如權(quán)利要求1所述的DMOS晶體管單元，其中所述的界面位于體區(qū)的上下邊界之間的一個深度上。
6.如權(quán)利要求1所述的DMOS晶體管單元，其中所述的導電電極包括多晶硅和硅化物層。
7.一種溝槽型DMOS晶體管結(jié)構(gòu)，包括在第一種導電類型的襯底上的形成的多個單獨的溝槽型DMOS晶體管單元，所述的每一個單獨的溝槽型DMOS晶體管單元包括在襯底上的體區(qū)，所述體區(qū)具有第二種導電類型；至少一個通過體區(qū)和襯底延伸的溝槽；一個鑲襯溝槽的絕緣層，所述絕緣層包括在一個界面上相互接觸的第一和第二部分，所述第一部分的層面的厚度比第二部分厚，所述界面的深度在體區(qū)下邊界之上；溝槽上的導電電極覆蓋在絕緣層上；以及第一種導電類型的源區(qū)在與溝槽相鄰的體區(qū)里。
8.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，進一步包括位于襯底表面和體區(qū)相對的漏電極。
9.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，其中所述的絕緣層是氧化層。
10.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，其中所述的導電電極包括多晶硅。
11.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，其中所述的界面的深度位于體區(qū)的上下邊界之間。
12.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，其中所述的導電電極包括多晶硅和硅化物層。
13.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，其中所述的溝槽型DMOS晶體管單元的至少一個具有封閉的單元幾何形狀。
14.如權(quán)利要求7所述的DMOS晶體管結(jié)構(gòu)，其中所述的溝槽型DMOS晶體管單元的至少一個具有開口的單元幾何形狀。
15.一種形成溝槽型DMOS的方法，包括下列步驟提供包括第一種導電類型的襯底和第二種導電類型的體區(qū)的物品，所述物品具有通過所述體區(qū)和所述襯底延伸的溝槽；在溝槽上沉積一個絕緣層，所述絕緣層包括在界面上相互接觸的第一和第二部分，所述第一部分的層面比第二部分厚，所述的界面的深度在體區(qū)下邊界之上；在溝槽上形成一個導電電極；以及在體區(qū)里形成第一種導電類型的源區(qū)。
16.如權(quán)利要求15所述的方法，其中所述絕緣層的沉積使得界面的深度位于體區(qū)的上下邊界之間。
17.如權(quán)利要求15所述的方法，其中沉積絕緣層和形成導電電極的步驟包括以下步驟沉積第一絕緣層；沉積第一個導電電極層；蝕刻所述第一絕緣層的部分，以劃定所述絕緣層的第一和第二部分；以及在所述第一導電電極層上沉積第二導電電極層，所述第一和第二導電電極層形成所述導電電極。
全文摘要
提出了一種溝槽型DMOS晶體管單元，它是在第一種導電類型的襯底上形成的。具有第二種導電類型的體區(qū)位于襯底上。至少一個溝槽通過體區(qū)和襯底延伸。一個絕緣層鑲襯溝槽。該絕緣層包括在一個界面上相互接觸的第一和第二個部分。絕緣層的第一部分的層面的厚度比第二部分大。界面的深度位于體區(qū)下邊界之上。在溝槽里形成一個導電電極，使它覆蓋在絕緣層之上。在與溝槽相鄰的體區(qū)里形成第一種導電類型的源區(qū)。
文檔編號H01L29/66GK1428007SQ01806740
公開日2003年7月2日 申請日期2001年3月16日 優(yōu)先權(quán)日2000年3月17日
發(fā)明者石甫淵, 蘇根政, 崔炎曼 申請人:通用半導體公司