專(zhuān)利名稱(chēng)：制造nand閃存的單隧道柵極氧化工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路及制造該電路的方法，尤其涉及NAND閃存單元及其制造方法。
NAND閃存串通常采用“雙柵氧化(dual-gate oxidation)”工藝制造，其中選擇晶體管的柵極氧化物是最先熱增長(zhǎng)在硅基底上的。然后以光致抗蝕劑掩蔽選擇晶體管區(qū)域，且通常在緩沖氧化物蝕刻工藝中蝕刻核心區(qū)域內(nèi)的柵極氧化物，從而曝露硅基底。之后將光致抗蝕劑除去且再熱增長(zhǎng)此柵極氧化物，從而限定此二選擇柵極晶體管和16個(gè)浮柵存儲(chǔ)晶體管的最終柵極氧化物厚度。此方法所產(chǎn)生的選擇晶體管的柵極氧化物厚度為150?！?80而存儲(chǔ)晶體管的柵極氧化物厚度為85?！?05，如

圖1所示。圖1顯示選擇晶體管區(qū)域12和核心晶體管區(qū)域13。增長(zhǎng)在P阱11上的氧化物層14在選擇晶體管區(qū)域12比在核心晶體管區(qū)域13厚。選擇柵極氧化物較核心隧道氧化物厚是為了避免源極/漏極區(qū)域17和P阱11間的帶間隧穿電流。為了使選擇柵極的功能不受選擇柵極氧化物厚度影響，必須對(duì)源極/漏極區(qū)域17進(jìn)行摻雜。
為使選擇柵極氧化物較核心隧道氧化物更厚，須為NAND串的工藝增加幾個(gè)步驟。而額外的制造步驟會(huì)增加器件成本。再者，這些額外步驟會(huì)影響NAND串的可靠性。舉例而言，其掩模和蝕刻步驟可能會(huì)對(duì)NAND串的表面造成污染或?qū)⑷毕菀M(jìn)NAND串。這些污染和缺陷會(huì)降低核心隧道氧化物的品質(zhì)，并因此而導(dǎo)致存儲(chǔ)單元的不佳可靠性。同時(shí)，掩模步驟還增加了NAND串所需的空間，因?yàn)槿魏窝谀２襟E都有著固有的不精確性，除了選擇柵極區(qū)域外還需要有掩模公差區(qū)域。
此種用于制造NAND存儲(chǔ)器陣列的方法具有幾個(gè)優(yōu)點(diǎn)。第一，因免除掩模步驟、免除熱循環(huán)、及免除相關(guān)的清潔步驟而簡(jiǎn)化了器件的制造，故可降低成本并允許制造更緊湊的器件。同時(shí)，因免除掩模步驟，故可改善分隔晶體管串的核心場(chǎng)氧化物層的隔離性能，這降低了在核心存儲(chǔ)單元內(nèi)浮柵和控制柵極間的程序干擾(program disturb)并增加了其耦合比。再者，通過(guò)單隧道柵極氧化工藝而形成的NAND串可在低電壓下編程或刪除。除此之外，在單隧道柵極氧化工藝中使用的中度摻雜源極/漏極區(qū)域可降低帶間穿隧電流。
圖2～6顯示在本發(fā)明的實(shí)施例中，其N(xiāo)AND閃存的選擇柵極和存儲(chǔ)單元在各階段的簡(jiǎn)化剖面圖。
圖7～11顯示在本發(fā)明的實(shí)施例中，其N(xiāo)AND閃存的選擇柵極和存儲(chǔ)單元在各階段的部分簡(jiǎn)化俯視圖。
本發(fā)明實(shí)施方案圖2的簡(jiǎn)化剖面圖顯示在本發(fā)明工藝實(shí)施例早期的單一NAND串的選擇柵極區(qū)域12和核心存儲(chǔ)單元13。此NAND串亦包含有多個(gè)與所示核心存儲(chǔ)單元13串聯(lián)連接的其它核心存儲(chǔ)單元，及至少與該多個(gè)其它核心存儲(chǔ)單元的其中之一連接的額外的選擇柵極。除此之外，此NAND串連接至其它多個(gè)平行NAND串，從而形成NAND陣列。所示部分包含有在N阱21中形成的P阱22，該N阱21形成于基底20中。整個(gè)NAND陣列在P阱22之中形成。在P阱22上形成一氧化物層24。氧化物層24在區(qū)域12的部分為選擇柵極氧化物。氧化物層24在區(qū)域13內(nèi)的部分為存儲(chǔ)單元13的隧道氧化物。選擇柵極氧化物和隧道氧化物具有相同厚度。在一實(shí)施例中，氧化物層24的厚度為85?！?05。氧化物層24可通過(guò)濕氧氧化或干氧氧化而形成，或者通過(guò)緊接著氮化之后的濕氧或干氧氧化而形成。圖7顯示一部分NAND陣列的俯視圖。在基底20內(nèi)P阱上(圖中未示)形成氧化物層24。在形成氧化物層24之前先制成位于NAND串之間的核心氧化物層。
現(xiàn)參考圖3，在氧化物層24上形成第一層多晶硅30。第一多晶硅層30構(gòu)成存儲(chǔ)單元晶體管的浮柵。圖8顯示一部分NAND陣列的俯視圖。圖3的第一多晶硅層30通過(guò)掩蔽NAND串80之間的區(qū)域82而形成，其用以構(gòu)成存儲(chǔ)單元的浮柵。蝕刻第一多晶硅層30以便除去形成于核心場(chǎng)氧化物層上的多晶硅，然后執(zhí)行溝道截?cái)嘧⑷?channelstop implant)。在一實(shí)施例中，可通過(guò)化學(xué)氣相沉積而形成第一多晶硅層30。
現(xiàn)參考圖4，在第一多晶硅層30上形成隔離層40。隔離層40將核心存儲(chǔ)單元的浮柵與核心存儲(chǔ)單元的控制柵極隔離。在一實(shí)施例中，隔離層40為ONO層，其首先利用高溫化學(xué)氣相沉積氧化而沉積一氧化物層，然后沉積一氮化層，之后利用濕氧氧化而在氮化層上沉積第二氧化物層。在另一實(shí)施例中，隔離層40為氮化層。圖8顯示在NAND陣列上形成有隔離層90的一部分NAND陣列的俯視圖。
圖5顯示在隔離層40上形成第二多晶硅層50之后的選擇柵極和核心存儲(chǔ)單元。第二多晶硅層50構(gòu)成選擇晶體管和核心存儲(chǔ)晶體管的控制柵極。第二多晶硅層50亦構(gòu)成連接不同NAND串的選擇柵極的選擇線(xiàn)(select line)和連接不同NAND串的核心存儲(chǔ)單元的字線(xiàn)。圖10顯示在NAND陣列上形成第二多晶硅層100之后的一部分NAND陣列的俯視圖。
圖6顯示將圖5中氧化物層24、第一多晶硅層30、隔離層40、和第二多晶硅層50的區(qū)域60蝕刻除去，且將P阱22曝露后的結(jié)構(gòu)。然后注入選擇晶體管12和核心存儲(chǔ)單元13共用的中度摻雜源極/漏極區(qū)域。必須小心選擇中度摻雜源極/漏極區(qū)域的注入條件，以便縮小帶間穿隧電流，此電流可能惡化NAND閃存單元的編程操作且損壞選擇柵極的氧化物。在一實(shí)施例中，以砷將中度摻雜源極/漏極區(qū)域的濃度摻雜至1013至1014/cm2。NAND串所具有的中度摻雜源極/漏極區(qū)域數(shù)目等于核心存儲(chǔ)單元數(shù)目加1。舉例而言，如NAND串具有16個(gè)核心存儲(chǔ)單元和兩個(gè)選擇晶體管，則NAND串將具有17個(gè)共用的中度摻雜源極/漏極區(qū)域62。圖11顯示將NAND陣列的第二多晶硅層、隔離層、第一多晶硅層、和氧化物層蝕刻除去后的部分俯視圖。中度摻雜源極/漏極區(qū)域112表示已經(jīng)蝕刻除去的那些層。所剩下的第二多晶硅層構(gòu)成選擇晶體管和存儲(chǔ)單元的控制柵極。除此之外，剩余的第二多晶硅層亦構(gòu)成選擇線(xiàn)110和字線(xiàn)114。
在一實(shí)施例中，將選擇晶體管12的第一多晶硅層30A(圖6)和第二多晶硅層50A短接，形成單一控制柵極，用以取代在第一多晶硅層30內(nèi)形成的浮柵和在第二多晶硅層50內(nèi)形成的控制柵極。
用于制造NAND存儲(chǔ)器陣列的這種方法具有幾個(gè)優(yōu)點(diǎn)。單隧道柵極氧化物工藝可免除一主要掩模步驟、一熱循環(huán)以及相關(guān)的清除及蝕刻步驟。因此，利用單隧道柵極氧化工藝制造的NAND存儲(chǔ)單元比利用上述雙柵氧化工藝制造的NAND存儲(chǔ)單元更便宜。同時(shí)，免除掩模步驟可免除掩模步驟所需的公差空間，因此利用單隧道柵極氧化方法可制造更緊湊的NAND串。
免除掩模步驟和相關(guān)緩沖蝕刻氧化步驟還可增加NAND串間的隔離。如上所述，在陣列中的NAND串利用核心場(chǎng)氧化物層進(jìn)行隔離。當(dāng)將核心區(qū)域蝕刻回到硅晶層以便用雙柵工藝形成厚的選擇柵極氧化物時(shí)，還會(huì)將部分核心柵極氧化物除去。在NAND串間較薄的核心場(chǎng)氧化物導(dǎo)致隔離可靠性降低。隔離可靠性降低將會(huì)增加NAND串對(duì)程序干擾的敏感度。
對(duì)采用單隧道柵極氧化工藝而非采用雙柵工藝所制造的NAND串的選擇柵極而言，使其啟動(dòng)所需的臨界電壓更低，因?yàn)檩^薄的選擇柵極氧化物增加了選擇柵極晶體管的電流驅(qū)動(dòng)。除此之外，利用單隧道柵極氧化工藝形成的NAND存儲(chǔ)器陣列較利用雙柵工藝形成的NAND存儲(chǔ)器陣列更可靠且更持久，這可由內(nèi)部的耐久性周期測(cè)試、讀取干擾測(cè)試、和數(shù)據(jù)保持性測(cè)試實(shí)驗(yàn)證明。
再者，采用單隧道柵極氧化工藝形成的NAND存儲(chǔ)器陣列表明，其可改善浮柵和控制柵極之間的耦合率(coupling ratio)。該耦合率與分隔浮柵和控制柵極的介質(zhì)層上的電壓降有關(guān)。當(dāng)電壓施加在控制柵極上時(shí)，在分隔浮柵和控制柵極的介質(zhì)層上有第一電壓降而在隧道氧化物層上有第二電壓降。希望加大在隧道氧化物層上的電壓降而降低在分隔浮柵和控制柵極的介質(zhì)層上的電壓降，因?yàn)樵谒淼姥趸飳由系碾妷航禌Q定在編程或刪除期間通過(guò)隧道氧化物的隧穿電流量。隨著通過(guò)隧道氧化物層的隧穿電流量增加，編程或刪除存儲(chǔ)器器件所需時(shí)間會(huì)減少。在單隧道柵極氧化工藝中免除掩模步驟和相關(guān)的步驟，這會(huì)改變隔離NAND串的核心場(chǎng)氧化物的外形，同時(shí)對(duì)耦合率有較佳影響，其在一特定電壓下，會(huì)降低編程或刪除存儲(chǔ)器器件所需的時(shí)間。
雖本發(fā)明僅參考某些優(yōu)選實(shí)施例而說(shuō)明，但為本領(lǐng)域技術(shù)人員所顯而易見(jiàn)的其它實(shí)施方案亦涵蓋于本發(fā)明的領(lǐng)域內(nèi)。因此，本發(fā)明領(lǐng)域僅由所附權(quán)利要求書(shū)范圍所定義。
權(quán)利要求
1.一種NAND閃存，其包括一基底(20)；一第一導(dǎo)電率類(lèi)型的第一區(qū)域(22)；一選擇晶體管(12)，其包括形成于該第一區(qū)域上的選擇柵極氧化物層(24)；以及形成于該第一區(qū)域上的第二導(dǎo)電率類(lèi)型的第二區(qū)域(62)；以及一存儲(chǔ)單元(13)，其包括形成于該第一區(qū)域上的存儲(chǔ)單元氧化物層(24)；以及形成于該第一區(qū)域上的第二導(dǎo)電率類(lèi)型的第三區(qū)域(62)；其中該選擇柵極氧化物層和該存儲(chǔ)單元氧化物層具有基本相同的厚度。
2.如權(quán)利要求1的NAND閃存，其中該存儲(chǔ)單元進(jìn)一步包括形成于該存儲(chǔ)單元氧化物層上的浮柵(30)；形成于該浮柵上的隔離層(40)；以及形成于該隔離層上的控制柵極(50)。
3.如權(quán)利要求2的NAND閃存，其中該隔離層(40)包括與該浮柵相接觸的第一氧化物層(40)；形成于該第一氧化物層上的氮化物層(40)；以及形成于該氮化物層上的第二氧化物層(40)。
4.如權(quán)利要求1的NAND閃存，其中該選擇晶體管還包括一控制柵極(50)。
5.如權(quán)利要求1的NAND閃存，其中該第二區(qū)域(62)和該第三區(qū)域(62)摻雜至1013至1014/cm2的濃度。
6.如權(quán)利要求1的NAND閃存，其中該選擇柵極氧化物層(24)和該存儲(chǔ)單元氧化物層(24)的厚度為85?！?05。
7.一種NAND閃存陣列，其包括一基底(20)；一形成于該基底中的第一導(dǎo)電率類(lèi)型的第一區(qū)域(22)；多個(gè)形成于該第一區(qū)域中的NAND串，各NAND串包括兩個(gè)選擇晶體管，各選擇晶體管均包括一選擇晶體管氧化物層(24)；多個(gè)存儲(chǔ)單元，其串聯(lián)連接于所述兩個(gè)選擇晶體管之間，每一所述存儲(chǔ)單元包括一隧道氧化物層(24)；其中每一所述選擇晶體管氧化物層和每一所述隧道氧化物層具有基本相同的厚度；以及多個(gè)第二導(dǎo)電率類(lèi)型的區(qū)域(62)，每一所述第二導(dǎo)電率類(lèi)型的區(qū)域由存儲(chǔ)單元與選擇柵極或額外的存儲(chǔ)單元所共用；其中第一NAND串的第一存儲(chǔ)單元通過(guò)字線(xiàn)(114)而連接至第二NAND串的第一存儲(chǔ)單元。
8.如權(quán)利要求7的NAND閃存陣列，其中該第一NAND串與該第二NAND串為核心場(chǎng)氧化物層(82)所隔離。
9.一種制造NAND閃存的方法，該方法包括在一半導(dǎo)體基底(20)之上形成第一導(dǎo)電率類(lèi)型的第一區(qū)域(22)；在該第一導(dǎo)電率類(lèi)型的第一區(qū)域上的選擇柵極區(qū)域和存儲(chǔ)單元區(qū)域內(nèi)形成第一氧化物層(24)；以及在該第一區(qū)域內(nèi)形成第二導(dǎo)電率類(lèi)型的第二區(qū)域(62)，該第二區(qū)域?yàn)樵撨x擇柵極區(qū)域和該存儲(chǔ)單元區(qū)域所共用；其特征在于使該選擇柵極區(qū)域內(nèi)的該第一氧化物層與該存儲(chǔ)單元區(qū)域內(nèi)的該第一氧化物層具有基本相同的厚度。
10.如權(quán)利要求9的方法，進(jìn)一步包括在該第一氧化物層上形成第一多晶硅層(30)；在該第一多晶硅層上形成一隔離層(40)；在該隔離層上形成第二多晶硅層(50)。
全文摘要
一種用以制造NAND存儲(chǔ)器串的單隧道柵極氧化工藝，其中選擇晶體管和浮柵存儲(chǔ)晶體管的柵極氧化物(24)以單一氧化步驟制成。該選擇柵極晶體管和浮柵晶體管所具有的氧化物厚度為85～105。以單隧道柵極方法而言，為了使NAND存儲(chǔ)器串功能正常，必須小心選擇中度摻雜源極/漏極區(qū)域(62)的注入條件。在一實(shí)施例中，中度摻雜源極/漏極區(qū)域(62)以砷摻雜至濃度為10
文檔編號(hào)H01L29/792GK1416592SQ01806239
公開(kāi)日2003年5月7日 申請(qǐng)日期2001年3月5日 優(yōu)先權(quán)日2000年3月9日
發(fā)明者K·M·韓, 方浩, 東谷政昭 申請(qǐng)人:先進(jìn)微裝置公司, 富士通株式會(huì)社