專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器可擴展的MCP型半導(dǎo)體盤器件，和對收納于MCP(多芯片封裝)內(nèi)的多個芯片實施了測試容易化對策的半導(dǎo)體器件。
背景技術(shù)：
伴隨著半導(dǎo)體器件向印刷電路板的高密度安裝的永無止境的要求，半導(dǎo)體器件封裝的小型化不斷地前進。在近些年來，作為與芯片尺寸同等或稍微大一點的封裝的總稱的CSP(芯片尺寸封裝)已被開發(fā)出了多種(CSP封裝類型可以分類為現(xiàn)存封裝的派生品)。這些封裝對于便攜終端等的小型化和輕重量化作出了很大的貢獻。
與此同時，系統(tǒng)設(shè)備所要求的存儲器容量的大規(guī)?；乃俣龋捎诒却鎯ζ骷啥忍岣叩乃俣冗€快，故作為壓低存儲器的安裝面積以增加存儲器容量的手段，人們提出了存儲器的3維安裝的方案。本專利申請人開發(fā)出了疊層有與1mm厚表面安裝式封裝TSOP相同外部尺寸但存儲器容量倍增的LOC(芯片上引線)構(gòu)造的DDP(雙密度封裝)技術(shù)(參看1999年6月18日公開的特開平11-163255號公報。該公報與1998年9月29日提出申請的美國專利申請第09/161725號對應(yīng))。在該申請中公開的128MDRAM·DDP是使LOC構(gòu)造(64MDRAM)引線框架進行疊層并一攬子地封入到鑄模中之后焊接上引線形成的構(gòu)造。
使用閃速存儲器來取代現(xiàn)有磁盤器件的半導(dǎo)體盤器件，由于沒有像磁盤器件那樣的機械性的可動部分，故不易發(fā)生因物理性的碰撞引起的誤動作或者故障。此外，作為器件的尺寸小等的優(yōu)點，還可以比現(xiàn)有磁盤器件更高速地進行數(shù)據(jù)的讀/寫存取。該半導(dǎo)體盤器件，以往，是作成為含有多個閃速存儲器和對之進行控制的控制器的存儲器板或存儲器卡來實現(xiàn)的。在該情況下，多個閃速存儲器可以分別作成為單獨的LSI實現(xiàn)，此外，控制器也可以作成為1個LSI予以實現(xiàn)。
如上所述，為了應(yīng)對半導(dǎo)體盤器件的部件個數(shù)多、難以小型化的問題，在1994年9月9日公開的特開平6-250799號公報中，公開了把閃速存儲器單元、與外部裝置之間的接口和控制器單元構(gòu)成1個LSI的半導(dǎo)體盤器件。在該1個半導(dǎo)體芯片構(gòu)成的半導(dǎo)體盤器件中設(shè)有擴展存儲器接口，使得在要進一步擴展芯片內(nèi)置的閃速存儲器的用途的情況下，使用者可以根據(jù)需要把芯片單位的閃速存儲器連接到外部來增設(shè)半導(dǎo)體盤器件的存儲容量。
對此，在1999年3月30日公開的特開平11-86546號公報中，公開了這樣的技術(shù)把單獨制造的邏輯芯片和存儲器芯片并列地裝載到1個封裝內(nèi)使之1個封裝化的技術(shù)。
此外，在1999年1月26日公開的特開平11-19370號公報(與1999年11月30日申請的美國專利申請第09/450676號對應(yīng))中示出了MCP的一個構(gòu)造例。

發(fā)明內(nèi)容
本申請發(fā)明人等，對作為主要的適用對象產(chǎn)品適合于組裝到各種便攜信息終端(掌上PC、手持終端)、數(shù)字照相機等內(nèi)的半導(dǎo)體盤器件進行了研究。所要求的技術(shù)規(guī)格，在安裝面積、重量和功耗中都分別要求更小的產(chǎn)品。此外，控制器作為面向各種用途應(yīng)對方法有多種品種，此外，作為安全保密對策，由于可以預(yù)料性能規(guī)格的更新頻度高，故要縮短新的封裝產(chǎn)品的開發(fā)周期，重視民用機器所共有的降低價格的問題。
在上述特開平6-250799號公報中公開的在單一的半導(dǎo)體芯片中構(gòu)成半導(dǎo)體盤器件的所謂的系統(tǒng)LSI化中，可以舉出以下的問題①由于需要開發(fā)新的工藝，此外，工藝工時也要增加，故招致成本增加，②當(dāng)用同一工藝制造所有的構(gòu)成單元時，與用專用工藝制造每一個單元的情況比較，存在著個別單元的性能降低的問題，③伴隨著控制器規(guī)格的變更，要重新進行整個芯片的設(shè)計，對于降低開發(fā)成本、縮短開發(fā)周期是不利的，④由于平面配置各個構(gòu)成單元，故作為單一芯片來說會變大。
此外，如在特開平11-86546號公報中所講述的那樣，把多個芯片并列配置起來匯總到一個封裝內(nèi)的LSI，同樣，其安裝面積，在根本不比各個芯片的面積的總和小的范圍內(nèi)，安裝面積縮小停步不前。
(1)本發(fā)明的第1個目的在于提出適合于向可以攜帶的小型信息終端等中安裝安裝面積小，而且可以迅速地應(yīng)對因控制器的規(guī)格變更等引起的機種變更的、縮短開發(fā)周期(周轉(zhuǎn)期從素材投入到產(chǎn)品上市為止所需要的時間。從著手開發(fā)到開發(fā)完畢所需要的天數(shù))，而且壓低開發(fā)成本的半導(dǎo)體盤器件的封裝形態(tài)。
此外，本發(fā)明人等，在用MCP構(gòu)成的半導(dǎo)體盤器件的方案中，研究了把存儲器芯片和控制器芯片安裝到一個封裝內(nèi)的產(chǎn)品的測試問題?，F(xiàn)存的存儲器和控制器(邏輯)個別地封裝化、個別地實施測試、并安裝到印制基板上邊后連接起來在把該使用形態(tài)的2個芯片的組合作為一個封裝而產(chǎn)品化的情況下，通常，存儲器和控制器在印制基板上邊的 布線’也要放到封裝內(nèi)部。然而，在產(chǎn)品上市前的測試中卻會產(chǎn)生問題。在現(xiàn)存的存儲器和控制器一起作為單一的封裝進行測試的情況下，存儲器用存儲器測試儀進行測試，控制器則用邏輯測試儀進行測試。這些現(xiàn)存的測試環(huán)境，如上所述，當(dāng)把存儲器和控制器放入到一個封裝內(nèi)而且還進行內(nèi)部連接的情況下，就不能與現(xiàn)有技術(shù)一樣在同一條件下使用。歸因于進行了內(nèi)部連接，例如在用存儲器測試儀進行存儲器測試的情況下，由于歸因于連接上控制器的影響(漏電流等)根本不會完全消失，故就不能用現(xiàn)有技術(shù)中現(xiàn)存的存儲器測試環(huán)境實施同等的測試。對于控制器的測試情況也是同樣的。就是說，即便是盡可能地降低內(nèi)部連接的影響，或采用已經(jīng)考慮到影響的解析，測試品質(zhì)的惡化仍會糾纏不放地存在著。
此外，以下對存儲器測試儀和邏輯測試儀的特性進行比較。在伴隨著存儲器大容量化的測試時間很長的情況下，存儲器測試儀以同時測試多個存儲器為基礎(chǔ)，采用提高測試生產(chǎn)率的方式。另一方面，邏輯測試儀，雖然為了給被測試LSI加上大的測試圖形要使用許多的信號端子，但是測試所需要的時間，與存儲器測試時間比較起來一般地說要小2個數(shù)量級。由于這一特性，在邏輯測試儀的情況下，采用因被測試LSI的裝載旋轉(zhuǎn)快而提高生產(chǎn)率的方式。如果假定要開發(fā)這樣特性不同的兼?zhèn)鋬煞綔y試儀功能的混合測試儀，則雖然可以使安裝到該混合測試儀上的被測試(MCP)封裝執(zhí)行兩種功能的測試，但是，結(jié)果卻變成為在邏輯測試結(jié)束后，到存儲器測試之前的長的時間，邏輯測試用的端子被閑置不用，結(jié)果是可以預(yù)料會有損于測試生產(chǎn)率。
為此，從效率良好地利用昂貴的測試系統(tǒng)這一測試生產(chǎn)率的觀點來看，人們認(rèn)為個別地對MCP內(nèi)的存儲器芯片和邏輯芯片進行2度測試的方式是有力的。因此，可以預(yù)測結(jié)果就變成為要加上這樣的修正給存儲器測試儀和被測試封裝附加上切斷因連接上控制器而產(chǎn)生的影響的功能，給邏輯測試儀和被測試封裝附加上切斷因連接存儲器而產(chǎn)生的影響的功能。
于是(2)本申請的第2個目的在于提出可以效率良好地利用被構(gòu)成為可以應(yīng)對現(xiàn)有個別芯片的昂貴的測試系統(tǒng)，壓低開發(fā)新的測試環(huán)境的成本，縮短產(chǎn)品開發(fā)周期的MCP安裝形態(tài)的方案。
(3)此外，還探究這樣的情況考慮了測試環(huán)境開發(fā)效率的上述(2)的解決手段，即便是可能進行組合的多個芯片的種別、內(nèi)置的功能和封裝形態(tài)發(fā)生了改變，是否仍可普遍地應(yīng)用于所有的MCP。
(4)此外，在系統(tǒng)LSI中，如果考慮多個LSI核心的測試環(huán)境開發(fā)的問題，則要探究是否可以同樣地使用本發(fā)明。
當(dāng)考察適合于面向各種便攜信息終端、數(shù)字照相機等裝入的半導(dǎo)體盤器件的實施形態(tài)時，特別是如果用①安裝面積小，②造價便宜的觀點進行評價，則在芯片面積為40mm2以上的情況下，人們估計比起系統(tǒng)LSI化以形成1個芯片來，還是使存儲器芯片和控制器芯片封裝(3維安裝化)到堆疊式封裝內(nèi)為好(參看nikkei microdevices 1999年8月號pp.40～pp.45)。
探討使多個不同種類的芯片(存儲器芯片和控制器芯片的組合等)進行3維安裝以形成1個封裝化的形態(tài)。通常，由于多個芯片的外形形狀和電極焊盤配置不同，故形態(tài)與像DDP、堆疊存儲器那樣使同一形狀、規(guī)格的多個芯片進行疊層的封裝不同?？紤]到歸因于用現(xiàn)在廣為使用的封裝類型且可兼用現(xiàn)有設(shè)備而得以使造價下降這一點和安裝面積的縮小效果高這一點，可以舉出以下的2種形式。
①把第2半導(dǎo)體芯片疊層到LOC構(gòu)造的半導(dǎo)體芯片上，4方向引線排列構(gòu)造的TQFP(薄型四方扁平封裝)型。
②以小型的BGA(球柵陣列)類型為基礎(chǔ)的疊層芯片CSP(芯片尺寸封裝)型。
CSP型雖然在安裝面積的縮小效果上是優(yōu)秀的，但是從產(chǎn)品設(shè)計等的開發(fā)期間短而且造價低的觀點看，還是使用成本便宜的引線框架的TQFP型更好。
作為適合于組裝到各種便攜信息終端、數(shù)字照相機等內(nèi)的半導(dǎo)體盤器件的封裝形態(tài)，把現(xiàn)存的芯片組合起來封裝化的產(chǎn)品設(shè)計等的開發(fā)周期短，歸因于把多個芯片疊層到單一的引線框架內(nèi)的構(gòu)造使得造價低的TQFP型作為第1個解決方案，將在實施形態(tài)1中公開。至于半導(dǎo)體盤器件的存儲器擴展，則要在封裝內(nèi)設(shè)置擴展端子?？刂破髋c內(nèi)置存儲器同樣，具備可以對連接到外部的擴展存儲器進行存取的功能。
此外，作為本發(fā)明的第2個目的的已經(jīng)組裝到MCP內(nèi)的多個芯片的測試容易化的對策，提案如下。
在實施形態(tài)1中，在構(gòu)成半導(dǎo)體盤器件的封裝內(nèi)的控制器和閃速存儲器之間不進行內(nèi)部連接。這樣一來，控制器芯片和閃速存儲器芯片的各個電極焊盤就分別獨立地與封裝的外部端子進行連接。另外，電源或接地線有時候兩個芯片都要連接到共通的外部端子上。在使用上述半導(dǎo)體盤器件時就要把它安裝到電路板上邊，并用電路板上邊的布線把上述外部端子間連結(jié)起來?？刂破鲃t經(jīng)由外部端子、和電路板上邊的布線對閃速存儲器進行存取。
歸因于作成為這樣的構(gòu)成，本發(fā)明的封裝內(nèi)的閃速存儲器和控制器，如果通過外部端子從封裝外部來看，則分別獨立地動作。因此，可以把本發(fā)明的封裝安裝到現(xiàn)有的為應(yīng)對個別的芯片而開發(fā)的測試環(huán)境內(nèi)，與個別芯片的情況下同樣地，依次進行存儲器測試和邏輯測試。倘采用本發(fā)明的方式，在存儲器測試和邏輯測試的環(huán)境內(nèi)，即便是不附加屏蔽別的芯片的影響的功能，也可以分別執(zhí)行具有與現(xiàn)有技術(shù)同等的可靠性的測試。
使獨立的測試成為可能的本發(fā)明的MCP的構(gòu)成，并不限于實施形態(tài)1的閃速存儲器和控制器(ASIC)的組合的MCP，在任意封裝形態(tài)的任意多個芯片的組合的MPC中，都可以具有同樣的效果地應(yīng)用。
此外，作為本發(fā)明的變形例，也可以考慮用選擇器選擇以下模式的方式采用在MCP內(nèi)的多個芯片間的內(nèi)部布線上邊設(shè)置選擇器，借助于外部端子向選擇器輸入測試模式信號的辦法，切斷多個芯片間的連接，用外部端子獨立地測試每一個芯片的模式，和使多個芯片間進行內(nèi)部連接使得可在封裝內(nèi)部進行芯片間的存取的模式。在該情況下，結(jié)果就變成為在封裝內(nèi)的內(nèi)部布線上邊或在控制器芯片內(nèi)實質(zhì)上具備借助于模式信號切換連接的開關(guān)功能的選擇器。
提供一種封裝，該封裝保證把基于閃速存儲器和控制器的組合的系統(tǒng)程序內(nèi)置于閃速存儲器內(nèi)，并使其系統(tǒng)程序運行。


圖1是本發(fā)明的一個實施例的半導(dǎo)體盤器件的框圖。
圖2是將本發(fā)明的一個實施例的半導(dǎo)體盤器件的樹脂密封體的上部除去后的狀態(tài)的平面圖。
圖3是沿著圖2所示的A-A’線的模式性的剖面圖。
圖4是沿著圖2所示的B-B’線的模式性的剖面圖。
圖5是沿著圖2所示的C-C’線的模式性的剖面圖。
圖6是分配給本發(fā)明的一個實施例的半導(dǎo)體盤器件的半導(dǎo)體封裝的外部端子的信號配置例。
圖7是把本發(fā)明的一個實施例的半導(dǎo)體盤器件安裝到電路板上時的連接布線例。
圖8是在本發(fā)明的實施形態(tài)1的半導(dǎo)體盤器件中具備的控制器的框圖。
圖9是在本發(fā)明的實施形態(tài)1的半導(dǎo)體盤器件中具備的閃速存儲器的框圖。
圖10是在本發(fā)明的實施形態(tài)1的半導(dǎo)體盤器件中具備的64Mb閃速存儲器的存儲器映像圖(memory mat)。
圖11是把擴展存儲器連接到本發(fā)明的實施形態(tài)1的半導(dǎo)體盤器件上的例子。
圖12是考慮到在電路板上邊連接本發(fā)明的實施形態(tài)2的半導(dǎo)體盤器件的連接容易性的向外部端子進行的信號分配的例子。
圖13是實施本發(fā)明的堆疊式CSP的剖面圖。
圖14是使各個信號連往圖13的CSP的外部端子的一個例子。
圖15是在電路板上邊連接圖13的CSP的外部端子的例子。
圖16a是實施本發(fā)明的引線框架型MCM的例子。
圖16b是實施本發(fā)明的引線框架型MCM的另一個例子。
圖16c是實施本發(fā)明的引線框架型MCM的再一個例子。
圖17是用來說明多個芯片的獨立端子1個封裝化的說明圖。
圖18示出了使控制器和DRAM1個封裝化的例子。
圖19示出了使DRAM和閃速存儲器1個封裝化的例子。
圖20是閃速存儲器的存儲單元的剖面圖的例子。
圖21是內(nèi)置測試用選擇器的半導(dǎo)體盤器件的框圖。
圖22是把測試用選擇器內(nèi)置于控制器芯片內(nèi)的半導(dǎo)體盤器件的框圖。
圖23是MCP具備擴展存儲器用擴展端子的實施例。
圖24是在系統(tǒng)LSI中構(gòu)成本發(fā)明的半導(dǎo)體盤器件的框圖。
圖25是擴展存儲器的疊層型封裝的例子。
具體實施例方式
以下，參看附圖詳細地說明本發(fā)明的實施形態(tài)(實施例)。另外，在用來說明發(fā)明的實施形態(tài)的全部附圖中，對于那些具有同一功能的部分賦予同一標(biāo)號而省略其重復(fù)的說明。
(實施形態(tài)1)圖1示出了本發(fā)明的用單一半導(dǎo)體封裝構(gòu)成的半導(dǎo)體盤器件100的框圖。構(gòu)成半導(dǎo)體盤器件100的存儲器芯片20和控制器芯片30，在半導(dǎo)體封裝10內(nèi)不進行內(nèi)部連接，把存儲器芯片20和控制器芯片30的各個信號端子(以后，把多個電極焊盤歸納起來叫做電極焊盤21、22、31～34’)分別獨立地連接到該半導(dǎo)體封裝10所具有的外部端子群11～16(各個外部端子群雖然由多個外部端子構(gòu)成，但是，以后歸納起來叫做外部端子’)上。就是說，控制器芯片30，使從外部主機輸入輸出地址/各種存取信號的電極焊盤31和輸入輸出數(shù)據(jù)/指令信號的電極焊盤32與上述半導(dǎo)體封裝10連往主機的連接用外部端子11(主機接口)進行內(nèi)部連接317、318，把用來向存儲器輸出地址/數(shù)據(jù)/指令各個信號，和用來輸入來自存儲器的數(shù)據(jù)信號的電極焊盤33與上述半導(dǎo)體封裝10的外部端子12(存儲器接口)進行內(nèi)部連接，此外，使輸入輸出對存儲器進行存取的存取控制信號的電極焊盤34與上述半導(dǎo)體封裝10的存取控制信號用的外部端子13、16進行內(nèi)部連接。此外，存儲器芯片20，使用來輸入來自控制器30的地址/數(shù)據(jù)/指令各個信號和用來向控制器30輸出數(shù)據(jù)信號的電極焊盤21與上述半導(dǎo)體封裝10的外部端子14進行內(nèi)部連接，使在與控制器之間輸入輸出存取控制信號的電極焊盤22與上述半導(dǎo)體封裝10的存取控制信號用的外部端子15進行內(nèi)部連接。上述之外的每一個控制器芯片30、存儲器芯片20，與需要和上述半導(dǎo)體封裝10的外部進行連接以進行輸入輸出的信號、電源(Vcc)、接地線(Vss)等，適宜地與控制器芯片30、存儲器芯片20的除此之外的電極焊盤以及上述半導(dǎo)體封裝10的除此之外的外部端子進行內(nèi)部連接。這時，接地線(Vss)、電源(Vcc)等的電極焊盤也可以考慮連往共通的外部端子或使一部分的信號連往外部端子或進行內(nèi)部連接。
本發(fā)明的一個實施例的半導(dǎo)體封裝10安裝在母板150上，借助于電路板上邊的存儲器總線301和上述半導(dǎo)體封裝10的外部端子12(存儲器接口)、外部端子14進行外部連接，同樣，借助于電路板150上邊的控制總線302與上述半導(dǎo)體封裝10的外部端子13和外部端子15進行外部連接，借助于此，就可以進行上述控制器30和上述存儲器20的連接，就可以進行作為半導(dǎo)體盤器件的存取控制。
如上所述，采用作成為極力避免在內(nèi)部把半導(dǎo)體封裝10內(nèi)的控制器芯片30和存儲器芯片20連接起來的安裝形態(tài)的辦法，在借助于測試系統(tǒng)從外部端子個別地分別對各個芯片執(zhí)行測試時，就可以抑制來自別的芯片的影響，可以執(zhí)行具有可靠性的測試。
此外，本發(fā)明的一個實施例的半導(dǎo)體盤器件100，為了使擴展存儲器的存儲容量成為可能，在外部設(shè)置把擴展存儲器50連接起來的存儲器擴展端子16，使得可以用控制器30進行存取。存儲器擴展，在同一階層(共通地供給地址、各種控制信號等的連接形態(tài))上把同樣地安裝到母板150上邊的擴展存儲器50連接到把控制器30和內(nèi)置存儲器20連接起來的存儲器總線301和控制總線302上。存取控制信號303的一部分也與控制器30和內(nèi)置存儲器20之間的輸入輸出共通地對擴展存儲器50進行輸入輸出。擴展存儲器專用存取控制信號304從控制器30通過存儲器擴展端子16直接向擴展存儲器50進行輸入輸出。究竟對內(nèi)置存儲器20還是控制器30進行存取由后邊講述的片選信號F_CEA_1～F_CEA_5中的究竟產(chǎn)生哪一個來決定。擴展存儲器50，可以使與內(nèi)置存儲器20同一規(guī)格的存儲器芯片或存儲容量不同的存儲器芯片作成為單一或多個封裝后進行安裝。
圖2示出了本發(fā)明的一個實施例的在單一封裝內(nèi)構(gòu)成半導(dǎo)體盤器件100的例子。圖2是除去了本發(fā)明的一個實施例的半導(dǎo)體盤器件的樹脂密封體上部后的狀態(tài)的平面圖，圖3是沿著圖2所示的A-A’線的模式性的剖面圖，圖4是沿著圖2所示的B-B’線的模式性的剖面圖，圖5是沿著圖2所示的C-C’線的模式性的剖面圖。
如圖2、圖3、圖4和圖5所示，本實施形態(tài)的半導(dǎo)體盤器件100具有在矩形形狀的半導(dǎo)體襯底的主面30X上形成了多個電極焊盤4的控制器芯片30；在比該控制器芯片30的半導(dǎo)體襯底尺寸還大的矩形形狀的半導(dǎo)體襯底的主面20X上形成了多個電極焊盤4的存儲器芯片20；配置在上述控制器芯片30和上述存儲器芯片20的外側(cè)一邊，由內(nèi)部部分7A和外部部分7B構(gòu)成，而且通過導(dǎo)電性的金屬絲8把上述控制器芯片30和上述存儲器芯片20的各個電極焊盤4與上述內(nèi)部部分7A電連起來的多個引線7；支持上述存儲器芯片20的支持引線6；對上述控制器芯片30和上述存儲器芯片20、金屬絲8以及引線7的內(nèi)部部分7A進行樹脂密封的樹脂密封體9。
上述支持引線6，由配置在由一體化地形成上述多個引線7構(gòu)成的引線群之間的懸空引線部分6A和配置在被引線7的內(nèi)部部分7A的頂端圍起來的中央空間部分上的半導(dǎo)體芯片支持引線部分(bus bar，匯流條)6B的引線構(gòu)成。由上述多個引線7和上述支持引線6構(gòu)成的引線框架，例如可以采用對由鐵(Fe)-鎳(Ni)系的合金或者銅(Cu)或銅系的合金構(gòu)成的平板板材施行腐蝕加工或沖壓加工形成規(guī)定的引線圖形的辦法制造。
與上述控制器芯片30的主面30X相反的一面(背面)，被載置到上述存儲器芯片20的主面(表面)20X上邊，在保持原狀的狀態(tài)下用粘接劑5把上述控制器芯片30的背面和上述存儲器芯片20的主面20X固定起來構(gòu)成半導(dǎo)體芯片疊層體。把上述半導(dǎo)體芯片支持引線6B固定到上述半導(dǎo)體芯片疊層體的上述半導(dǎo)體芯片20的主面20X上，支持上述半導(dǎo)體芯片疊層體。上述支持引線6B的上表面變得比金屬絲8的頂部還低。
樹脂密封體9的平面形狀被形成為矩形形狀，在本實施形態(tài)1中，例如，被形成為長方形。沿著該樹脂密封體9的四邊，排列多個引線的外部部分7B。引線的外部部分7B作為表面安裝形狀例如被形成為鷗翼狀。
上述半導(dǎo)體封裝10，由于在從上述控制器芯片30的主面30X到上述存儲器芯片20的主面20X之間不存在薄片，故可以實現(xiàn)薄形化。此外，采用把上述半導(dǎo)體芯片支持引線6B粘接固定到上述存儲器芯片20的主面20X上的辦法，使上述支持引線6的厚度被金屬絲8的環(huán)路高度抵消，由上述支持引線6產(chǎn)生的對樹脂密封體9的厚度影響就不復(fù)存在。結(jié)果是可以實現(xiàn)使多個芯片疊層起來的上述半導(dǎo)體封裝10的薄形化，可以用TSOP型構(gòu)成。
另外，在實施例中，與控制器芯片30的面積比較起來存儲器芯片20的面積這一方變大。在這樣的情況下，由于大面積的芯片這一方彎曲強度減弱，故人們認(rèn)為與其把兩芯片的厚度作成為相同，還不如增厚大面積一側(cè)的芯片的厚度。
為了用TSOP型構(gòu)成以上堆疊型MCP，在用金屬絲8把各個芯片的各個電極焊盤4和配置在四邊上的引線7的內(nèi)部引線7A連接起來的情況下，為了避免金屬絲的鄰接、交叉，就必須把多個芯片的電極焊盤的總配置數(shù)，與各邊的引線數(shù)之比對應(yīng)地分配給各個方向。在圖2的例子中，把控制器芯片30的1邊一側(cè)的電極焊盤的配置，與其它的3邊一側(cè)的電極焊盤的配置比較起來形成得粗一些，使存儲器芯片20的電極焊盤集中到對應(yīng)的一邊一側(cè)，把兩個芯片組合起來。借助于此，4邊的電極焊盤數(shù)的比就變成為與引線數(shù)之比大體上相同，從而將消除連接金屬絲的交叉。
圖6標(biāo)上了端子名地示出了如上所述進行了金屬絲連接的圖2所示的半導(dǎo)體封裝10的外部端子(引線的外部部分7B)的信號配置例。
例如，VCC端子是控制器用電源電位端子，例如，為3.3伏(V)或5伏(V)。VCCf端子是存儲器用電源電位端子，例如為3.3伏(V)。VSS端子是把電位固定到基準(zhǔn)電位(例如0伏)上的基準(zhǔn)電位端子。I/O0端子～I/O7端子與存儲器芯片20的電極焊盤21連接，是向存儲器輸入地址/數(shù)據(jù)/指令的輸入端子。F_DA(0)端子～F_DA(7)端子與控制器芯片30的電極焊盤33連接，是輸入輸出與存儲器之間的地址/數(shù)據(jù)/指令的輸入輸出端子。F_CEA_1端子～F_CEA_5端子，在控制器選擇封裝內(nèi)的存儲器20的情況下，就從F_CEA_1端子輸出片選信號1，在選擇外部的擴展存儲器50的情況下，就輸出存儲器片選信號2～5。在從F_OEA端子讀出數(shù)據(jù)的情況下，就用控制器進行設(shè)定。F_RDY_1，F(xiàn)_RDY_2端子，在向存儲器寫入、擦除動作的情況下，用控制器進行設(shè)定。F_WEA端子用控制器設(shè)定存儲器寫入允許信號。F_SC_A1、F_SC_A2端子，用控制器設(shè)定串行時鐘。F_CDEA端子，在存儲器寫入時，用控制器設(shè)定用于控制多路復(fù)用總線。F_RES端子用控制器設(shè)定RESET信號。表1示出了分配給各個外部端子的功能的一覽表。
表1


圖7，示出了如圖6所示在把信號分配給半導(dǎo)體封裝10的外部端子的實施形態(tài)1中，在把該半導(dǎo)體封裝10安裝到電路板上使用時，使用者必須在電路板上邊用布線進行短路連接(在電路中電位不同的2點間用電阻極低的導(dǎo)體進行連接)的外部端子的組合例和電路板上邊的布線例。就是說，例如已在控制器內(nèi)進行了內(nèi)部連接的引腳序號44的F_DA(0)端子和已在存儲器內(nèi)進行了內(nèi)部連接的引腳序號9的I/O 0端子進行外部連接。此外，已和控制器進行了內(nèi)部連接的引腳序號47的F_RDY_1端子和與存儲器進行了內(nèi)部連接的引腳序號5的RDY/Busy端子進行外部連接。其它的端子也如圖7的組合所示進行外部連接，歸因于此，就可以使本發(fā)明的半導(dǎo)體器件100作為半導(dǎo)體盤器件發(fā)揮作用。如果使電路板上邊的外部連接布線如圖7所示無交叉地進行布線，則可以在電路板上邊用單一布線層進行短路連接。壓低電路板上邊的布線層的增加，對別的布線的干擾程度小。如上所述，人們認(rèn)為給標(biāo)上了盡量不使電路板上邊布線產(chǎn)生交叉那樣的順序的外部端子分配信號是必要的。
圖8示出了控制器30的框圖的一個例子，圖9示出了閃速存儲器20的框圖的一個例子。
圖8所示的控制器的功能，與主機之間的接口以PCMCIA(個人計算機存儲器卡國際協(xié)會)所規(guī)定的規(guī)格為標(biāo)準(zhǔn)，也支持存儲器卡模式、I/O卡模式、和IDE(集成電路電子學(xué))標(biāo)準(zhǔn)模式中的任何一種模式的動作。使用主機，用與存儲器卡或I/O卡(PC卡)同樣的存取方法，或者用有現(xiàn)有IDE標(biāo)準(zhǔn)的硬盤裝置同樣的接口，就可以進行對存儲器進行存取。本控制器如圖所示以16位CPU為核心處理器38，由主機接口控制單元35，數(shù)據(jù)傳送控制單元36和存儲器接口控制單元37構(gòu)成。
在用PC卡規(guī)格對主機接口控制單元35進行存取的情況下，在CCR(卡構(gòu)造寄存器)中具備記錄可以從主機一側(cè)參照的硬盤資源的各種屬性信息CIS(卡信息構(gòu)造)的寄存器，和各種卡標(biāo)準(zhǔn)規(guī)格。在從主機對半導(dǎo)體盤器件100進行存取的情況下，從主機經(jīng)由主機連接用的外部端子(主機接口)11，發(fā)送例如以ATA規(guī)格(ANSI(美國標(biāo)準(zhǔn)協(xié)會)使作為硬盤的接口之一的IDE標(biāo)準(zhǔn)化后的規(guī)格)為標(biāo)準(zhǔn)的指令，在參照上述CIS確立了連接之后，執(zhí)行數(shù)據(jù)的讀寫等。上述主機接口控制單元35，取入上述指令進行解釋，暫時把表示存取的開頭位置的地址、數(shù)據(jù)長度和傳送過來的寫入數(shù)據(jù)，存放到任務(wù)寄存器內(nèi)。此外，在要讀出數(shù)據(jù)的情況下，在先把從存儲器讀出來的數(shù)據(jù)暫時存放到任務(wù)寄存器內(nèi)之后，再用以ATA規(guī)格為標(biāo)準(zhǔn)的指令送往主機。
存儲器接口控制單元37，是根據(jù)在本半導(dǎo)體盤器件100中內(nèi)置或擴展的存儲器的固有特性構(gòu)成接口的單元。使用由存儲器固有所決定的存儲器指令對存儲器進行存取控制。如果存儲器的規(guī)格變了，則僅僅變更本存儲器接口控制單元17的規(guī)格。存儲器接口控制單元37，判定由主機進行存取的地址究竟是與內(nèi)置的(閃速)存儲器對應(yīng)還是與外部的擴展(閃速)存儲器對應(yīng)，以產(chǎn)生與相應(yīng)的(閃速)存儲器對應(yīng)的片選信號。與此同時，來自主機的ATA標(biāo)準(zhǔn)指令，被變換成控制存儲器的存儲器指令，并通過外部端子12(存儲器接口)被送往相應(yīng)的(閃速)存儲器，接收到片選信號的(閃速)存儲器就變成為有效狀態(tài)，在借助于來自存儲器接口控制單元37的存儲器指令設(shè)定動作模式進行存取控制。
<閃速存儲器的整體構(gòu)成>
借助于存儲器接口控制單元37進行存取控制的例如閃速存儲器20的整體性的構(gòu)成示于圖9。
存儲器矩陣(存儲器陣列)201陣列狀地具有多個可電擦除可電寫入的非易失性的存儲單元晶體管。存儲單元晶體管，例如如圖20所示，其構(gòu)成為具有在半導(dǎo)體襯底或存儲器晶片SUB上形成的源極S和漏極D，在溝道區(qū)上中間存在著隧道氧化膜地形成浮置柵極FG，和中間存在著層間絕緣膜地重疊到浮置柵極上的控制柵極CG?？刂茤艠OCG被連接到字線221上，漏極D則被連接到位線220上，源極S被連接到未畫出來的源極線上。
外部輸入輸出端子I/O0～I/O7兼用做地址輸入端子、數(shù)據(jù)輸入端子、數(shù)據(jù)輸出端子和指令輸入端子。從外部輸入輸出端子I/O0～I/O7輸入進來的X地址信號(扇區(qū)地址信號)通過多路復(fù)用器202被供往X地址緩沖器203。X地址譯碼器204對從X地址緩沖器203輸出的內(nèi)部互補地址信號進行譯碼以驅(qū)動字線221。
(在上述位線220的一端一側(cè)，設(shè)有未畫出來的讀出鎖存電路，在另一端則設(shè)有同樣未畫出來的數(shù)據(jù)鎖存電路)。上述位線220根據(jù)從Y地址譯碼器206輸出的選擇信號用Y門陣列電路207進行選擇。從外部輸入輸出端子I/O0～I/O7輸入的Y地址信號被預(yù)置到Y(jié)地址計數(shù)器205內(nèi)，以預(yù)置值為起點依次增值的地址信號被提供給上述Y地址譯碼器206。被Y門陣列電路207選中的位線220在數(shù)據(jù)輸出動作時與輸出緩沖器208的輸入端子導(dǎo)通，在數(shù)據(jù)輸入動作時，則通過數(shù)據(jù)控制電路209與輸出緩沖器210的輸出端子導(dǎo)通。在上述位線220上設(shè)有保持1個扇區(qū)的量的寫入數(shù)據(jù)的數(shù)據(jù)寄存器215。寫入數(shù)據(jù)從外部輸入輸出端子I/O0～I/O7每次8位地輸入進來并存儲到數(shù)據(jù)寄存器215內(nèi)，在保持1個扇區(qū)的量的寫入數(shù)據(jù)時，可以進行向由X地址指定的扇區(qū)內(nèi)寫入。
輸出緩沖器208、輸入緩沖器210和上述外部輸入輸出端子I/O0～I/O7之間的連接，可用上述多路復(fù)用器202進行控制。從輸入輸出端子I/O0～I/O7供給的指令，通過多路復(fù)用器202和輸入緩沖器210被提供給模式控制電路211。上述數(shù)據(jù)控制電路209，除去從輸入輸出端子I/O0～I/O7供給的數(shù)據(jù)之外，還可以把遵循模式控制電路211的控制的邏輯值的數(shù)據(jù)供給存儲器陣列201。
控制信號緩沖器212，作為存取控制信號供給片選信號CE、輸出允許信號OE、寫入允許信號WE、串行時鐘信號SC、復(fù)位信號RES和指令允許信號CDE。模式控制電路211根據(jù)這些信號的狀態(tài)對與外部之間的信號接口功能進行控制，此外，還根據(jù)指令代碼控制內(nèi)部動作。在對輸入輸出端子I/O0～I/O7的指令或數(shù)據(jù)輸入的情況下，上述信號CDE被激活，如果是指令則進一步激活信號WE，如果是數(shù)據(jù)則使WE無效。如果是地址輸入，則使上述信號CDE無效，而激活信號WE。借助于此，模式控制電路211就可以區(qū)別從外部輸入輸出端子I/O0～I/O7多路復(fù)用輸入進來的指令、數(shù)據(jù)和地址。模式控制電路211可以在擦除或?qū)懭雱幼髦屑せ蠲﹂e信號RDY/Busy并把該狀態(tài)通知外部。
內(nèi)部電源電路213，產(chǎn)生寫入、擦除驗證、讀出等的各種動作電源222，并供往上述X地址譯碼器204和存儲單元陣列201。
上述模式控制電路211，按照存儲器指令整體性地控制閃速存儲器20。閃速存儲器20的動作，基本上由存儲器指令決定。分配給閃速存儲器20的存儲器指令，例如如表2所示，規(guī)定有讀出、擦除、追加寫入、改寫、擦除驗證、復(fù)位和狀態(tài)寄存器讀和清除等各種指令。
表2

SA(1)＝扇區(qū)地址(A0到A7)，SA(2)＝扇區(qū)地址(A8到A13)BA(1)＝塊地址(A3到A7)，BA(2)＝塊地址(A8到A13)，{A0到A2的輸入不要}SRD＝狀態(tài)寄存器數(shù)據(jù)閃速存儲器20，為了表示其內(nèi)部狀態(tài)具有狀態(tài)寄存器214，其內(nèi)容可以采用激活信號OE的辦法從輸入輸出端子I/O0～I/O7讀出。例如，根據(jù)追加寫入指令，上述模式控制電路211進行數(shù)據(jù)寫入的控制，寫入結(jié)果可以驗證。在出錯的情況下，就進行規(guī)定次數(shù)的重試，在仍有錯誤的情況下，就把寫入異常的標(biāo)志置位到上述狀態(tài)寄存器214內(nèi)。控制器30在發(fā)出了追加寫入指令后，就可以采用發(fā)出狀態(tài)寄存器讀指令的辦法來確認(rèn)數(shù)據(jù)寫入是否已正常結(jié)束。
圖8的存儲器接口控制單元37，定義表示由主機指定的存取開頭位置的盤地址(磁道序號、扇區(qū)序號等)和(閃速)存儲器的存儲器地址(塊序號、扇區(qū)序號、芯片序號等)之間的對應(yīng)關(guān)系，參照該對應(yīng)關(guān)系，把由主機指定的盤地址變換成對應(yīng)的(閃速)存儲器的存儲器地址。例如，圖10示出了64M位閃速存儲器的存儲器映像圖，1個扇區(qū)由512字節(jié)單位的數(shù)據(jù)字節(jié)和16字節(jié)的控制字節(jié)構(gòu)成。存儲器接口控制單元37，控制該存儲器的1個扇區(qū)單位的順序讀/寫存取。在數(shù)據(jù)寫入模式的情況下，以512字節(jié)單位切出存放在數(shù)據(jù)緩沖器中的寫入數(shù)據(jù)，通過存儲器接口12、存儲器總線301，以例如8位單位把它向閃速存儲器傳送。此外，在讀出模式的情況下，則從閃速存儲器以8位單位傳送讀出數(shù)據(jù)，把它寫入到數(shù)據(jù)緩沖器39內(nèi)。從閃速存儲器20的狀態(tài)寄存器214中讀出來的內(nèi)部狀態(tài)，被寫入到控制/狀態(tài)寄存器內(nèi)。然后，正常讀出的數(shù)據(jù)緩沖器39的讀出數(shù)據(jù)，通過主機接口11借助于主機接口控制單元35被送往主機。在寫入模式中，也可以采用再次讀出已寫入到閃速存儲器20內(nèi)的數(shù)據(jù)，并與寫入數(shù)據(jù)進行核對的辦法，進行確認(rèn)已正常地寫入。在以上的閃速存儲器20的讀/寫控制中，要發(fā)出上述的存儲器指令(表2)、存取控制信號。存儲器接口控制單元37，通過上述存儲器接口12多路復(fù)用地發(fā)送接收存儲器指令、地址和數(shù)據(jù)。
向作為附加到圖10所示的每一個扇區(qū)上的冗余字節(jié)的控制字節(jié)中，寫入1個扇區(qū)的數(shù)據(jù)區(qū)域的錯誤校正碼(ECC)、可存儲區(qū)/代替區(qū)/不合格區(qū)等的識別代碼、邏輯地址、改寫次數(shù)等的信息。各個扇區(qū)，都要進行在初始階段或是否可隨時進行存儲的核查，給已產(chǎn)生了錯誤的扇區(qū)標(biāo)上上述不合格區(qū)’的識別代碼進行管理。在圖10所示的閃速存儲器中，保證合格扇區(qū)(指定為可存儲區(qū)/代替區(qū)的扇區(qū))至少要在16057(98％)以上。此外，產(chǎn)生了寫入錯誤的存儲單元可以用控制字節(jié)的存儲單元代替。
圖8的數(shù)據(jù)傳送控制單元36在把從主機傳送過來的寫入數(shù)據(jù)存放到數(shù)據(jù)緩沖器39內(nèi)之后，根據(jù)BCH代碼(Bose-Chaudhuri-Hocquenghem code，博斯-喬赫里-霍克文黑姆代碼)邏輯等，編制錯誤校正碼ECC，向?qū)懭胱止?jié)寫入。存儲器接口控制單元37，向存儲器寫入存放在數(shù)據(jù)緩沖器39內(nèi)的寫入數(shù)據(jù)和錯誤校正碼ECC。此外，數(shù)據(jù)傳送控制單元36在把從存儲器讀出來的讀出數(shù)據(jù)存放到數(shù)據(jù)緩沖器39內(nèi)之后，據(jù)之讀出出來的控制字節(jié)內(nèi)的上述錯誤校正碼ECC，進行讀出數(shù)據(jù)的訂正處理。錯誤訂正處理，例如對1個扇區(qū)512字節(jié)的數(shù)據(jù)的位錯誤進行訂正一直到2位為止。
此外，在對存放在存儲器內(nèi)的信息要求特別的安全保密性的情況下，就要實施種種的加密處理。數(shù)據(jù)傳送控制單元36對保持在數(shù)據(jù)緩沖器39內(nèi)的寫入數(shù)據(jù)進行加密處理以及對讀出數(shù)據(jù)進行解密處理。作為可以使用的密碼，在‘共通密鑰’中，可以舉‘MULTI2’或美國密碼標(biāo)準(zhǔn)DES(數(shù)據(jù)加密標(biāo)準(zhǔn))，在‘公開密鑰’中，則可以舉出RSA密碼等。另外，也可以考慮對向主機送出的讀出數(shù)據(jù)施行加密處理，對從主機接收到到的數(shù)據(jù)進行解密處理。
如上所述，采用把圖8所示的控制器30分成功能塊的辦法，在與主機之間的接口規(guī)格變化的情況下，就可以僅僅變更主機接口控制對單元35的功能進行應(yīng)對。此外，在存儲器的規(guī)格變化的情況下同樣，也可以僅僅變更存儲器接口控制單元37的功能進行應(yīng)對。
圖11示出了在已把圖7所示的本發(fā)明的半導(dǎo)體器件100安裝到電路板上邊的實施形態(tài)中進一步擴展(閃速)存儲器的情況下的連接例子。擴展(閃速)存儲器的I/O0～I/O7端子，與內(nèi)置(閃速)存儲器的I/O0～I/O7端子同樣，在半導(dǎo)體器件100的外部(電路板上邊)與控制器的F_DA(0)～F_DA(7)端子進行連接。在存儲器總線中，內(nèi)置(閃速)存儲器和擴展存儲器都在同一階層(共通供給地址、數(shù)據(jù)、各種控制信號等的連接形態(tài))進行連接。其它的存取控制信號，片選信號CE，則把控制器的輸出端子F_CEA_1、F_CEA_2個別地分別連接到內(nèi)置(閃速)存儲器和擴展(閃速)存儲器上。串行時鐘SC也同樣地分別個別地連接控制器的輸出端子F_SC_A1、F_SC_A2。忙閑信號RDY/Busy也同樣地分別個別地連接控制器的輸出端子F_RDY_1、F_RDY_2。指令允許信號CDE、輸出允許信號OE、和寫入允許信號WE的連接，則共通地把控制器的信號端子、內(nèi)置(閃速)存儲器和擴展(閃速)存儲器的各個信號端子連接起來。
因此，作為擴展(閃速)存儲器用的存儲器擴展端子(圖1的外部端子16)，是片選信號CE、串行時鐘信號SC、和忙閑信號RDY/Busy的各個外部端子的總稱。
擴展存儲器50的安裝形態(tài)，例如如圖25所示，在已把多個存儲器芯片3維安裝起來的封裝的形態(tài)下安裝到電路板上邊。隨著所要求的存儲器容量的增大，可以考慮那些可靠性高的安裝形態(tài)。半導(dǎo)體芯片51、52，例如構(gòu)成64兆位的閃速存儲器EEPROM。半導(dǎo)體芯片51、52，使各自的背面間彼此相向，在對于電極焊盤4的排列方向進行直交的方向上在使各自的位置錯開的狀態(tài)下中間存在著粘接劑層5地進行粘接固定。各個半導(dǎo)體芯片51、52中的每一個，都被支持引線6B支持，各個電極焊盤4和引線7中的每一個都用金屬絲8進行電連，用樹脂密封體9進行密封。
圖11的擴展存儲器50如上所述在由多芯片51、52構(gòu)成的情況下，各個擴展存儲器51、52，除去分別個別地連接與存儲器芯片對應(yīng)的存取控制信號(片選信號CE、串行時鐘信號SC和忙閑信號RDY/Busy等)之外，還共通地連接到控制器30和內(nèi)置存儲器20之間的連接總線上。如上所述那樣地進行處理，就可以構(gòu)成把擴展存儲器加到母板上邊的半導(dǎo)體盤器件。
以上所說明的本發(fā)明的實施例的半導(dǎo)體器件100，在1個封裝內(nèi)內(nèi)置有多個不同種類的半導(dǎo)體芯片，由于作為不同種類的半導(dǎo)體芯片，因而測試內(nèi)容不一樣，故在在對封裝進行了組裝后就必須對每一個半導(dǎo)體芯片進行彼此不同的測試，在測試中為了提高特定不合格部位的精度就必須避免起因于一方的半導(dǎo)體芯片的漏電流混入到另一方的半導(dǎo)體芯片的輸入端子和輸出端子上。作為為此目的的解決方案，可以考慮極力避免上述半導(dǎo)體器件100內(nèi)的多個芯片間的內(nèi)部連接，分別獨立地連接到封裝的外部端子上。只有接地Vss，可以采用作為最低限度公用，把各個芯片的電源Vcc作成為獨立端子的辦法，提高備用電流屏蔽的試驗精度。
上述半導(dǎo)體器件100的測試，進行在存儲器測試系統(tǒng)中多個同時進行存儲器測試的步驟和在邏輯測試系統(tǒng)中高速地進行控制器的測試的步驟這2個階段測試，效率是好的。這種做法可以利用個別的半導(dǎo)體芯片的測試環(huán)境，縮短半導(dǎo)體器件的開發(fā)的周轉(zhuǎn)周期(TAT)的效果大。
(實施形態(tài)2)圖21是與圖6所示的外部端子不同的另外的方案，示出了考慮到在半導(dǎo)體器件100的外部進行短路連接的容易性的外部端子排列方案。
從圖6進行變更的想法，由于會縮短來自控制器芯片30的外部端子和來自存儲器芯片20的外部端子的外部連接距離，故在可能的范圍內(nèi)把需要進行外部連接的端子相鄰接地進行配置。
圖6所示的實施形態(tài)1是把現(xiàn)存的控制器芯片和存儲器芯片安裝到1個封裝內(nèi)的例子?？刂破餍酒?、存儲器芯片的各個電極焊盤的配置，原來是以作成為個別的封裝用的配置為主。示出的是這樣的例子即便是利用這樣的現(xiàn)存的芯片，取決于對疊層后的多個芯片的水平方向的位置關(guān)系、電極焊盤的多少的變更、金屬絲連接位置的研究，如圖2所示，用金屬絲把各個電極焊盤連接到引線上，也可以把外部端子配置在四邊上。但是，也要考慮必須在電路板上邊用布線把外部端子連接起來的使用者的負擔(dān)。
圖12只要進行使得每一個需要連接的控制器芯片和存儲器芯片的的外部端子鄰接配置那樣地，例如，使控制器的電極焊盤的配置適合于MCP用途的設(shè)計，則使用者在電路板上邊的短路連接就會變得容易起來。另外，由于在芯片上邊的電極焊盤的配置存在著種種的制約，故人們認(rèn)為為結(jié)果就變成為在可能的范圍內(nèi)實現(xiàn)連接對象的外部端子的鄰接。
(實施例3)圖13示出了實施本發(fā)明的疊層化CSP的剖面圖。與實施形態(tài)1同樣，是例如把控制器芯片30和存儲器芯片20收納于1個封裝內(nèi)的例子，它是這樣地形成的用各個芯片的電極焊盤借助于金屬絲114連接到布線層112的電極部分上，通過絕緣性襯底111的貫通孔116把外部端子115連接到該布線層112的焊區(qū)(land)部分117上。上述布線層112比起單層來大多數(shù)的情況下是多層。
本實施例的情況下也和實施例1同樣，控制器芯片30和存儲器芯片20的地址、數(shù)據(jù)、指令和存取控制信號的輸入輸出端子分別獨立地連接到上述外部端子115上，基本上不進行內(nèi)部連接。至于除此之外的信號、電源，也基本上分別獨立地連接到輸入輸出端子115上。
圖14是示出了使需要向圖13的CSP的外部端子115進行外部連接的各個信號的CSP內(nèi)部連接布線層內(nèi)連接的情況的概念圖的一個例子。信號名與圖6所示的信號名是共通的。如圖14所示，進行向外部端子連接的理由，在已把CSP安裝到電路板上的情況下，在外部端子的排列中，向位于內(nèi)部一側(cè)的外部端子115進行的電路板上邊的布線，具有這樣的傾向由于外部端子的布線節(jié)距越小則就越不得不提高布線密度而變得困難起來，所以要盡量選擇內(nèi)部一側(cè)的鄰接的外部端子，以決定在電路板上邊進行外部連接的外部端子。
圖15示出了對在圖14中對向外部端子進行輸出的對應(yīng)的各個信號端子在電路板上邊進行外部連接的例子。
(實施形態(tài)4)在圖16a～圖16c所示的那種引線框架型MCM(多芯片組件)的安裝形態(tài)中，倘采用本發(fā)明，就是說，采用使各個芯片獨立地與外部端子進行連接而不進行內(nèi)部連接的辦法，也可以像在實施例1中所講述的那樣，把MCM內(nèi)的芯片測試環(huán)境作成為與對袼褙的芯片所開發(fā)的測試環(huán)境相同的測試環(huán)境。圖16a是使用電路基板的組件的例子，圖16b是使用引線框架的組件的例子，圖16c是使用電路基板和引線框架的組件的例子，161是第1LSI芯片，162是第2LSI芯片，163是樹脂，164是金屬絲，165是引線框架，166是厚膜電阻，167是芯片電容器。
(實施形態(tài)5)若對從上邊所說的實施形態(tài)到實施形態(tài)4所述的本發(fā)明的技術(shù)思想進行整理歸納，則對于使多個芯片1個封裝化的對象同樣可以適用。
例如，在圖17所示的現(xiàn)有安裝形態(tài)’中，人們認(rèn)為只要對安裝到母板或MCM電路基板上邊實現(xiàn)了規(guī)定的功能的現(xiàn)存的多個芯片(假定在封裝形態(tài)或裸芯片形態(tài)下進行安裝)，提出了提高安裝密度的要求，而且產(chǎn)品數(shù)量預(yù)計很大，就可以把形成了適當(dāng)?shù)募w的多個芯片收納于1個封裝內(nèi)。特別是3維芯片安裝，對于提高安裝密度是有效的。
如上所述，在把多個芯片收納于1個封裝內(nèi)的情況下，在本發(fā)明的情況下，其特征在于獨立地與封裝的外部端子進行連接并引出到外部而盡可能地不把多個芯片間的連接拿到封裝內(nèi)去。借助于此，對封裝內(nèi)的各個芯片進行測試的環(huán)境，就可以在與把每一個芯片收納于單一的封裝內(nèi)進行測試的環(huán)境非常接近的狀況或在同一環(huán)境下進行測試。這樣的測試具有可以不加變動地使用現(xiàn)存的測試環(huán)境的可能性高，可以保證測試可靠性的優(yōu)點。此外，由于還可以削減在開發(fā)新的封裝時的測試開發(fā)所花費的時間，故可以實現(xiàn)開發(fā)成本的降低，和開發(fā)期間的縮短。
如果假定把多個芯片間的一部分連接收納于封裝內(nèi)，則在測試各個芯片的情況下只要不施行把上述一部分的連接的影響去掉的對策后再進行測試，就不可能保證測試可靠性。如上所述，作為把多個芯片間的一部分連接收納于1封裝內(nèi)的情況，可以考慮為了進行高速處理必須縮短布線長度的情況等。
本發(fā)明的應(yīng)用，不僅圖7所示的電路板上邊等直接連接起來使用的具有緊密連接芯片間(chipA，chipB){關(guān)系密切的芯片集體}，在雖然不直接進行連接，但被看作是為了實現(xiàn)某種功能所不可或缺的組合的芯片間(chipD，chipE){關(guān)系不密切的芯片的集體}中，也具有同樣的效果。
此外，特別是上述關(guān)系不密切的芯片的集體的封裝，由于變成了在封裝內(nèi)部連接獨立的構(gòu)成(可以認(rèn)為電源或接地線是共通的)，故即便是在因例如1個芯片變成為不合格而不能使用的情況下只要其它的芯片是可用的，就可以在其它的芯片的功能的范圍內(nèi)使用封裝。
(實施形態(tài)6)圖18示出了作為存儲器使用DRAM，與執(zhí)行圖象處理的控制器組合起來的封裝的例子。此外，圖19示出了把DRAM和閃速存儲器組合起來的封裝的例子。人們認(rèn)為這是一種在圖形通信等需要大量的暫時存儲存儲器的移動電話用途等方面今后需求會增加的封裝。
在上述不論哪一種中，都可以考慮本發(fā)明的獨立端子的構(gòu)成，預(yù)計會有同樣的效果。
(實施形態(tài)7)圖21示出了為了收納于半導(dǎo)體封裝10內(nèi)的多個芯片的測試容易化，在實施形態(tài)1中所公開的半導(dǎo)體盤器件100的另外的解決方案。本實施形態(tài)7的半導(dǎo)體盤器件100，在半導(dǎo)體封裝10內(nèi)設(shè)置測試模式切換外部端子17，從外部輸入測試模式切換信號。在半導(dǎo)體封裝10內(nèi)的多個芯片20、30間進行內(nèi)部連接，例如，在內(nèi)部總線311、312之間的交點和內(nèi)部總線33、314、315之間的交點上設(shè)置連接切換選擇器61、62。
在根據(jù)從外部輸入進來的測試模式切換信號，例如，指定控制器芯片30的測試模式的情況下，選擇器61就通過內(nèi)部總線311把控制器芯片30連接到外部端子12上，把內(nèi)部總線312從連接切斷。此外，選擇器62，則把內(nèi)部總線313、314連接起來把控制器芯片30連接到外部端子18上。
此外，在指定存儲器芯片20的測試模式的情況下，選擇器61就把外部端子12一側(cè)的內(nèi)部總線311和內(nèi)部總線312連接起來，切斷控制器一側(cè)的內(nèi)部總線311。選擇器62把內(nèi)部總線314、315連接起來，把存儲器芯片20連接到外部端子18上，切斷內(nèi)部總線313。
借助于以上的測試模式切換，借助于連接到外部端子112、18上的測試系統(tǒng)，就可以分別獨立地測試控制器芯片30或存儲器芯片20。這可以得到與在實施形態(tài)1中分別把各個芯片獨立連接到外部端子上進行測試的情況相同的效果。
在把本實施形態(tài)的半導(dǎo)體盤器件100安裝到母板上使用的情況下，向上述測試模式切換外部端子17輸入通常模式的信號，根據(jù)該信號，選擇器61把內(nèi)部總線311、312連接起來，選擇器62把內(nèi)部總線313、314連接起來。控制器30，就可以在與內(nèi)置存儲器20同一階層上對連接到外部端子12、18上的擴展存儲器進行存取。
上述連接切換選擇器61、62具備解讀測試模式信號的譯碼器，借助于內(nèi)置開關(guān)手段把要切斷的內(nèi)部總線一側(cè)控制成高輸出阻抗?fàn)顟B(tài)。另外，上述連接切換選擇器61、62，也可以理解為配置到上述多個芯片20、30內(nèi)的各個輸出電路上的三態(tài)(3態(tài))形式的輸出電路。
把上述連接切換選擇器61、62設(shè)置到半導(dǎo)體封裝10內(nèi)的場所，可以考慮例如組裝到控制器芯片30內(nèi)的輸入輸出端子部分內(nèi)。如圖22所示，連接到控制器芯片30內(nèi)的連接切換選擇器63、64，分別組裝并連接到輸入輸出端子(電極焊盤)33、34上。輸入輸出端子33、34，由于要進行與外部端子之間的連接和與存儲器芯片20之間的連接，故雖然預(yù)計電極焊盤數(shù)會增加，但是，卻具有可以在控制器芯片30內(nèi)內(nèi)置連接切換選擇器63、64的優(yōu)點。連接切換選擇器63、64的功能實質(zhì)上與圖21的連接切換選擇器61、62的功能是一樣的。但是，連接切換選擇器63、64結(jié)果卻變成為切換與控制器內(nèi)部電路之間的連接。測試模式切換信號，共通地向控制器30的電極焊盤45輸入。
在圖2所示的實施例中，若舉出與芯片A30和芯片B20相當(dāng)?shù)木唧w例，則可以考慮表3所示的組合。
表3

此外，圖21、圖22所示的測試模式切換信號端子17沒有必要是專用的外部端子，在借助于多個其它的信號的組合變成為測試模式切換信號的代用信號的情況下，也可以不設(shè)置測試模式切換信號端子17。
如上所述，倘把連接切換選擇器61、62、63、64設(shè)置在封裝10內(nèi)。則與實施形態(tài)1所述的半導(dǎo)體盤器件100同樣，可以在個別的測試環(huán)境下對每一個芯片進行測試。此外，不同點是本實施例的半導(dǎo)體盤器件100可以把多個芯片間的連接布線312、313、315取入到半導(dǎo)體封裝10內(nèi)。
(實施形態(tài)8)圖23示出了在上述實施形態(tài)1、7中說明的MCP型的半導(dǎo)體盤器件100的變形例。本實施形態(tài)的半導(dǎo)體盤器件100，控制器30選擇內(nèi)置存儲器20，在控制器30和內(nèi)置存儲器20之間對要使之活性化的片選信號CE1的信號路徑進行內(nèi)部連接。此外，控制器30，通過外部端子19輸出選擇已安裝到半導(dǎo)體盤器件100的外部上的擴展存儲器51、52的片選信號CE2、CEn?？刂破?0存取存儲器所需要的其它的所有的輸入輸出信號，都經(jīng)由內(nèi)部總線316，內(nèi)部連接到內(nèi)置存儲器20上。此外，上述內(nèi)部總線連接到擴展存儲器接口41上，并通過母板上邊的擴展存儲器總線301，使得控制器30可以對擴展存儲器51、52進行存取。另外，在圖23的實施例中，雖然其它的所有的輸入輸出信號都可以經(jīng)由內(nèi)部總線316連接到內(nèi)置存儲器20上，但是，卻可以考慮適當(dāng)采取把其中的一部分的信號，如實施形態(tài)1的圖1所示，向外部引出并經(jīng)由外部連接進行與控制器30和內(nèi)置存儲器20之間的連接的做法。
本實施例和眾所周知的例子特開平6-250799號公報’之間的不同在于本實施例是以MCP形式構(gòu)成的半導(dǎo)體盤器件，相對于此，眾所周知的例子，是在1個芯片的LSI上邊構(gòu)成的半導(dǎo)體盤器件，以及本實施例的擴展存儲器接口是使地址/數(shù)據(jù)/指令進行多路復(fù)用的接口。此外，如上所述，倘實施使一部分的信號向外部引出并經(jīng)由接口進行與控制器30和內(nèi)置存儲器20之間的連接的做法，則擴展存儲器接口41就將變成為擴展存儲器51、52與內(nèi)置存儲器20的共通的接口，這與上述眾所周知的例子的擴展存儲器接口是擴展存儲器專用接口這一點明確地不一樣。
(實施形態(tài)9)圖24示出了在1個LSI上邊放進控制器單元70和存儲器單元80的半導(dǎo)體盤LSI 60的構(gòu)成例。在這樣的構(gòu)成的LSI的測試中，人們認(rèn)為，為了個別地、可靠性良好地實施各個單元的測試，也是以盡量避免單元間的內(nèi)部連接的一方為好。為此，與實施形態(tài)1同樣，要構(gòu)成獨立地把密封該LSI芯片的半導(dǎo)體封裝10的外部端子12、13、14、15、16和各個單元70、80的輸入輸出部分73、74、81、82連接起來的半導(dǎo)體盤LSI 60。在把半導(dǎo)體盤LSI安裝到電路板上邊后，在電路板上邊把外部端子連接起來構(gòu)成半導(dǎo)體盤器件。控制器70通過外部端子(存儲器接口)12、存儲器總線301、外部端子14對存儲器80進行存取。
本實施例和眾所周知的例子特開平6-250799號公報’之間的不同在于本實施例是通過半導(dǎo)體封裝10的外部端子，借助于電路板上邊的外部連接完成連接的規(guī)格，而不是在內(nèi)部把在單一的LSI上邊構(gòu)成的控制器和存儲器連接起來。這將使得存儲器接口12變成為內(nèi)置存儲器20和擴展存儲器50之間的共通的接口，與公知例的接口明確地不一樣。
另外，如上所述，不僅使控制器單元70和存儲器單元80之間的信號連接都變成為外部連接，在個別的單元的測試中，還可以考慮作成為通過外部端子僅僅把與別的單元之間的連接的影響大的信號在外部進行連接的辦法，把其它的影響小的作成為內(nèi)部連接的做法。
把以上所說明的本發(fā)明的若干實施形態(tài)歸納整理如下。
(形態(tài)1)一種在單一封裝內(nèi)含有第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的半導(dǎo)體器件，其特征在于具備上述第1半導(dǎo)體芯片，上述第2半導(dǎo)體芯片，和設(shè)置在與上述封裝的外部端子之間的信號的內(nèi)部連接部分上，切換內(nèi)部連接的選擇器；向上述選擇器輸入測試模式信號的測試模式輸入外部端子；上述選擇器根據(jù)上述測試模式信號，使上述第1半導(dǎo)體芯片的各個輸入輸出端子與上述封裝的各個外部端子獨立地進行連接，切斷上述第2半導(dǎo)體芯片的連接的第1測試模式；上述選擇器根據(jù)上述測試模式信號，使上述第2半導(dǎo)體芯片的各個輸入輸出端子與上述封裝的各個外部端子獨立地進行連接，切斷上述第1半導(dǎo)體芯片的連接的第2測試模式；上述選擇器根據(jù)通常模式信號，使上述第1半導(dǎo)體芯片和第2半導(dǎo)體芯片進行內(nèi)部連接的通常模式。
(形態(tài)2)根據(jù)形態(tài)1所述的半導(dǎo)體器件，其特征在于上述選擇器被組裝到上述第1半導(dǎo)體芯片的輸入輸出端子部分內(nèi)，上述第1半導(dǎo)體芯片的輸入輸出端子和上述第2半導(dǎo)體芯片的各個輸入輸出端子，以及上述第1半導(dǎo)體芯片的輸入輸出端子和上述封裝的各個外部端子進行內(nèi)部連接。
(形態(tài)3)根據(jù)形態(tài)1或形態(tài)2所述的半導(dǎo)體器件，其特征在于上述測試模式信號可被多個其它的信號的組合代用，上述測試模式輸入外部端子可以被多個其它的信號輸入外部端子代用。
(形態(tài)4)一種在單一封裝內(nèi)含有第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的半導(dǎo)體器件，其特征在于上述第1半導(dǎo)體芯片的各個信號電極焊盤和上述封裝的第1外部端子群的各個端子在上述封裝內(nèi)分別一對一地進行連接；上述第2半導(dǎo)體芯片的各個信號電極焊盤和上述封裝的第2外部端子群的各個端子在上述封裝內(nèi)分別一對一地進行連接；電源端子或接地端子中的任何一者共通地連接到上述第2半導(dǎo)體芯片和第2半導(dǎo)體芯片上。
(形態(tài)5)根據(jù)形態(tài)1或4所述的半導(dǎo)體器件，其特征在于上述第1半導(dǎo)體芯片被載置到上述第2半導(dǎo)體芯片的上邊，而且，把上述第1半導(dǎo)體芯片的與電路形成面相反的一側(cè)的面(背面)和上述第2半導(dǎo)體芯片的電路形成面粘接固定起來；引線框架的支持部分粘接固定到上述第2半導(dǎo)體芯片的電路形成面上，并進行樹脂密封。
(形態(tài)6)根據(jù)形態(tài)1到形態(tài)5中的任何一個形態(tài)所述的半導(dǎo)體器件，其特征在于在獨立地連接到上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的各自的輸入信號用的電極焊盤上的外部端子中，把連接到上述第1半導(dǎo)體芯片上的外部端子，和連接到上述第2半導(dǎo)體芯片上的外部端子的連接對象的外部端子間，至少一組作成為進行鄰接的配置。
(形態(tài)7)一種半導(dǎo)體器件，其特征在于具備存儲器芯片；具有用來連接到主機上的多個輸入輸出端子的主機接口；根據(jù)通過上述主機接口從上述主機接收到的存儲器存取要求，對上述存儲器芯片進行存取控制的控制器芯片；上述控制器芯片對上述存儲器芯片進行存取的信號與上述控制器芯片的各個輸入輸出端子獨立地進行連接的第1多個外部端子；借助于上述控制器對上述存儲器芯片進行存取的信號與上述存儲器芯片的各個輸入輸出端子獨立地進行連接的第2多個外部端子，借助于對上述第1外部端子和上述第2外部端子進行外部連接，變成為可以用上述控制器對上述存儲器進行存取的規(guī)格。
(形態(tài)8)根據(jù)形態(tài)1所述的半導(dǎo)體器件，其特征在于上述控制器芯片，還具備輸入輸出用來對連接到上述半導(dǎo)體器件的外部上的擴展存儲器進行存取控制的存取控制信號的第3多個外部端子。
(形態(tài)9)根據(jù)形態(tài)7所述的半導(dǎo)體器件，其特征在于在連接到上述控制器芯片和上述存儲器芯片的各自的地址、數(shù)據(jù)輸入輸出用的電極焊盤上的外部端子中，把連接到上述控制器芯片上的外部端子，和連接到上述存儲器芯片上的外部端子的連接對象的外部端子間，至少一組作成為進行鄰接的配置。
(形態(tài)10)一種半導(dǎo)體盤器件，其特征在于其構(gòu)成為把具備存儲器芯片；具有用來連接到主機上的多個輸入輸出端子的主機接口；根據(jù)通過上述主機接口從上述主機接收到的存儲器存取要求，對上述存儲器芯片進行存取控制的控制器芯片；上述控制器芯片對上述存儲器芯片進行存取的信號與上述控制器芯片的各個輸入輸出端子一對一地進連接起來的第1多個外部端子；借助于上述控制器對上述存儲器芯片進行存取的信號與上述存儲器芯片的各個輸入輸出端子一對一地進連接起來的第2多個外部端子的半導(dǎo)體器件安裝到母板上，用上述母板上邊的布線分別把上述第1多個外部端子和上述第2多個外部端子連接起來。
(形態(tài)11)一種半導(dǎo)體器件，其特征在于具備這樣的規(guī)格在單一半導(dǎo)體芯片內(nèi)具備控制單元和存儲單元，上述控制單元的1個信號輸出和上述半導(dǎo)體芯片的第1外部端子獨立地進行內(nèi)部連接，上述存儲單元的1個信號輸入和上述半導(dǎo)體芯片的第2外部端子獨立地進行內(nèi)部連接，采用在上述半導(dǎo)體芯片的外部把上述半導(dǎo)體芯片的第1和第2外部端子連接起來的辦法，完成上述控制單元的信號輸出和上述存儲單元的信號輸入之間的連接。
(形態(tài)12)一種半導(dǎo)體器件，其特征在于在單一的半導(dǎo)體芯片內(nèi)具備控制單元和存儲單元，上述控制單元的輸出信號A向上述存儲器芯片進行輸入的路徑，由把上述控制單元的輸出部分和上述半導(dǎo)體芯片的第1外部端子連結(jié)起來的第1部分路徑，把上述半導(dǎo)體芯片的第1外部端子和上述存儲器芯片的輸入部分連結(jié)起來的第2部分路徑，和在上述半導(dǎo)體芯片的外部，把上述半導(dǎo)體芯片的第1外部端子和第2外部端子短路連接起來的第3部分路徑構(gòu)成。
(形態(tài)13)根據(jù)形態(tài)11或12所述的半導(dǎo)體器件，其特征在于上述控制單元具備對來自主機的存取進行應(yīng)答的接口功能，和把來自上述主機的存取變換成上述存儲單元固有的存取以對上述存儲單元進行存取控制的功能。
(形態(tài)14)根據(jù)形態(tài)1到13中的任何一個形態(tài)所述的半導(dǎo)體器件，其特征在于上述第1半導(dǎo)體芯片是SRAM或控制器，上述第2半導(dǎo)體芯片是閃速存儲器(一攬子擦除型EEPROM)或DRAM。
(形態(tài)15)根據(jù)形態(tài)4所述的半導(dǎo)體器件，其特征在于上述第1或上述第2半導(dǎo)體芯片中的任何一者在測試做變成為不合格，就使之不發(fā)揮作用，僅僅使其余的半導(dǎo)體芯片發(fā)揮作用。
(形態(tài)16)一種半導(dǎo)體盤器件，其特征在于由以下的部分構(gòu)成在單一封裝內(nèi)含有存儲器芯片，具有用來連接到主機上的多個輸入輸出端子的主機接口，根據(jù)通過上述主機接口從上述主機接收到的存儲器存取要求，存取控制上述存儲器芯片的控制器芯片，具有上述控制器芯片用來存取控制外部的擴展存儲器的多個輸入輸出端子的存儲器接口的半導(dǎo)體器件；安裝上述半導(dǎo)體器件的母板；用上述母板上邊的布線，與上述半導(dǎo)體器件的存儲器接口進行連接的擴展存儲器。
(形態(tài)17)根據(jù)形態(tài)16所述的半導(dǎo)體盤器件，其特征在于上述半導(dǎo)體器件的封裝構(gòu)造是把上述存儲器芯片和上述控制器芯片疊層起來后進行樹脂密封。
(形態(tài)18)根據(jù)形態(tài)16所述的半導(dǎo)體盤器件，其特征在于上述擴展存儲器在使多個存儲器芯片進行疊層起來進行樹脂密封后的形態(tài)下安裝到上述母板上邊。
倘采用本發(fā)明，在可以采用把多個半導(dǎo)體芯片收納于單一封裝內(nèi)的辦法，實現(xiàn)安裝面積的縮小，同時，采用在可能的范圍內(nèi)排除封裝內(nèi)的多個芯片間的內(nèi)部連接，使各個芯片的各個端子(電極焊盤)與封裝的外部端子獨立地進行連接的辦法，在對封裝內(nèi)的各個芯片進行測試時，還可以排除來自被測試芯片以外的芯片的信號、漏電流等的影響，提供可以獨立地測試各個芯片的環(huán)境。這可以采用在保持以個別芯片為被測試對象開發(fā)出來的現(xiàn)存的測試系統(tǒng)的原狀不變的狀態(tài)下或者僅僅進行稍許訂正的辦法加以利用，若獨立地對各個芯片進行測試則還可以保證測試的可靠性。其結(jié)果是，由于在新的測試系統(tǒng)的開發(fā)中不再需要花費工時和費用，故可以壓低產(chǎn)品的開發(fā)周期和造價。
此外，在封裝內(nèi)設(shè)置測試用選擇器，借助于模式信號切換內(nèi)部連接，獨立地對各個芯片進行測試的方式，也與上述同樣，可以使用應(yīng)對個別芯片的測試系統(tǒng)，具有同樣的效果。但是，卻需要這樣的設(shè)計把選擇器配置到封裝內(nèi)的內(nèi)部布線上邊或配置到控制器芯片內(nèi)等。
權(quán)利要求
1.一種半導(dǎo)體器件，在單一封裝內(nèi)含有存儲器芯片，具有用來連接到主機上的多個輸入輸出外部端子的第1接口，具有對通過上述第1接口從上述主機接收到的存儲器存取要求進行應(yīng)答的功能，和根據(jù)上述存儲器存取要求變換成上述存儲器芯片固有的存取以對上述存儲器芯片進行存取控制的功能的控制器芯片，在上述封裝的第1多個外部端子上設(shè)置用來使上述控制器芯片存取上述存儲器芯片的信號接口，和在上述封裝的第2多個外部端子上設(shè)置用來存取上述存儲器芯片的信號接口。
2.一種半導(dǎo)體器件，該半導(dǎo)體器件具備如下的構(gòu)成第1半導(dǎo)體芯片在背面上形成有第1絕緣性粘接層，在表面上形成了布線層和在背面上形成了與上述布線層電連的安裝用外部端子的絕緣性襯底或絕緣性薄膜的表面上，中間存在著上述第1絕緣性粘接層地裝載有上述第1半導(dǎo)體芯片，第2半導(dǎo)體芯片在背面上形成有第2絕緣性粘接層，在上述第1半導(dǎo)體芯片的電路形成面上邊，中間存在著上述第2絕緣性粘接層地裝載有第2半導(dǎo)體芯片，上述第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的電極焊盤和上述布線層的電極部分用金屬絲進行連接，以及用上述金屬絲連接起來的各個連接部分和金屬絲被樹脂密封起來，來自上述第1或第2半導(dǎo)體芯片的輸出信號A被輸出至上述半導(dǎo)體器件的第1外部端子，并把上述半導(dǎo)體器件的第2外部端子當(dāng)作信號A的輸入端子，上述第2外部端子被連往另一個半導(dǎo)體芯片的電極焊盤。
3.一種半導(dǎo)體器件，具有中間存在著絕緣性粘接層地進行彼此粘接以進行疊層的第1半導(dǎo)體芯片、第2半導(dǎo)體芯片和支持引線，被配置在上述第1和第2半導(dǎo)體芯片的外側(cè)一邊，由內(nèi)部部分和外部部分構(gòu)成，而且上述第1和第2半導(dǎo)體芯片的各個電極焊盤和上述內(nèi)部部分，通過導(dǎo)電性的金屬絲電連起來的多個引線，用樹脂把上述第1和第2半導(dǎo)體芯片、金屬絲以及引線的內(nèi)部部分密封起來的樹脂密封體，該半導(dǎo)體器件具備如下的構(gòu)成來自上述第1或第2半導(dǎo)體芯片的輸出信號A被輸出至上述半導(dǎo)體器件的第1外部端子，并把上述半導(dǎo)體器件的第2外部端子當(dāng)作信號A的輸入端子，把上述第2外部端子連往另一個半導(dǎo)體芯片的電極焊盤。
4.一種半導(dǎo)體器件，具有被裝載到電路基板或支持引線的上表面或下表面上的第1半導(dǎo)體芯片和第2半導(dǎo)體芯片，被配置在上述第1和第2半導(dǎo)體芯片的外側(cè)一邊，由內(nèi)部部分和外部部分構(gòu)成，而且上述第1和第2半導(dǎo)體芯片的各個電極焊盤和上述內(nèi)部部分，通過導(dǎo)電性的金屬絲電連起來的多個引線，用樹脂把上述第1和第2半導(dǎo)體芯片、金屬絲以及引線的內(nèi)部部分密封起來的樹脂密封體，該半導(dǎo)體器件具備如下的構(gòu)成來自上述第1或第2半導(dǎo)體芯片的輸出信號A被輸出至上述半導(dǎo)體器件的第1外部端子，并把上述半導(dǎo)體器件的第2外部端子當(dāng)作信號A的輸入端子，把上述第2外部端子連往另一個半導(dǎo)體芯片的電極焊盤。
5.一種在單一封裝內(nèi)含有第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的半導(dǎo)體器件，具備如下的規(guī)格上述第1半導(dǎo)體芯片的信號A輸出端子和上述半導(dǎo)體器件的第1外部端子，在上述封裝內(nèi)進行內(nèi)部連接而不再連接到其它端子，上述第2半導(dǎo)體芯片的信號A輸入端子和上述半導(dǎo)體器件的第2外部端子，在上述封裝內(nèi)進行內(nèi)部連接而不再連接到其它端子，采用在上述半導(dǎo)體器件的外部使上述半導(dǎo)體器件的上述第1和第2外部端子進行短路連接的辦法，完成上述第1、第2半導(dǎo)體芯片間的信號A的連接。
6.一種半導(dǎo)體器件，在被安裝到單一封裝內(nèi)的第1半導(dǎo)體芯片和第2半導(dǎo)體芯片中，上述第1半導(dǎo)體芯片的輸出信號A向上述第2半導(dǎo)體芯片進行輸入的路徑，由以下三部分路徑構(gòu)成把上述第1半導(dǎo)體芯片的輸出端子和上述封裝的第1外部端子連結(jié)起來的第1部分路徑，把上述封裝的第2外部端子和上述第2半導(dǎo)體芯片的輸入端子連結(jié)起來的第2部分路徑，和在上述封裝的外部，把上述端子的第1外部端子和第2外部端子短路連結(jié)起來的第3部分路徑。
7.根據(jù)權(quán)利要求2到6中的任何一項權(quán)利要求所述的半導(dǎo)體器件，上述第1半導(dǎo)體芯片是控制器芯片，上述第2半導(dǎo)體芯片是存儲器芯片。
8.一種在單一封裝內(nèi)含有存儲器芯片和對上述存儲器芯片進行存取控制的控制器芯片的半導(dǎo)體器件，具備如下的構(gòu)成上述控制器芯片在上述封裝內(nèi)把選擇上述存儲器芯片的信號連接起來，輸出上述控制器芯片選擇位于上述封裝外部的擴展存儲器的信號的上述封裝的第1外部端子，輸入輸出用來使上述控制器芯片存取上述擴展存儲器的地址/數(shù)據(jù)/指令信號和存取控制信號的第2外部端子，在上述封裝內(nèi)部把用來使上述控制器芯片存取上述存儲器芯片的地址/數(shù)據(jù)/指令信號，和存取控制信號連往上述存儲器芯片或者把一部分信號共通地向上述第2外部端子輸入輸出，經(jīng)由上述封裝外部的連接和第3外部端子，把上述一部分信號連往上述存儲器芯片。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，上述控制器芯片經(jīng)由上述封裝的第2外部端子，多路復(fù)用地輸入輸出地址、數(shù)據(jù)和指令。
10.根據(jù)權(quán)利要求1、7或8所述的半導(dǎo)體器件，上述存儲器芯片是閃速存儲器。
11.根據(jù)權(quán)利要求1、7或8所述的半導(dǎo)體器件，上述存儲器芯片是DRAM芯片或SRAM芯片。
12.根據(jù)權(quán)利要求7或8所述的半導(dǎo)體器件，上述控制器芯片具備對來自主機的存取進行應(yīng)答的接口功能，和把來自上述主機的存取變換成上述存儲器芯片固有的存取以對上述存儲器芯片進行存取控制的接口功能。
13.根據(jù)權(quán)利要求1或12所述的半導(dǎo)體器件，上述控制器芯片，還具備給向上述存儲器芯片的寫入數(shù)據(jù)附加上錯誤校正碼進行寫入，以及在錯誤訂正處理中使從上述存儲器芯片中讀出來的數(shù)據(jù)復(fù)原的功能。
14.根據(jù)權(quán)利要求1或12所述的半導(dǎo)體器件，上述控制器芯片還具備對要求安全保密性的寫入數(shù)據(jù)實施加密處理向上述存儲器芯片進行寫入，以及使來自上述存儲器芯片的讀出數(shù)據(jù)進行解密處理的功能。
15.根據(jù)權(quán)利要求5或6所述的半導(dǎo)體器件，上述第1半導(dǎo)體芯片，在矩形的半導(dǎo)體襯底的電路形成面(表面)上形成有多個電極焊盤，上述第2半導(dǎo)體芯片，在比上述第1半導(dǎo)體芯片的半導(dǎo)體襯底還大的尺寸的矩形半導(dǎo)體襯底的電路形成面上形成有多個電極焊盤，上述半導(dǎo)體器件具有配置在上述第1和第2半導(dǎo)體芯片的外側(cè)一邊，由內(nèi)部部分和外部部分構(gòu)成，而且上述第1和第2的各個半導(dǎo)體芯片的各個電極焊盤和上述內(nèi)部部分，通過導(dǎo)電性金屬絲電連起來的多個引線，支持上述第2半導(dǎo)體芯片的支持引線，把上述第1和第2半導(dǎo)體芯片、金屬絲以及引線的內(nèi)部部分進行樹脂密封的樹脂密封體。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中，上述第1半導(dǎo)體芯片載置到上述第2半導(dǎo)體芯片的上邊，而且與上述第1半導(dǎo)體芯片的電路形成面相反的面(背面)與第2半導(dǎo)體芯片的電路形成面粘接固定起來，上述支持引線，被粘接固定到上述第2半導(dǎo)體芯片的電路形成面上。
17.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體器件，上述第2半導(dǎo)體芯片的厚度比上述第1半導(dǎo)體芯片的厚度還厚。
18.根據(jù)權(quán)利要求5或6所述的半導(dǎo)體器件，上述第1半導(dǎo)體芯片在背面上形成有第1絕緣性粘接層，中間存在著上述第1絕緣性粘接層地把上述第1半導(dǎo)體芯片裝載到在表面上具有布線層和在背面上通過貫通孔與上述布線層電連的安裝用外部端子的絕緣性基板上，上述第2半導(dǎo)體芯片在背面上形成有第2絕緣性粘接層，中間存在著第2絕緣性粘接層地把上述第2半導(dǎo)體芯片裝載到上述第1半導(dǎo)體芯片的電路形成面上，上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的電極焊盤與上述布線層的電極部分，用金屬絲電連起來，以及上述第1半導(dǎo)體芯片、上述第2半導(dǎo)體芯片和上述金屬絲被樹脂密封起來。
19.根據(jù)權(quán)利要求5或6所述的半導(dǎo)體器件，上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片被裝載到電路基板或支持引線的上表面或下表面上，上述半導(dǎo)體器件具有被配置在上述第1和第2半導(dǎo)體芯片的外側(cè)一邊，由內(nèi)部部分和外部部分構(gòu)成，而且上述第1和第2半導(dǎo)體芯片的各個電極焊盤和上述內(nèi)部部分，通過導(dǎo)電性的金屬絲電連起來的多個引線，把上述第1和第2半導(dǎo)體芯片、電路基板或支持引線、金屬絲以及引線的內(nèi)部部分密封起來的樹脂密封體。
20.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體器件，在上述第2半導(dǎo)體芯片的電路形成面上形成的多個電極焊盤是單列配置。
21.根據(jù)權(quán)利要求5或6或15到20中的任何一項權(quán)利要求所述的半導(dǎo)體器件，上述第2半導(dǎo)體芯片是存儲器芯片，具有用來連接到主機上的第1多個輸入輸出外部端子的接口，上述第1半導(dǎo)體芯片，是根據(jù)通過上述接口從上述主機接收到的存儲器存取要求對上述存儲器芯片進行存取控制的控制器芯片，具備用來使上述控制器芯片存取上述存儲器芯片的信號與上述控制器芯片的各個輸入輸出端子分別獨立地進行內(nèi)部連接的第2多個外部端子，用來借助于上述控制器芯片存取上述存儲器芯片的信號與上述存儲器芯片的各個輸入輸出端子分別獨立地進行內(nèi)部連接的第3多個外部端子，采用使上述第2多個外部端子和上述第3多個外部端子分別在電路板上邊進行短路連接的辦法，成為借助于上述控制器芯片存取上述存儲器芯片的規(guī)格。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，上述控制器芯片，還具備第3多個外部端子，用來輸入輸出對上述半導(dǎo)體器件的連接到外部的擴展存儲器進行存取控制的存取控制信號。
23.根據(jù)權(quán)利要求21或22所述的半導(dǎo)體器件，上述控制器芯片，預(yù)先在上述存儲器芯片內(nèi)存儲有在進行上述存儲器芯片的存取控制時執(zhí)行的程序。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，在上述控制器芯片和上述存儲器芯片的各自的地址、數(shù)據(jù)和存取控制信號的各個輸入輸出用電極焊盤上，分別一對一地連接的上述外部端子中，把連接到上述控制器芯片上的外部端子和連接到上述存儲器芯片上的外部端子的至少一組的連接對象的外部端子間作成為彼此鄰接的配置。
25.根據(jù)權(quán)利要求5、6或15到20中的任何一項權(quán)利要求所述的半導(dǎo)體器件，上述第1半導(dǎo)體芯片是DRAM芯片，上述第2半導(dǎo)體芯片是閃速存儲器。
26.根據(jù)權(quán)利要求2到6或15到20中的任何一項權(quán)利要求所述的半導(dǎo)體器件，上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的各個信號電極焊盤和上述封裝的外部端子分別一對一地在上述封裝內(nèi)連接起來，把輸出來自上述第1或第2半導(dǎo)體芯片中的任何一方的半導(dǎo)體芯片的輸出信號A的上述封裝的第1外部端子，和輸入上述信號A并連往另一個半導(dǎo)體芯片的電極焊盤的上述封裝的第2外部端子的配置，定為在上述封裝內(nèi)鄰接的位置。
27.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，上述第1和第2外部端子，是被配置在距上述絕緣性基板或上述絕緣性薄膜的中央部分近的位置上的鄰接的那些外部端子。
28.一種在單一的封裝內(nèi)含有第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的半導(dǎo)體器件，具備設(shè)置在上述第1半導(dǎo)體芯片，上述第2半導(dǎo)體芯片，和上述封裝的外部端子之間的信號的內(nèi)部連接部分上，切換內(nèi)部連接的選擇器；向上述選擇器輸入測試模式信號的測試模式輸入外部端子；上述選擇器根據(jù)上述測試模式信號，使上述第1半導(dǎo)體芯片的各個輸入輸出端子與上述封裝的各個外部端子獨立地進行連接，切斷上述第2半導(dǎo)體芯片的連接的第1測試模式；上述選擇器根據(jù)上述測試模式信號，使上述第2半導(dǎo)體芯片的各個輸入輸出端子與上述封裝的各個外部端子獨立地進行連接，切斷上述第1半導(dǎo)體芯片的連接的第2測試模式；上述選擇器根據(jù)通常模式信號，使上述第1半導(dǎo)體芯片和第2半導(dǎo)體芯片進行內(nèi)部連接的通常模式。
29.一種在單一的封裝內(nèi)含有第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的半導(dǎo)體器件，上述第1半導(dǎo)體芯片的各個信號電極焊盤和上述封裝的第1外部端子群的各個端子在上述封裝內(nèi)分別一對一地進行連接；上述第2半導(dǎo)體芯片的各個信號電極焊盤和上述封裝的第2外部端子群的各個端子在上述封裝內(nèi)分別一對一地進行連接；電源端子或接地端子中的任何一者共通地連接到上述第2半導(dǎo)體芯片和第2半導(dǎo)體芯片上。
30.一種半導(dǎo)體器件，具備存儲器芯片，具有用來連接到主機上的多個輸入輸出外部端子的主機接口，根據(jù)通過上述主機接口從上述主機接收到的存儲器存取要求，對存儲器芯片進行存取控制的控制器芯片，上述控制器芯片存取上述存儲器的信號與上述控制器芯片的各個輸入輸出端子獨立地進行連接的第1多個外部端子，借助于上述控制器對上述存儲器芯片進行存取的信號與上述存儲器芯片的各個輸入輸出端子獨立地進行連接的第2多個外部端子，采用使上述第1多個外部端子和上述第2多個外部端子分別進行外部連接的辦法，成為由上述控制器對上述存儲器進行存取的規(guī)格。
31.一種半導(dǎo)體盤器件，其構(gòu)成為把具備存儲器芯片；具有用來連接到主機上的多個輸入輸出外部端子的主機接口；根據(jù)通過上述主機接口從上述主機接收到的存儲器存取要求，對上述存儲器芯片進行存取控制的控制器芯片；上述控制器芯片對上述存儲器芯片進行存取的信號與上述控制器芯片的各個輸入輸出端子一對一地進連接起來的第1多個外部端子；借助于上述控制器對上述存儲器芯片進行存取的信號與上述存儲器芯片的各個輸入輸出端子一對一地進連接起來的第2多個外部端子的半導(dǎo)體器件安裝到母板上，用上述母板上邊的布線分別把上述第1多個外部端子和上述第2多個外部端子連接起來。
32.一種半導(dǎo)體器件，具備如下的規(guī)格在單一半導(dǎo)體芯片內(nèi)具備控制單元和存儲單元，上述控制單元的1個信號輸出和上述半導(dǎo)體芯片的第1外部端子獨立地進行內(nèi)部連接，上述存儲單元的1個信號輸入和上述半導(dǎo)體芯片的第2外部端子獨立地進行內(nèi)部連接，采用在上述半導(dǎo)體芯片的外部把上述半導(dǎo)體芯片的第1和第2外部端子連接起來的辦法，完成上述控制單元的信號輸出和上述存儲單元的信號輸入之間的連接。
33.一種半導(dǎo)體盤器件，由以下的部分構(gòu)成在單一封裝內(nèi)含有存儲器芯片，具有用來連接到主機上的多個輸入輸出外部端子的主機接口，根據(jù)通過上述主機接口從上述主機接收到的存儲器存取要求，存取控制上述存儲器芯片的控制器芯片，具有用來使上述控制器芯片存取控制外部的擴展存儲器的多個輸入輸出外部端子的存儲器接口的半導(dǎo)體器件；安裝上述半導(dǎo)體器件的母板；用上述母板上邊的布線，與上述半導(dǎo)體器件的存儲器接口進行連接的擴展存儲器。
全文摘要
在用一個樹脂密封體密封多個半導(dǎo)體芯片時考慮到各個半導(dǎo)體芯片測試容易性的安裝方法。也考慮對各種MCP、系統(tǒng)LSI的應(yīng)用。作成為這樣的規(guī)格采用使單一封裝內(nèi)的第1半導(dǎo)體芯片的一個信號輸出端子和半導(dǎo)體器件的第1外部端子獨立地進行內(nèi)部連接，使第2半導(dǎo)體芯片的一個信號輸入端子和上述半導(dǎo)體器件的第2外部端子獨立地進行內(nèi)部連接，使上述半導(dǎo)體器件的上述第1和第2外部端子在半導(dǎo)體器件的外部進行連接的辦法完成上述信號輸出端子和上述信號輸入端子之間的連接。
文檔編號H01L25/065GK1398431SQ01803246
公開日2003年2月19日 申請日期2001年3月1日 優(yōu)先權(quán)日2000年3月3日
發(fā)明者西沢裕孝, 增田正親, 金本光一, 和田環(huán) 申請人:株式會社日立制作所, 日立超大規(guī)模集成電路系統(tǒng)株式會社