專利名稱：用于深亞微米cmos的帶有交替連接的同心線的多層電容器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于金屬-氧化物-半導(dǎo)體(MOS)的電容器結(jié)構(gòu)，特別涉及通過多層導(dǎo)電同心線形成的用于深亞微米互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)的電容器結(jié)構(gòu)。
用于深亞微米CMOS的常規(guī)電容器結(jié)構(gòu)通常由被薄介質(zhì)層隔開的兩個(gè)平板構(gòu)成。平板是通過多層導(dǎo)電材料如金屬或多晶硅形成的。該電容器結(jié)構(gòu)通常利用下介質(zhì)層與襯底絕緣。為在這些結(jié)構(gòu)中實(shí)現(xiàn)高電容密度，提供附加板。

圖1表示深亞微米CMOS中的常規(guī)多層平行板電容器結(jié)構(gòu)10。電容器結(jié)構(gòu)10包括由介質(zhì)層13隔開的垂直堆疊的導(dǎo)電線12。導(dǎo)線12和介質(zhì)層13形成在半導(dǎo)體襯底11上。導(dǎo)線12形成電容器10的平板或電極。平板12以交替方式電連接到一起，以便所有的“A”板是第一極性，所有的“B”板是與第一極性相反的第二極性。
涉及平行板電容器結(jié)構(gòu)的主要限制在于，隨著CMOS工藝中的幾何結(jié)構(gòu)的尺寸縮小，板間的最小距離不改變。因此，在減小尺寸過程中不能實(shí)現(xiàn)電容密度的增加。
現(xiàn)有技術(shù)中還公知各種其它具有高電容密度的電容器結(jié)構(gòu)，如雙多晶硅電容器和柵氧化物電容器。然而，雙多晶硅電容器不適于深亞微米CMOS工藝。柵氧化物電容器一般不用在深亞微米CMOS工藝中，因?yàn)樗鼈兙哂杏绊懏a(chǎn)量和可靠性的大柵極面積，它們產(chǎn)生隨著電壓改變的電容，并且可能經(jīng)受能擊穿柵極氧化物的高電壓。
用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAMs)的溝槽電容器結(jié)構(gòu)具有高電容密度。通過在襯底中刻蝕溝槽和用導(dǎo)電和絕緣材料填充溝槽以形成垂直電容器結(jié)構(gòu)，由此形成這種電容器。然而，由于溝槽電容器增加了刻蝕和溝槽填充工藝，因此這種溝槽電容器制造成本高。
在微波應(yīng)用中使用交指型電容器結(jié)構(gòu)。這些電容器具有緊密放置的交指型導(dǎo)線結(jié)構(gòu)，這種結(jié)構(gòu)能產(chǎn)生鑲邊(fringing)和在其間產(chǎn)生跨接電容以獲得電容量。然而，由交指型電容器產(chǎn)生的跨接電容被限制到單個(gè)導(dǎo)體層。
因而，需要一種改進(jìn)高電容密度的用于深亞微米CMOS的電容器結(jié)構(gòu)。
電容器結(jié)構(gòu)包括第一和至少第二層導(dǎo)電同心線。至少第二層導(dǎo)線疊加第一層導(dǎo)線。在第一和第二層導(dǎo)線之間以及第一和第二層每層中的導(dǎo)線之間設(shè)置介質(zhì)材料。導(dǎo)線以交替方式電連接到相反極性的端子上，以便在每層和相鄰層中的相鄰線之間產(chǎn)生電容。該電容器特別用于深亞微米CMOS中。
通過結(jié)合附圖詳細(xì)介紹示出的實(shí)施例使本發(fā)明的優(yōu)點(diǎn)、特性和各種附加特征更明顯，其中圖1是深亞微米CMOS中的常規(guī)平行板電容器結(jié)構(gòu)的側(cè)視圖；圖2是用于在深亞微米CMOS中產(chǎn)生電容的根據(jù)本發(fā)明實(shí)施例的電容器結(jié)構(gòu)的頂視平面圖；圖3是沿著圖2的線3-3截取的截面圖；圖4是沿著圖2的線4-4截取的截面圖；圖5是圖2的電容器結(jié)構(gòu)的放大圖，并且沒有導(dǎo)體層旋轉(zhuǎn)了約90度以提供每層的頂視平面圖。
應(yīng)該理解，附圖只是用于表示本發(fā)明的概念目的的，因此沒有按比例示出。
圖2表示用于在深亞微米CMOS中產(chǎn)生電容的根據(jù)本發(fā)明的電容器結(jié)構(gòu)20。電容器結(jié)構(gòu)20具有比常規(guī)平行板電容器結(jié)構(gòu)顯著大的電容密度。
如圖3-5所示，電容器結(jié)構(gòu)20是用多層導(dǎo)體層工藝(為了表示的目的，只示出了四個(gè)導(dǎo)體層L1-L4)構(gòu)成在半導(dǎo)體材料的襯底21上。第一導(dǎo)體層L1包括導(dǎo)電線22的第一同心陣列，第二導(dǎo)體層L2包括導(dǎo)電線23的第二同心陣列，第三導(dǎo)體層L3包括導(dǎo)電線24的第三同心陣列，第四導(dǎo)體層L4包括導(dǎo)電線25的第四同心陣列。導(dǎo)電線22-25具有形成為矩形幾何結(jié)構(gòu)的開路結(jié)構(gòu)，然而，它們也可以形成為其它幾何形狀，如正方形、八邊形或圓形等。在現(xiàn)有深亞微米CMOS技術(shù)的目前狀態(tài)下，通常導(dǎo)線間隔約為0.5微米或更小。這樣，本發(fā)明電容器的每個(gè)導(dǎo)體層中的同心導(dǎo)線之間的最小距離通常等于或小于約0.5微米。
如圖3和4所示，第一介質(zhì)層26填充襯底21和第一導(dǎo)體層L1之間的間隔；第二介質(zhì)層27填充第一和第二導(dǎo)體層L1、L2之間的間隔以及第一導(dǎo)體層L1的同心線22之間的間隔；第三介質(zhì)層28填充第二和第三導(dǎo)體層L2、L3之間的間隔以及第二層L2的同心線23之間的間隔；第四介質(zhì)層29填充第三和第四導(dǎo)體層L3、L4之間的間隔以及第三導(dǎo)體層L3的同心線24之間的間隔；第五介質(zhì)層30填充第四導(dǎo)體層和接觸層31之間的間隔以及第四導(dǎo)體層L4的同心線25之間的間隔。同心線22-25定向成使每層中水平的或相鄰導(dǎo)體層中垂直的任何兩個(gè)相鄰線具有相對(duì)定位的開口32、33、34、35。設(shè)置在開口32-35中的是導(dǎo)線段36、37、38、39。第二、第三和第四層L2-L4中的導(dǎo)線23-25和導(dǎo)線段37-39基本上疊加第一層L1中的對(duì)應(yīng)導(dǎo)線22和導(dǎo)線段36。每個(gè)單獨(dú)的導(dǎo)線22-25形成電極或電容器平板。
導(dǎo)線開口32-35的交替水平和垂直定位允許導(dǎo)線22-25電連接，以便一層或相鄰導(dǎo)體層內(nèi)的任何兩個(gè)相鄰線具有相反的電極性A和B。因此，第一和第三導(dǎo)體層L1和L3中的所有A導(dǎo)線22、24可利用穿過第二、第三、第四和第五介質(zhì)層27-30延伸的第一組通路40與接觸層31中的第一端子A電互連，并與設(shè)置在第二和第四導(dǎo)體層L2和L4的B導(dǎo)線的開口33、35中的導(dǎo)線段37、39電接觸。第二和第四導(dǎo)體層L2和L4中的所有A導(dǎo)線23、25可利用穿過第三、第四和第五介質(zhì)層28-30延伸的第二組通路41與第一端子A電互連，并與設(shè)置在第三導(dǎo)體層L3的B導(dǎo)線24的開口34中的導(dǎo)線段38電接觸。第一和第三導(dǎo)體層L1和L3中的所有B導(dǎo)線22、24可利用穿過第二、第三、第四和第五介質(zhì)層27-30延伸的第三組通路42與接觸層31中的第二端子B電互連，并與設(shè)置在第二和第四導(dǎo)體層L2和L4的A導(dǎo)線的開口33、35中的導(dǎo)線段37、39電接觸。第二和第四導(dǎo)體層L2和L4中的所有B導(dǎo)線23、25可利用穿過第三、第四和第五介質(zhì)層28-30延伸的第四組通路43與第二端子B電互連，并與設(shè)置在第三導(dǎo)體層L3的A導(dǎo)線的開口34中的導(dǎo)線段38電接觸。
圖5最好地表示一層或相鄰導(dǎo)體層中的任何兩個(gè)相鄰線的交替極性。在層L1中，最外層導(dǎo)線22是A極性線，向內(nèi)移動(dòng)的相鄰導(dǎo)線22是B極性線，等等。在層L2中，最外層線23是B極性線，向內(nèi)移動(dòng)的相鄰導(dǎo)線23是A極性線，等等。在層L3中，最外層線24是A極性線，向內(nèi)移動(dòng)的相鄰導(dǎo)線24是B極性線，等等。在層L4中，最外層線25是B極性線，向內(nèi)移動(dòng)的相鄰導(dǎo)線23是A極性線，等等。
本發(fā)明的電容器結(jié)構(gòu)具有常規(guī)平行板電容器結(jié)構(gòu)的約3倍的電容密度，因?yàn)樵诙鄠€(gè)導(dǎo)體層中的導(dǎo)線之間產(chǎn)生并聯(lián)電容Cp，在每個(gè)導(dǎo)體層中的相鄰?fù)木€之間產(chǎn)生跨接電容Cc。
通過將類似于圖1所示的由五(5)個(gè)板構(gòu)成并且尺寸為19.8微米×25.4微米的常規(guī)平行板電容器與由5個(gè)導(dǎo)體層構(gòu)成并且尺寸為19.8微米×25.4微米的根據(jù)本發(fā)明的電容器對(duì)比，可看到電容密度的提高。兩種電容器都是用0.25微米CNOS工藝構(gòu)成的。平行板電容器結(jié)構(gòu)具有約86fF的電容和約0.17fF/μm2的每單位面積電容。相反，根據(jù)本發(fā)明制成的電容器具有約273fF的電容和約0.54fF/μm2的每單位面積電容。
因?yàn)橥木€的最小寬度Mw和每層中的同心線之間的最小距離Md將有利地減小，因此本發(fā)明的電容器結(jié)構(gòu)的電容密度隨著半導(dǎo)體工藝技術(shù)中幾何結(jié)構(gòu)連續(xù)變小和尺寸縮小而增加。
由于導(dǎo)體和介質(zhì)層的高度或厚度沒有按尺寸減小，因此在常規(guī)多層平行板電容器結(jié)構(gòu)中不可能增加電容。因此，在常規(guī)平行板電容器中板間的距離將保持約1微米。
本發(fā)明的電容器結(jié)構(gòu)通常利用常規(guī)深亞微米CMOS工藝制造在硅中。本發(fā)明的電容器結(jié)構(gòu)還可以利用常規(guī)深亞微米工藝制造在砷化鎵或任何其它適合半導(dǎo)體體系中。利用深亞微米CMOS工藝在硅中的制造通常包括在硅半導(dǎo)體襯底的選擇部分上生長(zhǎng)或淀積第一層氧化硅以形成第一介質(zhì)層。氧化硅層具有在約1微米范圍內(nèi)的厚度。在氧化硅的第一介質(zhì)層上淀積第一金屬層如鋁、或高導(dǎo)電多晶硅層，然后利用公知掩模和干刻蝕技術(shù)確定為同心導(dǎo)線和導(dǎo)線段，以便形成第一導(dǎo)體層。如上所述，導(dǎo)線的寬度和間隔設(shè)定為工藝的最小尺寸以提高該結(jié)構(gòu)的電容，即線和線間的間隔盡可能窄。
然后在導(dǎo)線上生長(zhǎng)或淀積第二層氧化硅，以便形成第二介質(zhì)層。氧化硅的第二介質(zhì)層的厚度在約1微米范圍內(nèi)。在氧化硅的第二介質(zhì)層中確定向下延伸到第一導(dǎo)體層的多個(gè)孔，然后利用常規(guī)通路制造技術(shù)用金屬或多晶硅填充，以便在第二介質(zhì)層中形成垂直延伸通路。在氧化硅的第二介質(zhì)層上淀積第二金屬層如鋁或多晶硅層，然后確定為第二導(dǎo)體層的同心導(dǎo)線和導(dǎo)線段。用與上述相同的方法制造其余的介質(zhì)層、通路、導(dǎo)體層和導(dǎo)線和導(dǎo)線段。
本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到，可使用專用介質(zhì)材料代替氧化硅(硅體系)或氮化硅(砷化鎵體系)以形成介質(zhì)層。例如，可使用鐵電陶瓷如PLZT(鑭改性的鈦酸鋯酸鉛)形成介質(zhì)層。由于PLZT具有約4700的介電常數(shù)，因此與氧化硅的3.9的介電常數(shù)相比，PLZT層的使用大大提高了電容。
普通技術(shù)人員還將認(rèn)識(shí)到，本發(fā)明的電容器可用在很多應(yīng)用中，如RF、模擬和數(shù)字應(yīng)用。RF電路應(yīng)用于匹配的電容器。每單位面積電容越大，面積越小和成本越低。在模擬電路應(yīng)用中，通?？衫么箅娙萜?KT/C)減少不希望的噪聲。在數(shù)字電路應(yīng)用中，大去耦電容經(jīng)常是很重要的并能容易地提供有本發(fā)明的電容器。
已經(jīng)參照上述實(shí)施例介紹了本發(fā)明，但是在不脫離本發(fā)明精神的情況下，可做出另外的修改和改變。因而，所有這些修改和改變應(yīng)當(dāng)落入所附權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種電容器(20)，包括導(dǎo)電同心線(22)的第一導(dǎo)體層(L1)；導(dǎo)電同心線(23)的至少第二導(dǎo)體層(L2)，該至少第二導(dǎo)體層(L2)的同心線(23)基本上疊加第一層(L1)的對(duì)應(yīng)同心線(22)；設(shè)置在第一和第二導(dǎo)體層(L1、L2)之間和每層中的同心線之間的介質(zhì)層(27、28)；和電相反的端子(A、B)；其特征在于導(dǎo)線(22、23)以交替方式電連接到相反極性(A、B)的端子上，以便在每層和相鄰層中的相鄰導(dǎo)線之間產(chǎn)生電容。
2.根據(jù)權(quán)利要求1的電容器(20)，其特征在于每層的導(dǎo)線(22、23)具有開路結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1的電容器(20)，其特征在于每層(L1、L2)中的相鄰導(dǎo)線(22、23)具有相對(duì)開口(32、33)。
4.根據(jù)權(quán)利要求1的電容器(20)，其特征在于相鄰層(L1、L2)中的相鄰導(dǎo)線(22、23)具有相對(duì)開口(32、33)。
5.根據(jù)權(quán)利要求1的電容器(20)，其特征在于每層(L1、L2)中的相鄰導(dǎo)線(22、23)具有相對(duì)開口(32、33)，相鄰層中的相鄰導(dǎo)線(22、23)具有相對(duì)開口(32、33)。
6.根據(jù)權(quán)利要求1的電容器(20)，其特征在于該電容器形成在襯底(21)上。
7.根據(jù)權(quán)利要求6的電容器(20)，其特征在于襯底(21)是由半導(dǎo)體材料制成的。
8.根據(jù)權(quán)利要求1的電容器(20)，其特征在于電容器(20)包括亞微米MOS結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1的電容器(20)，其特征在于電容器(20)包括亞微米CMOS結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1的電容器(20)，其特征在于電容器(20)包括亞微米結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1的電容器(20)，其特征在于導(dǎo)線(22、23)是由金屬材料和導(dǎo)電半導(dǎo)體材料之一制成的。
12.根據(jù)權(quán)利要求1的電容器(20)，其特征在于導(dǎo)電同心線(23)的至少第二導(dǎo)體層(L2)包括導(dǎo)電同心線(23、24、25)的多個(gè)導(dǎo)體層(L2、L3、L4)，多個(gè)導(dǎo)體層(L2、L3、L4)的導(dǎo)線(23、24、25)基本上疊加第一層(L1)的對(duì)應(yīng)導(dǎo)線(22)。
全文摘要
一種電容器結(jié)構(gòu)包括開路結(jié)構(gòu)的導(dǎo)電同心線的第一和至少第二層。至少第二層的導(dǎo)線疊加第一層的導(dǎo)線。在第一和第二層導(dǎo)線之間和每個(gè)第一和第二層中的導(dǎo)線之間設(shè)置介質(zhì)材料。導(dǎo)線以交替方式電連接到相反極性的端子，以便在每層和相鄰層中的相鄰線之間產(chǎn)生電容。這種電容器特別適用于深亞微米CMOS。
文檔編號(hào)H01L27/06GK1443362SQ01800887
公開日2003年9月17日 申請(qǐng)日期2001年4月2日 優(yōu)先權(quán)日2000年4月10日
發(fā)明者T·索拉蒂, V·瓦圖爾亞 申請(qǐng)人:皇家菲利浦電子有限公司