專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法。更詳細(xì)地說是涉及一種形成適用于制造超高集成度半導(dǎo)體器件的優(yōu)異的接觸插塞的半導(dǎo)體器件的制造方法。
背景技術(shù)：
在利用電路線寬在0.16μm以下的技術(shù)制造半導(dǎo)體器件時(shí)，降低接觸電阻一般是非常重要的。
直至最近，在形成半導(dǎo)體器件的接觸時(shí)適用的硅接觸插塞中，在接觸孔形成后，接觸孔內(nèi)真空鍍敷多晶硅，并且通過化學(xué)機(jī)械拋光(CMP化學(xué)機(jī)械拋光)工序，使其平坦化。
近年來，在形成半導(dǎo)體器件的接觸時(shí)，利用選擇性外延硅生長(zhǎng)(SEGSelective Epitaxal Growth)技術(shù)的形成接觸插塞的方法，取代利用上述多晶硅形成接觸插塞的方法，可以縮小器件的體積和簡(jiǎn)化工序，從保證其電氣特性的觀點(diǎn)獲得了高的評(píng)價(jià)。
因此，如果可以利用上述選擇性外延硅生長(zhǎng)技術(shù)形成插塞，不僅可以縮小單元的體積，而且還可以同時(shí)解決間隔填充與接觸電阻的增加等問題。而且在這種情況下，由于可以省略用于插塞分離時(shí)的化學(xué)機(jī)械拋光(CMP)工序與硅槽刻蝕(SRESilicon recess etch)，因此，還可以期待工序簡(jiǎn)單化。
但是，在插塞形成時(shí)運(yùn)用選擇性外延硅生長(zhǎng)技術(shù)時(shí)也存在著很多需要解決的問題。其一，根據(jù)圖形物質(zhì)(即選擇性外延硅生長(zhǎng)形成成長(zhǎng)窗的物質(zhì))保證選擇性。況且，以保證單元活性區(qū)的維數(shù)，在運(yùn)用自調(diào)整接觸(SACSelf-Aligned Contact)蝕刻概念時(shí)，必然出現(xiàn)氮化膜表面。
一方面，選擇性外延硅生長(zhǎng)根據(jù)圖形物質(zhì)，有時(shí)會(huì)由于選擇性、熱應(yīng)力所產(chǎn)生的缺陷導(dǎo)致不同的面(Facet generation)產(chǎn)生。
一般說來，在LPCVD(低壓化學(xué)氣相沉積)情況下，在溫度850℃以下，氮化膜系列物質(zhì)比氧化膜系列物質(zhì)更難保證其選擇性。從而，為了要保護(hù)其選擇性，就必須降低生長(zhǎng)速度，因此增加了給與器件的熱負(fù)載(Thermal budget)下面根據(jù)這一觀點(diǎn)，參照本發(fā)明的


涉及一種現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的一個(gè)實(shí)施方式。
圖1～圖4是說明有關(guān)現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的一種實(shí)施方式的工序剖面圖。如圖1所示，有關(guān)現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法是在硅襯底1上形成柵極3，并在柵極3的側(cè)面形成側(cè)壁間隔5。其后，在圖中未標(biāo)出的側(cè)壁間隔5的兩側(cè)下面的硅襯底1上，注入夾雜物，以形成夾雜物接合區(qū)。以后，在包含柵極3與側(cè)壁間隔5的硅襯底1上，真空鍍敷層間絕緣膜7。
然后，如圖2所示，進(jìn)行利用激光刻蝕圖形技術(shù)形成對(duì)層間絕緣膜7的掩膜工序，以及進(jìn)行利用該工序的圖形制作工序，形成使夾雜物接合區(qū)(圖中未示出)暴露的插塞接觸孔9。
以后，如圖3所示，在包括插塞接觸孔9在內(nèi)的層間絕緣膜7的上面，真空鍍敷可充填插塞接觸孔9的非晶體硅層11。
其后，對(duì)非晶體硅層11進(jìn)行CMP工序或硅槽刻蝕(Silicon recess etch)工序，在插塞接觸孔9內(nèi)，形成與夾雜物接合區(qū)(圖中省略實(shí)現(xiàn))電接觸的接觸插塞11a。
但是，上述現(xiàn)有技術(shù)的半導(dǎo)體器件的制造方法，特別是在電路線寬在0.16μm以下的技術(shù)中的具有高縱橫尺寸比(High aspect ratio)的接觸孔與接觸插塞形成時(shí)，均存在如下的問題。
上述現(xiàn)有技術(shù)中，在形成多晶硅(Poly)后，為了在硅上形成插塞，需使氧化膜平整化(CMP工序)和形成接觸孔，況且，還經(jīng)過真空鍍敷非晶體硅和插塞分離(CMP工序或硅槽刻蝕)等工序，于是相對(duì)多耗費(fèi)制造費(fèi)用。
另一方面，在管狀真空鍍敷硅裝置(Tube type LPCVD)中，一般不具備原位清洗(in-situ cleaning)功能，因此，不能防止在單元與插塞的界面上生成自然氧化膜。該現(xiàn)象使多晶硅的插塞的接觸電阻(contact resistance)比選擇性外延硅生長(zhǎng)的接觸電阻大3倍以上。
而且現(xiàn)有技術(shù)的制造方法也還有縮小接觸孔的大小和隨著縱橫尺寸比的增加真空鍍硅的間隔填充能力等問題。
況且，在現(xiàn)有技術(shù)的制造方法，與選擇性外延硅生長(zhǎng)(處延層)比較，有時(shí)能促使對(duì)高濃度夾雜物的非晶體或多晶體硅后續(xù)處理的磷(Phosphorus)的擴(kuò)散行為，使器件性能降低。
以下對(duì)圖中未示出的，有關(guān)現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的其它實(shí)施方式，進(jìn)行簡(jiǎn)單說明。
有關(guān)現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的其它實(shí)施形式，利用氮化膜材料，將層間絕緣膜真空鍍敷在形成柵極和夾雜物接合區(qū)的硅襯底上。
其后，有選擇地將層間絕緣膜制作成圖形，使夾雜物接合區(qū)裸露，形成接觸孔。
以后，在接觸孔內(nèi)部保持氮化膜材料的層間絕緣膜圖形及選擇性，形成選擇性外延硅生長(zhǎng)的插塞。
通過在上述其它實(shí)施形式獲得選擇性外延硅生長(zhǎng)，具有可減少接觸電阻、簡(jiǎn)化插塞形成工序的優(yōu)點(diǎn)。但是，上述現(xiàn)有技術(shù)中，采用LPCVD的情況下，為了保證氮化膜表面的選擇性而增加鹽酸(HCl)的含量，同時(shí)也不可避免地要降低選擇性外延硅生長(zhǎng)的生長(zhǎng)速度。
在上述現(xiàn)有的制造方法中，由于氮化膜物質(zhì)的熱膨脹系數(shù)遠(yuǎn)比硅的熱膨脹系數(shù)大的多，所以不能防止選擇性外延硅生長(zhǎng)因溫度變化所產(chǎn)生的缺陷。
尚且，在現(xiàn)有技術(shù)中，采用UHV-CVD方法的情況下，對(duì)于氮化膜表面而言，不能保證其工序的安全系數(shù)。
在現(xiàn)有技術(shù)中，在900℃溫度以下，在用氮化膜形成圖形時(shí)與氧化膜圖形相比，用于確保選擇性的范圍減少到約十分之一。
而且用作為一種材料的氮化膜形成圖形時(shí)，選擇性外延硅生長(zhǎng)形成時(shí)的熱膨脹系數(shù)與遠(yuǎn)比硅小的氧化膜相比，缺陷產(chǎn)生率高。
而且，在原位摻雜質(zhì)狀態(tài)，就更難保證氮化膜的選擇性。即使能保證其選擇性，則同時(shí)卻不可避免地要減少晶體的生長(zhǎng)速度。于是，由于增加了選擇性外延硅生長(zhǎng)的熱負(fù)載，所以也就導(dǎo)致器件性能的下降。
根據(jù)單元圖形的密度和形狀，有時(shí)會(huì)出現(xiàn)選擇性外延硅生長(zhǎng)的過度生長(zhǎng)(over-growth)的現(xiàn)象，有可能引起后續(xù)間絕緣膜的CMP工序上的問題。

發(fā)明內(nèi)容
因此，本發(fā)明是鑒于上述的現(xiàn)有半導(dǎo)體器件的制造方法中存在的諸多問題而研制的，本發(fā)明的目的在于提供一種形成適合于制造超高集成度半導(dǎo)體器件的優(yōu)異的接觸插塞的半導(dǎo)體器件的制造方法。
而且，本發(fā)明的另一個(gè)目的在于提供一種在形成插塞時(shí)能適合于選擇性外延硅生長(zhǎng)并使半導(dǎo)體器件的制造工藝簡(jiǎn)化的半導(dǎo)體器件制造方法。
本發(fā)明的又一個(gè)目的在于提供一種半導(dǎo)體器件的制造方法，該方法在形成接觸插塞時(shí)，能降低插塞的接觸電阻。
本發(fā)明再一個(gè)目的在于提供一種半導(dǎo)體器件的制造方法。該方法能使硅插塞在填充間隔所消耗的硅源量最小化，以節(jié)約制造費(fèi)用。
本發(fā)明再一個(gè)目的在于提供一種半導(dǎo)體器件的制造方法，該方法通過促進(jìn)在接觸孔的側(cè)壁的多晶硅生長(zhǎng)，可以最大限度地縮短接觸插塞制造工序的時(shí)間。
為達(dá)到上述目的，本發(fā)明的半導(dǎo)體器件的制造方法，其特征在于，包括在硅襯底上形成絕緣膜的階段、在上述絕緣膜內(nèi)形成接觸孔的階段、在上述接觸孔的側(cè)面形成氮化膜的階段和在含有上述氮化膜的接觸孔內(nèi)形成選擇性導(dǎo)電插塞的階段。
在形成上述絕緣膜的以前階段，包括上述硅襯底上形成柵極結(jié)構(gòu)的階段、在上述柵極結(jié)構(gòu)的前面形成絕緣膜隔離墻的階段、在位于上述柵極結(jié)構(gòu)的上面?zhèn)鹊慕^緣膜隔離墻部分上形成氧化膜階段。
在位于上述柵極結(jié)構(gòu)的上面?zhèn)鹊慕^緣膜隔離墻部分上形成氧化膜的階段包括在包含上述絕緣膜隔離墻的全部結(jié)構(gòu)的上面形成氧化膜的階段；和通過濕式刻蝕有選擇地除去上述氧化膜，僅保留位于上述柵極結(jié)構(gòu)上面?zhèn)鹊慕^緣膜隔離墻部分上的氧化膜階段。
上述選擇性導(dǎo)電插塞，由在硅襯底表面上生長(zhǎng)的選擇性單晶硅生長(zhǎng)和在接觸孔側(cè)面的氮化膜上生長(zhǎng)的選擇性多晶硅構(gòu)成。
還包括對(duì)形成上述氮化膜的硅襯底進(jìn)行等離子處理的階段。
還包括對(duì)經(jīng)上述等離子處理的硅襯底實(shí)施濕式清洗的階段。

圖1為說明現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的工序剖面圖；圖2為說明現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的工序剖面圖；圖3為說明現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的工序剖面圖；圖4為說明現(xiàn)有技術(shù)的半導(dǎo)體器件制造方法的工序剖面圖；圖5為說明本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖6為說明本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖7為說明本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖8是表示在本發(fā)明的單元與單元間用BPSG膜充填的示意圖；圖9是本發(fā)明單元區(qū)段(A部份)的擴(kuò)大示意圖；圖10是表示利用稍大于本發(fā)明的單元區(qū)段的掩膜實(shí)行曝光、顯影工序后只殘留感光膜圖形(PR)形狀的示意圖；圖11是表示在本發(fā)明單元區(qū)段外殼上殘留的層間絕緣膜與氧化膜的示意圖；圖12是說明本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖13是說明本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖14是說明本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖15是說明本發(fā)明第三實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖16是說明本發(fā)明第三實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖；圖17是說明本發(fā)明第三實(shí)施范例的半導(dǎo)體器件制造方法的工序剖面圖；圖18是表示在本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法中選擇性形成硅插塞工序的有關(guān)剖面的透射型電子顯微鏡(TEM)照片；圖19是表示在本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法中選擇性形成硅插塞工序的有關(guān)剖面的TEM照片；圖20是在本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法中用UHVCVD(超高真空化學(xué)氣相沉積)在選擇性外延生長(zhǎng)單晶硅長(zhǎng)時(shí)對(duì)在氧化膜圖形上硅核生成開始時(shí)刻進(jìn)行TEM分析的照片；圖21是表示本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法中氧化膜圖形上的硅生長(zhǎng)及其表面結(jié)構(gòu)的TEM照片，(a)是沒有完美地進(jìn)行界面清洗的場(chǎng)合，(b)是完美地進(jìn)行了界面無缺損清洗的場(chǎng)合；圖22是表示本發(fā)明第三實(shí)施例的半導(dǎo)體器件制造方法中選擇性形成硅插塞形成部分剖面的TEM照片；圖23是表示本發(fā)明第三實(shí)施例的半導(dǎo)體器件制造方法中選擇性形成硅插塞部分剖面的TEM照片。
具體實(shí)施例方式
以下參閱本發(fā)明的附圖，說明涉及本發(fā)明的半導(dǎo)體器件制造方法的具體圖5～圖7為說明本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖。有關(guān)本發(fā)明最理想的第1實(shí)施例的半導(dǎo)體器件制造方法，如圖5所示，首先在硅襯底21內(nèi)形成限定元件形成區(qū)和元件分離區(qū)的溝槽器件分離膜23。
其后，在硅襯底21的元件形成區(qū)上形成柵極絕緣膜(圖中未示出)和柵極結(jié)構(gòu)25，在包括柵極結(jié)構(gòu)25的硅襯底21的上面真空鍍敷絕緣膜、例如、真空鍍敷氮化膜(圖中省略)，并且在其上實(shí)施各向異性蝕刻工序并除去氮化膜，僅僅保留柵極結(jié)構(gòu)21上面和側(cè)面的氮化膜，然后形成絕緣膜隔離墻27。
其后，在圖中沒表示，在絕緣膜隔離墻27的兩側(cè)下部的硅襯底21內(nèi)，注入夾雜物，形成源極以及漏極用夾雜物接合區(qū)(圖示中省略)。
然后，在包括絕緣膜隔離墻27的整體結(jié)構(gòu)上面真空鍍敷絕緣膜29，使其選擇性地制作圖形，形成使絕緣膜隔離墻27下面的硅襯底21部分露出的接觸孔28。這時(shí)，通過自行調(diào)整接觸方式形成接觸孔28。
其次，通過等離子處理對(duì)整個(gè)器件實(shí)施干式清洗工序。此時(shí)，等離子處理意味著使用上述的刻蝕處理(post etch treatment)或干式清洗工序。
另一方面，在等離子處理時(shí)，同時(shí)送入NF3、O2等氣體，以除去包括硅襯底活性區(qū)內(nèi)碳的損壞層(damage layer)。然后對(duì)于等離子處理?xiàng)l件而言，采用NF3+O2的工序氣體，并在NF3流量為10～100sccm(標(biāo)準(zhǔn)毫升/分鐘)、O2流量為30～300sccm、He流量為100～2000sccm、功率為1～200W、壓力為1mTorr～10Ttorr、溫度為常溫～200℃范圍內(nèi)實(shí)施。在此，實(shí)行等離子處理使硅襯底的損耗成為50以下。
然后，如圖6所示，等離子處理后，對(duì)整體結(jié)構(gòu)實(shí)施濕式清洗工序。此時(shí)，濕式清洗工序最好在等離子清洗后，不停頓地實(shí)施連續(xù)清洗。其原因在于由等離子除去損壞層后，會(huì)迅速地產(chǎn)生自然氧化膜的緣故。但是，極薄的自然氧化膜經(jīng)濕式清洗工序很容易地被清除掉，在濕式清洗工序結(jié)束后，硅表面被氫鈍化。
另一方面，濕式清洗工序分為兩個(gè)階段實(shí)施。第一階段為清除有機(jī)物污染，將H2SO4與H2O2溶液的配比保持在1∶1～100∶1的比率，溫度在80℃～120℃范圍清洗1～20分鐘；第二階段使用由蒸餾水稀釋成100～500倍的氫氟酸(HF)水溶液，除去硅襯底表面上的氧化膜。這時(shí)，氧化膜的刻蝕指標(biāo)在約20?！?0范圍內(nèi)進(jìn)行。
其后，如圖7所示，在包括位于接觸孔28側(cè)面的硅襯底21露出表面的接觸孔28內(nèi)，使選擇性外延硅插塞3 1生長(zhǎng)。這時(shí)，在使選擇性外延硅插塞31生長(zhǎng)的工序中，可以選用LPCVD方法或UHVCVD方法。
首先，說明用LPCVD形成選擇性外延硅插塞31生長(zhǎng)的工序。
在采用LPCVD方法使選擇性外延單晶硅長(zhǎng)時(shí)，則以Si-H-CI系統(tǒng)為基礎(chǔ)，可以使用DCS(二氯硅烷)-H2-HCI氣體系統(tǒng)或MS-H2-HCI系統(tǒng)。
首先在使用DCS-H2-HCI氣體系統(tǒng)的情況下，應(yīng)該在溫度750～850℃、壓力5～760Torr、DCS流量0.1～1slm(標(biāo)準(zhǔn)升/分鐘)、HCI流量0～1slm、H2流量30～150slm條件下實(shí)施。
另外，在使用MS-H2-HCI氣體系統(tǒng)時(shí)，應(yīng)在溫度750～850℃、壓力5～760Torr、MS(甲硅烷)流量0～1slm、HCI流量0.5～5.0slm、H2流量30～150slm條件下實(shí)施。
而且，在上述各自兩種氣體系統(tǒng)中作為共同的原位摻雜條件，以0.1～1.5slm流量使1～10％的PH3/H2流動(dòng)。這時(shí)，選擇性外延硅生長(zhǎng)的目標(biāo)由60％～100％的柵極間的寬度來決定的。例如，柵極間寬度為1000，則可生長(zhǎng)600?！?000。
這樣，在硅襯底21的表面一側(cè)選擇生長(zhǎng)單晶硅31a，同時(shí)通過在接觸孔側(cè)面的氮化膜隔離墻27一側(cè)多晶硅31b邊生長(zhǎng)邊互相結(jié)合，因此可以良好地填充接觸孔。
另外，簡(jiǎn)略說明由UHVCVD法代替LPCVD法使本發(fā)明的單晶硅生長(zhǎng)時(shí)的制造工序。
在用UHVCVD法形成本發(fā)明的選擇性硅插塞31的情況下，在選擇性單晶硅真空鍍敷工序中，一般說來，對(duì)于氧化膜圖形而言，硅核生長(zhǎng)開始時(shí)選擇性單晶硅最大厚度為培育厚度(incubation thickness)，普通為800?！?200。
當(dāng)然，通過添加氯氣Cl2，可以人為地增加SEG厚度，相反可降低生長(zhǎng)速度。因此，使用UHVCVD法形成選擇性硅插塞時(shí)，因?yàn)檫\(yùn)用上述培育厚度可以實(shí)現(xiàn)最大生長(zhǎng)速度，所以，為提高工序的安全系數(shù)，添加Cl2也是可行的。
另外，用UHVCVD形成選擇性硅插塞31的真空鍍膜條件，采用Si2H6+Cl2+H2系統(tǒng)，在Si2H6流量0.1～10sccm、Cl2流量0～5.0sccm、H2流量0～20sccm內(nèi)送風(fēng)。尚且，上述真空鍍膜工序利用H2中含有1～10％PH3的混合氣體，在原位摻雜條件下實(shí)施。這時(shí)，在溫度600～800℃、壓力1～50mTorr范圍內(nèi)實(shí)施。而且，選擇性生長(zhǎng)硅插塞的厚度約達(dá)到60～100％的接觸孔28的寬度。
另外，參閱圖8～圖11說明在選擇性硅插塞形成后形成本發(fā)明第1實(shí)施例的源極/漏極工序的情況。
圖8～圖11表示在形成本發(fā)明第1實(shí)施例的選擇性硅插塞31后的源極/漏極的形成工序的示意圖。
首先，圖8是表示單元40與單元40之間用BPSG膜50充填的示意圖。圖9是放大表示包括柵極60與元件分離膜29的單元40的區(qū)段(A部分)的示意圖。圖10是表示在使用比單元區(qū)段略大(例如1～10μm)的掩膜70覆蓋單元40后，實(shí)施曝光以及顯影工序，僅保留感光膜圖形(PR)形狀的示意圖。
首先，使用旋轉(zhuǎn)型濕式刻蝕裝置(spin wet etcher)除去單元周邊區(qū)域的氧化膜。其后，圖中未示出，在除去氮化膜后，實(shí)施源/漏極離子注入工序，在硅襯底內(nèi)形成源極/漏極(圖中省略)。然后，在形成源極/漏極后，采用高密度等離子氧化膜(HDP)真空鍍敷氧化膜(圖中省略)后，用CMP工序使上述氧化膜平坦化。
圖11是表示本發(fā)明的單元區(qū)段外殼上剩余的層間絕緣膜80與氮化膜90的示意圖。
以下參閱附圖，說明本發(fā)明第二、第三實(shí)施例的半導(dǎo)體器件的制造方法圖12～圖14是用于說明有關(guān)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的工序剖面圖。
圖15～圖17是用于說明有關(guān)本發(fā)明第三實(shí)施例的半導(dǎo)體器件制造方法工序剖面圖。
圖18～圖19是表示在本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法中，有關(guān)選擇性硅接觸插塞形成工序剖面的TEM照片。
圖20是在本發(fā)明第二實(shí)施例的半導(dǎo)體器件的制造方法中，用UHVCVD使選擇性生長(zhǎng)單晶硅長(zhǎng)時(shí)，對(duì)在氧化膜圖形上硅核生長(zhǎng)開始時(shí)刻，進(jìn)行TEM分析的照片。
圖21是表示在本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法中，氧化膜圖形上硅生長(zhǎng)及其表面結(jié)構(gòu)的TEM照片。
圖22與圖23是表示本發(fā)明第三實(shí)施例的半導(dǎo)體器件制造方法中，選擇性硅插塞的形成部分的剖面的TEM照片。
本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法，如圖12所示，首先在硅襯底21內(nèi)形成限定元件形成區(qū)和元件分離區(qū)的溝槽形器件分離膜23。
其后，在硅襯底21的元件形成區(qū)上形成柵極絕緣膜(圖中省略)與柵極結(jié)構(gòu)25。在包括柵極結(jié)構(gòu)25的硅襯底21上真空鍍敷絕緣膜，例如真空鍍敷氮化膜(圖中未標(biāo)出)，并且在該膜上實(shí)施各向異性刻蝕，并有選擇地除去，在柵極結(jié)構(gòu)25的裸露表面形成絕緣膜隔離墻27。這時(shí)，在柵極結(jié)構(gòu)25的上面和側(cè)面形成絕緣膜隔離墻27。
然后，圖中未示出，在絕緣膜隔離墻27的兩側(cè)下面的硅襯底21內(nèi)，注入夾雜物，形成夾雜物接合區(qū)(圖中省略)。其后，在包括絕緣膜隔離墻27的全部結(jié)構(gòu)上面，真空鍍敷絕緣膜29，并采用自調(diào)整接觸方式對(duì)其選擇性地制作圖形，形成使絕緣膜隔離墻27下面的硅襯底21部分露出的接觸孔28。
然后，在包括絕緣膜隔離墻27的全部結(jié)構(gòu)的上面，依次真空鍍敷PE-USG(等離子體強(qiáng)化無摻雜硅酸鹽玻璃)氧化膜30。這時(shí)，PE-USG氧化膜30的厚度約為300～1000，此時(shí)所要求分步敷層(step coverage)必須滿足50％以下。
而且，在真空鍍敷PE-USG氧化膜30時(shí)，從SiH4、N2O、He等氣體中選擇一種氣體，用于源氣體，并調(diào)整壓力0.1～50Toor、溫度350～550℃、功率100～1000W。
然后，如圖13所示，通過濕式蝕刻工序，有選擇地除去PE-USG氧化膜30，僅僅在位于柵極結(jié)構(gòu)25上側(cè)的氮化膜隔離墻27的上面，保留約200～400左右的厚度。這時(shí)，通過濕式刻蝕工序，使接觸孔28的側(cè)面的氮化膜隔離墻27的表面和接觸孔28下部的一部分硅襯底露出在外部。
而且，采用由蒸餾水(D1)稀釋成50～100倍的HF酸溶液，在50～100℃溫度下進(jìn)行刻蝕PE-USG氧化膜30的工序。例如如果使分步敷層(stepcoverage)為50％的PE-USG膜真空鍍敷成600厚度，濕式刻蝕技術(shù)指標(biāo)則為300～400。
另外，即使在實(shí)施濕式刻蝕工序后，接觸孔28的底部分在不能開口的情況下，也可以補(bǔ)充若干反應(yīng)性離子腐蝕工序。這一措施很大程度上依賴PE-USG氧化膜30的分布圖。根據(jù)需要，反應(yīng)性離子刻蝕工序也可在達(dá)到約50～150時(shí)進(jìn)行。
其后，在后續(xù)工序中，在形成選擇性插塞之前，采用LPCVD法選擇性生長(zhǎng)硅時(shí)，在僅向真空室送入氫氣H2的同時(shí)，還要實(shí)施原位清洗(in-situ)。這時(shí)，原位清洗工序在氫氣送入的狀態(tài)下使溫度上升，以除去位于襯底界面上的氧化膜。
尚且，從工序時(shí)間與熱負(fù)載(thermal budget)的側(cè)面考慮，原位清洗工序采用快速加熱處理RTP(Rapid Thermal Processing)方法是理想的。但是，也可以采用氫燒固處理。這時(shí)，RTP工序使溫度瞬間升溫到950℃[結(jié)塊速度(ramping rate)10℃/秒以上]后，實(shí)施快速冷卻到選擇性硅生長(zhǎng)溫度，即550℃～630℃。另外，氫燒固工序應(yīng)在溫度750～950℃、30～150秒內(nèi)和氫氣氛圍下實(shí)施退火處理。
其后，如圖14所示，在包括位于接觸孔(圖中省略)側(cè)面的氮化膜隔離墻27與硅襯底21的露出表面的接觸孔(圖中省略)內(nèi)，使選擇性外延生長(zhǎng)硅插塞33。這時(shí)，在使硅選擇性外延生長(zhǎng)硅插塞33的工序中，可以選用LPCVD方法或UHVCVD方法。
首先，說明用LPCVD方法使硅插塞33選擇性生長(zhǎng)的工序。
在用LPCVD法使選擇性外延生長(zhǎng)硅生長(zhǎng)的情況下，以Si-H-HCl系統(tǒng)為基準(zhǔn)，可以使用DCS-H2-HCl氣體系統(tǒng)或MS-H2-HCl系統(tǒng)。
首先在使用DCS-H2-HCl氣體系統(tǒng)時(shí)，應(yīng)在下述條件下實(shí)施溫度750～950℃、壓力5～150Toor、DCS流量0.1～1slm、Hcl流量0.1～1.0slm、H2流量30～150slm。
而且，在使用MS-H2-HCl系統(tǒng)時(shí)，應(yīng)在下述條件下實(shí)施溫度750～950℃、壓力5～150Toor、MS流量0.1～lslm、HCl流量0.5～5.0slm、H2流量30～150slm。
尚且，以1～10％PH3/H2流量為0.1～1.5slm作為通用的原位滲雜質(zhì)條件。這時(shí)，選擇性生長(zhǎng)硅的生長(zhǎng)的目標(biāo)取決于60～100％的柵極間的寬度。例如若柵極之間的寬度為1000，則可在生長(zhǎng)600?！?000的程度。
于是，由于在硅襯底21的表面?zhèn)冗x擇生長(zhǎng)單晶硅33a，同時(shí)在接觸孔側(cè)面的氮化膜隔離墻27側(cè)多晶硅33b也邊生長(zhǎng)邊相互結(jié)合，因此可以良好地填充接觸孔。如圖18與圖19所示可知，在氮化膜上多晶硅生長(zhǎng)，在硅襯底露出的表面單晶硅選擇性生長(zhǎng)。
另一方面，對(duì)用UHVCVD方法選擇性生長(zhǎng)硅插塞33的工序加以說明。
圖20為用UHVCVD使單晶硅選擇生長(zhǎng)時(shí)，對(duì)在氧化膜圖形上硅核生長(zhǎng)開始的時(shí)刻進(jìn)行TEM分析的照片。
在用UHVCVD法選擇性形成硅插塞33的情況下，在選擇性生長(zhǎng)硅的真空鍍膜工序中，對(duì)氧化膜圖形的硅核生長(zhǎng)開始的選擇性生長(zhǎng)硅的最大厚度為培育厚度(incubation thickness)，一般在800?！?200。
當(dāng)然，添加氯氣Cl2，可以人為地增加硅選擇性生長(zhǎng)硅的厚度，相反則能降低其生長(zhǎng)速度。因此，用UHVCVD法選擇性形成硅插塞時(shí)，由于運(yùn)用上述培育厚度，可實(shí)現(xiàn)最大的生長(zhǎng)速度。所以，為了工序安全系數(shù)，采用添加Cl2的方法也可行的。
用UHVCVD法的選擇性插塞33的真空鍍膜條件，采用Si2H6+Cl2+H2系統(tǒng)，以Si2H6流量0.1～10sccm、Cl2流量0～5.0sccm、H2流量0～20sccm送風(fēng)。而且，上述真空鍍膜工序利用H2中含1％～10％的PH3的混合氣體、在原位摻雜質(zhì)條件下實(shí)施。這時(shí)，在溫度600～800℃、壓力1～50mToor范圍內(nèi)進(jìn)行。
另外，若在硅選擇性插塞33的真空鍍膜中添加GeH4，則不僅改善對(duì)PE-USG氧化膜的選擇性，同時(shí)還增加了生長(zhǎng)速度。這時(shí)，GeH4，最好以約0～10sccm的流量流入。SSG插塞的生長(zhǎng)厚度達(dá)到接觸孔31寬度的約60％～100％。
一方面，如圖21(a)所示，在未完美地進(jìn)行界面清洗的情況下，在氧化膜上也容易消失選擇性。硅窗(window)，即在單晶硅選擇性生長(zhǎng)部位也能大量出現(xiàn)如表面結(jié)構(gòu)的缺陷。然而，圖21(b)是經(jīng)過完整地清洗界面時(shí)的SEM照片。由該照片可知，呈現(xiàn)出幾乎未產(chǎn)生缺陷的表面結(jié)構(gòu)。
而且，作為本發(fā)明第三實(shí)施例，一般性工序?qū)嵤┡c第二實(shí)施例相同的工序，但是，為了取代第二實(shí)施例中氮化膜隔離墻，如圖15所示，在柵極結(jié)構(gòu)45的上表面與側(cè)面形成氧化膜隔離墻47。
其后，在整體結(jié)構(gòu)上真空鍍敷絕緣膜49，并通過自調(diào)整接觸方式有選擇地除去絕緣膜49，形成使氧化膜隔離墻47與硅襯底41露出的接觸孔50后，在整體結(jié)構(gòu)上面真空鍍敷氮化膜51。以后，如圖16所示，對(duì)氮化膜51實(shí)施各向異性刻蝕工序或其它刻蝕工序，在位于接觸孔50的側(cè)面的氧化膜隔離墻47的側(cè)面形成氮化膜圖形51a。
然后如圖17所示，在包括氮化膜電路圖形51a的接觸孔50內(nèi)，選擇性形成硅插塞53。這時(shí)，選擇性真空鍍膜硅插塞53的條件或方法，采用與第二實(shí)施例相同的條件和方法。
如圖22與圖23可知，在氮化膜上生長(zhǎng)多晶硅53b，同時(shí)在硅襯底露出的表面，選擇性生長(zhǎng)單晶硅53a。
本發(fā)明不受上述實(shí)施例的限制，在不脫離本發(fā)明的技術(shù)領(lǐng)域內(nèi)可以通過各種方式變化實(shí)施。
如上所述，在本發(fā)明的半導(dǎo)體器件的制造方法中，在自調(diào)整接觸圖形的氮化膜襯底的側(cè)面選擇性生長(zhǎng)多晶硅層，在接觸孔下面的硅襯底表面選擇性生長(zhǎng)單晶硅，在選擇性生長(zhǎng)單晶硅的形成工序時(shí)，由于可以提高選擇性的安全系數(shù)，因此，可以增加插塞生長(zhǎng)速度。
再者，由于通過在自調(diào)整接觸圖形的氮化膜隔離墻的上側(cè)形成很薄的PE-USG氧化膜，在接觸孔的側(cè)面形成氮化膜隔離墻，在選擇性生長(zhǎng)硅的形成工序時(shí)，可以提高氧化膜和氮化膜的選擇性的安全系數(shù)，從而增加插塞的生長(zhǎng)速度。
由于通過促使在氮化膜隔離墻側(cè)面上的硅生長(zhǎng)可以進(jìn)一步提高選擇性單晶硅(SEG)應(yīng)用的可能性，因此可以簡(jiǎn)化其工序。
而且，由于在形成插塞時(shí)，可以形成利用選擇性單晶硅等的插塞，因此，與現(xiàn)有的采用管狀多晶硅形成的插塞相比，可以明顯降低插塞接觸電阻(例如，比管狀多晶硅約下降30％)，因此通過用位于接觸孔側(cè)壁的氮化膜促使硅晶生長(zhǎng)，由于明顯減少選擇性生長(zhǎng)多晶硅的生長(zhǎng)指標(biāo)，所以可以縮短其工序時(shí)間。
如果在氮化膜表面形成等離子電荷(charge)及由撞擊(bombardment)產(chǎn)生的缺陷源(defects source)，則因?yàn)楦哟罅说づc氧化膜之間的選擇性，所以可以大幅度保證工序安全系數(shù)。故此，經(jīng)過這種等離子處理，可以全部除去刻蝕損傷，在硅插塞工序時(shí)，即使不實(shí)施初始的氫燒固(H2-bake)處理，也可以生長(zhǎng)外延層。
而且，在位于柵極結(jié)構(gòu)上側(cè)的PE-USG氧化膜，通過降低掩膜氮化膜的高度也可以提高自調(diào)整接觸(SAC)工序。
而且由于過生長(zhǎng)可能性非常低，即使降低選擇性生長(zhǎng)單晶硅的指標(biāo)，在接觸孔的填充也完全不存在問題，也減少器件圖形跨接的可能性。
而且，氮化膜在形成利用選擇性單晶硅的插塞時(shí)，容易產(chǎn)生111的小面(facet)，而由于硅從兩側(cè)的氮化膜生長(zhǎng)，所以，可以解決小面產(chǎn)生的問題。再者，為了清除用于單元插塞阻接層的BPSG周邊區(qū)域，使用單元掩膜(cellclosing mask)，利用旋轉(zhuǎn)型濕式刻蝕機(jī)(spin-wet etcher)實(shí)施濕式清洗工序。由于硅插塞的形成工序不是真空鍍膜工序，所以無須另外再實(shí)施單元區(qū)及其周邊區(qū)域的器件分離工序。
再者，對(duì)插塞形成工序而言，由于熱負(fù)載(thermal budget)可能在800℃以下，所以源極/漏極形成工序在插塞形成前或形成后實(shí)施都是可能的。
而且，一般說來，UHVCVD工序的選擇性和生長(zhǎng)速度比LPCVD工序低，但是由于本發(fā)明在應(yīng)用時(shí)可以減少硅生長(zhǎng)厚度，從而成倍提高生產(chǎn)效率，所以，可以期待低溫?zé)嶝?fù)載工序(low thermal budget process)的最佳化，在插塞形成時(shí)可以大幅度提高UHVCVD方法應(yīng)用的可能性。
尚且，由于可使形成插塞的填充間隔所消耗的硅源量減少到最低限度，所以在經(jīng)濟(jì)、環(huán)境方面也具有非常大的優(yōu)勢(shì)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，包括在硅襯底上形成絕緣膜的階段、在上述絕緣膜內(nèi)形成接觸孔的階段、在上述的接觸孔的側(cè)面形成氮化膜的階段、在包括上述氮化膜的接觸孔內(nèi)選擇性形成導(dǎo)電插塞的階段。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述絕緣膜的前面階段還包括在上述的硅襯底上形成柵極結(jié)構(gòu)的階段、在上述柵極結(jié)構(gòu)前面形成絕緣膜隔離墻的階段、在位于上述柵極結(jié)構(gòu)的上面?zhèn)鹊慕^緣膜隔離墻部分上形成氧化膜的階段。
3.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，在位于上述柵極結(jié)構(gòu)上面?zhèn)鹊慕^緣膜隔離墻部分上形成氧化膜的階段還包括在包括上述絕緣膜隔離墻的整體結(jié)構(gòu)上面形成氧化膜的階段、通過濕式刻蝕工序有選擇的除去上述氧化膜僅保留在位于上述柵極結(jié)構(gòu)上面?zhèn)鹊慕^緣膜隔離墻部分上的氧化膜的階段。
4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞是由在硅襯底表面上生長(zhǎng)的選擇性生長(zhǎng)的單晶硅和在接觸孔側(cè)面的氮化膜上生長(zhǎng)的選擇性多晶硅構(gòu)成。
5.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，采用LPCVD方法或UHVCVD方法，形成上述選擇性導(dǎo)電插塞。
6.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，上述氧化膜包括PE-USG氧化膜。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，上述PE-USG氧化膜的真空鍍膜條件為SiH4流量為10～200sccm、NO2與O2流量分別為100～3000sccm、He流量為0～1000sccm。
8.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，上述PE-USG氧化膜的真空鍍膜條件為壓力為0.1～100Torr、溫度為350～600℃、功率為100～1000W。
9.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，上述PE-USG氧化膜的厚度為300～1000，其分步敷層為50％以下。
10.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，上述絕緣膜隔離墻是氧化膜或氮化膜。
11.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，使用由蒸餾水稀釋50～500倍HF水溶液，在50～100℃的溫度下，實(shí)施上述濕式刻蝕工序。
12.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，上述濕式刻蝕工序?qū)2SO4與H2O2溶液比率保持在1∶1～100∶1，進(jìn)行溫度80～120℃、時(shí)間1～20分鐘刻蝕后，使用由上述蒸餾水稀釋的HF溶液實(shí)施刻蝕。
13.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，在實(shí)施上述濕式刻蝕工序后，追加進(jìn)行反應(yīng)性離子刻蝕工序。
14.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在上述接觸孔的側(cè)面形成氧化膜的階段，是在包括上述氧化膜隔離墻的柵極結(jié)構(gòu)上面形成氮化膜，并經(jīng)干式刻蝕工序有選擇地將其除去后，在接觸孔的側(cè)面形成氮化膜。
15.如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于，上述干式刻蝕工序使用NF3與O2氣體的等離子體進(jìn)行，并在NF3流量10～50sccm、O2流量30～300sccm、He流量100～2000sccm、功率1～200W、壓力1mTorr～10Torr、溫度常溫～200℃下實(shí)施。
16.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在形成上述接觸孔后，連續(xù)實(shí)施原位清洗工序的階段。
17.如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，上述原位清洗工序通過氫烘烤法實(shí)施，并在流量為5～150slm的氫、1～200Torr的壓力、750～950℃的溫度條件下實(shí)施5～30分鐘。
18.如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，在同一腔內(nèi)，實(shí)施上述原位清洗工序和選擇性形成導(dǎo)電性插塞的工序。
19.如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，上述原位清洗工序采用RTP法實(shí)施，RTP工序條件為升溫到950℃，并使其升溫、降溫速度保持在10～100℃/秒。
20.如權(quán)利要求4或5所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性形成導(dǎo)電性插塞的條件應(yīng)用LPCVD法的DCS-H2-HCl氣體系統(tǒng)，并在溫度750～950℃、壓力5～150Torr、DCS流量0.1～1.0slm、HCl流量0.1～1.0slm、H2流量30～150slm內(nèi)實(shí)施。
21.如權(quán)利要求4或5所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性形成導(dǎo)電性插塞的條件，應(yīng)用LPCVD法的MS-H2-HCl系統(tǒng)，并在溫度750～950℃、壓力5～150Torr、MS流量0.1～1.0slm、HCl流量0.5～5.0slm、H2流量30～150slm內(nèi)實(shí)施。
22.如權(quán)利要求4或5所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性形成導(dǎo)電性插塞的條件，應(yīng)用UHVCVD法的Si2H6+Cl2+H2氣體系統(tǒng)，并在Si2H6流量0.1～10sccm、Cl2流量0～5.0sccm、H2流量0～20sccm內(nèi)實(shí)施。
23.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性形成導(dǎo)電性插塞的階段，采用含有1％～10％PH3的H2氣體，在原位摻雜質(zhì)條件下實(shí)施。
24.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性形成導(dǎo)電插塞的工序中，以0～10sccm流量送入GeH4氣體。
25.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞的真空鍍敷，用單一晶片制造工序?qū)Ｓ肬HVCVD裝置和管狀選擇性生長(zhǎng)單晶硅(Silicon Epitaxial GrowthSEG)專用的UHVCVD裝置中進(jìn)行。
26.如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，上述原位清洗工序，在LPCVD腔或UHVCVD腔內(nèi)實(shí)施。
27.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，還包括將形成上述氮化膜的硅襯底實(shí)施等離子處理的階段。
28.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，上述等離子處理的階段，使用NF3+O2工業(yè)氣體，并在NF3流量10～100sccm、O2流量30～300sccm、He流量100～2000sccm、功率1～200W、壓力1mTorr～10Torr、溫度常溫～200℃范圍內(nèi)實(shí)施。
29.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞是包括在硅襯底表面上生長(zhǎng)的選擇性生長(zhǎng)單晶硅和從位于接觸孔側(cè)面上的氮化膜生長(zhǎng)的選擇性多晶硅而構(gòu)成的。
30.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，通過LPCVD方法或UHVCVD法形成上述選擇性導(dǎo)電插塞。
31.如權(quán)利要求30所述的半導(dǎo)體器件的制造方法，其特征在于，由上述LPCVD方法形成選擇性導(dǎo)電插塞時(shí)，以Si-H-Cl系統(tǒng)為基礎(chǔ)，應(yīng)用DCS-H2-HCl氣體系統(tǒng)或MS-H2-HCl氣體系統(tǒng)。
32.如權(quán)利要求31所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞的形成階段，使用DCS-H2-HCl氣體系統(tǒng)，在溫度750～850℃、壓力5～760Torr、DCS流量0.1～1slm、HCl流量0～1.0slm、H2流量30～150slm內(nèi)實(shí)施，并且使用包含0.1～1.5slm的1％～10％PH3的H2氣體在原位摻雜質(zhì)條件下實(shí)施。
33.如權(quán)利要求31所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞的形成階段，使用MS-H2-HCl氣體系統(tǒng)，在溫度750～850℃、壓力5～760Torr、MS流量0.1～1.0slm、HCl流量0.5～5.0slm、H2流量30～150slm下實(shí)施，并且使用包含0.1～1.5slm的1％～10％PH3的H2氣體，在原位摻雜質(zhì)條件下實(shí)施。
34.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，還包括對(duì)已經(jīng)過上述等離子處理的硅襯底實(shí)施濕式清洗工序的階段。
35.如權(quán)利要求34所述的半導(dǎo)體器件的制造方法，其特征在于，上述濕式清洗工序分為兩個(gè)階段實(shí)施，即，第一階段將H2SO4與H2O2溶液的配比保持在1∶1～100∶1的比率，在80～120℃溫度范圍，進(jìn)行1～20分鐘清洗；然后，在第二階段以蒸餾水稀釋50～500倍的HF水溶液，除去硅襯底表面的氧化膜。
36.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，采用自對(duì)準(zhǔn)接觸方式形成上述接觸孔。
37.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，上述絕緣膜使用含有硼磷硅氧化物玻璃的氧化膜的系列物質(zhì)。
38.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，形成上述選擇電插塞的階段利用了氧化膜和氮化膜上硅生長(zhǎng)速度之差。
39.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞的生長(zhǎng)指標(biāo)取決于60％～100％的接觸孔間的寬度。
40.如權(quán)利要求30所述的半導(dǎo)體器件的制造方法，其特征在于，上述選擇性導(dǎo)電插塞的形成階段，采用UHVCVD方法的Si2H6+Cl2+H2氣體系統(tǒng)，在Si2H6流量0.1～10sccm、Cl2流量0～5.0sccm、H2流量0～20sccm內(nèi)實(shí)施，且使用含有1％～10％PH3的H2氣體，在原位摻雜質(zhì)條件下實(shí)施。
41.如權(quán)利要求40所述的半導(dǎo)體器件的制造方法，其特征在于，在上述選擇性導(dǎo)電插塞形成時(shí)，添加GeH4氣體，以0～10sccm的流量送入。
42.如權(quán)利要求30所述的半導(dǎo)體器件的制造方法，其特征在于，用上述UHVCVD法形成上述選擇性硅插塞的階段是使用單晶片工序?qū)Ｓ玫腢HVCVD裝置和管狀SEG專用的UHVCVD裝置實(shí)行的。
43.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其特征在于，形成上述絕緣膜的前階段還包括形成柵極結(jié)構(gòu)的階段。
44.如權(quán)利要求所43記述的半導(dǎo)體器件的制造方法，其特征在于，在上述選擇性導(dǎo)電插塞形成階段之前或之后，還包括形成源極與漏極的階段。
45.如權(quán)利要求44所述的半導(dǎo)體器件的制造方法，其特征在于，在選擇性導(dǎo)電插塞形成階段以后實(shí)施上述源極以及漏極的形成階段的情況下，為了保護(hù)單元區(qū)的分離膜部分而使用單元區(qū)段掩膜。
46.如權(quán)利要求45所述的半導(dǎo)體器件的制造方法，其特征在于，上述單元區(qū)段掩膜距單元區(qū)段的一端1～10μm左右。
47.如權(quán)利要求44所述的半導(dǎo)體器件的制造方法，其特征在于，在形成上述選擇性導(dǎo)電插塞后形成源極與漏極的階段包括在遮斷單元區(qū)段以后實(shí)施曝光工序并形成感光膜圖形的階段；利用濕式刻蝕裝置形成單元周邊區(qū)域的層間絕緣膜的階段，為在除去氮化膜隔離墻后形成源極與漏極而進(jìn)行注入離子工序的階段。
48.如權(quán)利要求47所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在上述源極與漏極形成階段實(shí)施后，真空鍍敷層間絕緣膜后，還包含用CMP方法進(jìn)行的平坦化工序。
全文摘要
一種半導(dǎo)體器件的制造方法，該方法能形成適用于超高集成度半導(dǎo)體器件的優(yōu)良接觸插塞。該方法包括在硅襯底21上形成絕緣膜29的階段、在上述絕緣膜內(nèi)形成接觸孔28的階段、在上述接觸孔的側(cè)面形成氮化膜27的階段、以及在包括上述氮化膜的接觸孔內(nèi)形成選擇性導(dǎo)電性插塞31的階段。
文檔編號(hào)H01L21/768GK1412835SQ0114579
公開日2003年4月23日 申請(qǐng)日期2001年12月31日 優(yōu)先權(quán)日2001年10月12日
發(fā)明者鄭又碩 申請(qǐng)人:海力士半導(dǎo)體有限公司