專利名稱：一種焦平面讀出電路像素陣列的布圖方法和金屬布線結構的制作方法
技術領域：
本發(fā)明屬于微電子及光電子領域成像系統(tǒng)讀出電路中的像素陣列設計技術領域。
目前常見的讀出電路結構有開關源跟隨、列線分離、像素外積分等，但這些結構在功率消耗、相鄰像素一致性、輸入級存儲容量等方面存在缺陷。為了克服這些缺陷，我們提出了電荷域奇偶讀出結構(OESOdd-Even Structure)。如

圖1(b)所示，這個結構的像素單元由三個NMOS管構成，復位管被移至像素之外，每列像素共用一個復位管，對像素積分節(jié)點的復位是通過列線上的Mr管與信號RST來完成的。這樣在像素單元內部不用做阱(well)，有利于節(jié)省面積；更為重要的是新結構在布圖時省掉了電源線VDD和復位線RST，使得面積利用率進一步提高。
如圖1(a)所示，OES讀出電路結構的每一列由兩條列線和兩個電荷放大器組成。其中一條列線和一個電荷放大器用來對奇數行像素讀出，稱為COL(O)；另一條列線和另一個電荷放大器用來對偶數行像素讀出，稱為COL(E)。
與以前的許多結構相比，OES結構的像素單元結構進一步簡化，從而提高了面積利用率和電荷存儲能力；而新讀出結構及工作時序使得對列運放的速度要求大為降低，從而大大降低了列電荷放大器的靜態(tài)功耗，雖然新結構中列運放個數增加為原來的兩倍，但電路的總功耗仍有非常明顯的降低；新讀出結構及工作時序安排使得陣列中的各個像素從復位到讀出之間的時間間隔近似相等，從而抑制了由于漏電流而引起的FPN(Fixed Pattern Noise)。
目前像素的中心距pitch(兩個相鄰像素中心點的距離稱為Pitch)的典型值為30μ，使得OES結構的像素陣列采用一般的布圖、走線方式在物理上難于實現(xiàn)。OES結構中Pixel(4n+1，j)與Pixel(4n+3，j)對應一條列線Colj(O)，而同一列的Pixel(4n+2，j)與Pixel(4n+4，j)則對應另一條列線Colj(E)，其中n、j為整數。最直接的連接方式如圖3(a)所示。Pixel(4n+1，j)的行選擇管Msw的有源區(qū)與Pixel(4n+3，j)的行選擇管Msw的有源區(qū)其實是相連的；Pixel(4n+2，j)與Pixel(4n+4，j)的也是這樣。如圖3(b)所示，若將Pixel(4n+2，j)與Pixel(4n+3，j)互換位置，則可使Pixel(4n+1，j)與Pixel(4n+3，j)共享有源區(qū)、輸出線，同時也可使Pixel(4n+2，j)與Pixel(4n+4，j)共享有源區(qū)、輸出線。但是這樣仍存在輸出線與Colj(O)相交導致走線復雜并同時使奇行像素與偶行像素的不對稱。其中n、j為整數本發(fā)明的一種焦平面讀出電路像素陣列的布圖方法，包括以下三個步驟(一)確定像素的排列方式以及像素布圖結構如圖2所示，版圖設計中以4×4個像素單元作為一個設計模塊，為了實現(xiàn)電路獨立測試，如圖1(b)所示，在每個像素中添加一個測試管Mtest，以檢驗讀出電路的功能是否正確。
像素在物理上從上往下依次為Pixel(4n+1，4m+i)、Pixel(4n+3，4m+i)、Pixel(4n+2，4m+i)、Pixel(4n+4，4m+i)，其中i＝1、2、3、4，n、m為整數；從左往右依次為Pixel(4n+i，4m+1)、Pixel(4n+i，4m+2)、Pixel(4n+i，4m+3)、Pixel(4n+i，4m+4)，其中i＝1、2、3、4，n、m為整數；將設計模塊劃分為五個組，其中第三組、第五組的像素各有兩個在相鄰設計模塊中，第一組Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)；第二組Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)；第三組Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)與左相鄰設計模塊的Pixel(4n+2，4m)、Pixel(4n+4，4m)；第四組Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)；第五組Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)與右相鄰設計模塊的Pixel(4n+2，4m+5)、Pixel(4n+4，4m+5)；其中n、m為整數。在不考慮連接關系時，以上各組是等價的。設計模塊中各組的位置分布如圖2所示。
在新型像素排列方式的基礎上提出了新型的像素布圖結構像素包括積分控制管Mint、行選擇管Msw、測試管Mtest與積分電容Mc，同一組四個像素的Mint、Msw、Mtest放置于組中央位置；同一像素單元中，Mtest與Mint共用有源區(qū)，Mint與Msw共用有源區(qū)；Pixel(4n+1，4m+i)與Pixel(4n+3，4m+i)的Msw共用一有源區(qū)，Pixel(4n+2，4m+i)與Pixel(4n+4，4m+i)的Msw共用一有源區(qū)，其中i＝1、2、3、4，n、m為整數；Mc的源漏接Gnd，與相鄰組中的Me共用有源區(qū)；同一組中左右相鄰的Mtest共用Poly作為柵，Mint、Mc也共用Poly作為柵。從而不但可使同一像素單元中有源區(qū)、柵、連線實現(xiàn)共用，而且還實現(xiàn)了相鄰像素的有源區(qū)、柵、連線的共用。
(二)確定與像素的排列方式以及像素布圖結構相適應的特殊的探測器陣列、像素陣列連接方式Det(4n+1，4m+i)與Pixel(4n+1，4m+i)，Det(4n+4，4m+i)與Pixel(4n+4，4m+i)在物理位置上一一對應、直接相連，Det(4n+2，4m+i)在物理位置上與Pixel(4n+3，4m+i)對應，Det(4n+3，4m+i)在物理位置上與Pixel(4n+2，4m+i)對應，Det(4n+2，4m+i)與Pixel(4n+2，4m+i)間的連線、Det(4n+3，4m+i)與Pixel(4n+3，4m+i)間的連線跨越上下兩個組。其中Det(4n+j，4m+i)表示探測器單元，i、j＝1、2、3、4，n、m為整數。
(三)按照如前所述的像素排列方式、像素布圖結構和探測器陣列、像素陣列連接方式進行布圖。
所述布圖可以采用反轉、移位的重復對稱布圖方式，即Pixel(4n+1，4m+1)與Pixel(4n+1，4m+2)左右對稱；Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)可由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)往右平移2個pitch所得；Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)、Pixel(4n+3，4m+4)可由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)上下反轉所得；Pixel(4n+2，4m+1)、Pixel(4n+2，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+2，4m+4)、Pixel(4n+4，4m+1)、Pixel(4n+4，4m+2)、Pixel(4n+4，4m+3)、Pixel(4n+4，4m+4)可由Pixel(4n+1，4m)、Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+3，4m)、Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)下平移兩個pitch再右平移一個pitch所得；其中n、m為整數。
根據本發(fā)明的布圖方法提出一種金屬布線結構水平方向長走線與垂直方向長走線采用不同的金屬層，避免同層金屬線交叉；水平方向長走線采用Metal2、垂直方向長走線采用Metal1；垂直方向短走線(短走線走線距離不超過4倍像素pitch的連線)采用Meatl1。
所述的Metal2長走線，每個設計模塊需要4條行選控制線Rs(4n+1)、Rs(4n+2)、Rs(4n+3)、Rs(4n+4)，兩條積分控制線Ckint(UP)、Ckint(DOWN)，一條測試控制線Test，一條地線Gnd；設計模塊中Metal2長走線與探測器在物理上從上往下依次為Test、Det(4n+1，4m+i)、Rs(4n+1)、Ckint(UP)、RS(4n+3)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Rs(4n+2)、Ckint(DOWN)、Rs(4n+4)、Det(4n+4，4m+i)、Gnd，其中i＝1、2、3、4，n、m為整數；與之相應的Metal1短走線長度不超過4個像素的Pitch；通過Metal1短走線，將Test、Gnd、Ckint信號從Metal2長走線引到像素內部，充分利用各組邊緣部分的空間，避免穿過與組中央Metal1走線密集的區(qū)域，提高了芯片面積利用率；通過短走線，每個設計模塊只需引入一條Test、一條Gnd、兩條Ckint長走線。
所述的Metal1長走線，每一列有兩條etal1長走線作為列輸出線，如圖3(c)所示，其中一條對應奇行像素，另一條對應偶行像素；如圖3(d)所示，Even1在第三組右半邊與Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)相連，Odd1在第一組左半邊與Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)相連，Odd2在第一組右半邊與Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)相連，Even2在第四組左半邊與Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)相連，Even3在第四組右半邊與Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)相連，Odd3在第二組左半邊與Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)相連，Odd4在第二組右半邊與Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)相連，Even4在第五組左半邊與Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)相連，其中n、m為整數；列輸出線在物理上從左到右依次為Evenl、Odd1、Odd2、Even2、Even3、Odd3、Odd4、Even4，這個排列方式避免了奇列線與偶列線在與像素輸出相連時的交叉現(xiàn)象。
采用本發(fā)明的布圖方法，不僅實現(xiàn)了OES結構，并且使陣列的走線簡單、積分電容的面積利用率高。
圖2為像素陣列中設計模塊的示意圖，其中每個設計模塊包括4×4個像素單元，并劃分為若干個組，圖中陰影部分是組的中央位置，Mtest、Mint、Msw均位于陰影部分。
圖3為像素與奇偶列線的連接關系示意圖，其中圖3(a)為一般像素順序時的連接示意圖，圖3(b)為采用本發(fā)明提出的特殊像素順序時的未優(yōu)化連接示意圖，圖3(c)、圖3(d)為采用本發(fā)明提出的特殊像素順序時為避免奇偶列線交叉而采用的連接示意圖。
圖4為探測器陣列與像素陣列的連接關系示意圖，圖中的八邊形表示探測器，探測器與對應像素中的Mint管的有源區(qū)相連(Mint管位于圖中的陰影區(qū))。
圖5為設計模塊版圖中的Metal2層與鍵合區(qū)示意圖，圖中的實心黑體八邊形表示鍵合區(qū)(對應探測器的位置)，矩形區(qū)域表示組的中央位置，探測器與對應像素中的Mint管的有源區(qū)相連(Mint管位于圖中的矩形區(qū)域)。
由于采用特殊的結構，在像素陣列中無需用到高電平Vdd，這樣像素的輸入信號為檢測信號Test、行選擇控制Rs(i)、積分控制Ckint及地線Gnd。其中Rs(i)控制一行中的所有像素，Test、Ckint、Gnd則控制像素陣列中所有的像素。
如圖2所示，對于一個包含4×4個像素單元的設計模塊，其像素分別是Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)、Pixel(4n+3，4m+4)、Pixel(4n+2，4m+1)、Pixel(4n+2，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+2，4m+4)、Pixel(4n+4，4m+1)、Pixel(4n+4，4m+2)、Pixel(4n+4，4m+3)、Pixel(4n+4，4m+4)，一個設計模塊劃分成五個組，其中第三組、第五組的像素各有兩個在相鄰設計模塊中第一組Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)；第二組Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)；第三組Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)與左相鄰設計模塊的Pixel(4n+2，4m)、Pixel(4n+4，4m)第四組Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)；第五組Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)與右相鄰設計模塊的Pixel(4n+2，4m+5)、Pixel(4n+4，4m+5)；其中n、m為整數。
在不考慮連接關系時，以上各組是等價的。設計模塊中各組的位置分布如圖2所示。
為了提高讀出電路的電荷存儲能力，設計中盡可能地共用資源(包括有源區(qū)、柵、連線)來節(jié)省像素中Mc以外部分的面積。
每個組中，四個像素的積分控制晶體管Mint、一個行選開關管Msw、一個檢測管Mtest被放置在組的中央位置(圖2中各組的陰影部分)；同一像素的Mint與Msw共用一個有源區(qū)；地線Gnd布在組的周圍一圈；Me的源漏接地線Gnd，柵極與Mint、Msw共用的那個有源區(qū)相連；同一行兩個像素的Mint的柵接在同一根Poly上。
有源區(qū)的共用在同一像素單元中，Mtest與Mint共用一有源區(qū)；Mint與Msw共用一有源區(qū)；Pixel(4n+1，4m+i)與Pixel(4n+3，4m+i)的Msw共用一有源區(qū)，Pixel(4n+2，4m+i)與Pixel(4n+4，4m+i)的Msw共用一有源區(qū)，其中i＝1、2、3、4，n、m為整數；Mc的源漏接Gnd，與相鄰組中的Mc共用有源區(qū)。
有源區(qū)的共用不但節(jié)省了芯片面積，而且還省去不少連線，使得布線變得相對容易。
柵的共用Poly不能長距離走線，但較短距離時可以通過Poly相連。
Pixel(4n+i，4m+1)與Pixel(4n+i，4m+2)的Mint的柵接在同一根Poly上，Pixel(4n+i，4m+3)與Pixel(4n+i，4m+4)的Mint也接在同一根Poly上，其中i＝1、2、3、4，n、m為整數。
Pixel(4n+i，4m+1)與Pixel(4n+i，4m+2)的Mtest的柵接在同一根Poly上，Pixel(4n+i，4m+3)與Pixel(4n+i，4m+4)的Mtest也接在同一根Poly上，其中i＝1、2、3、4，n、m為整數。
Pixel(4n+i，4m+1)與Pixel(4n+i，4m+2)的Msw的柵接在同一根Poly上，Pixel(4n+i，4m+3)與Pixel(4n+i，4m+4)的Msw也接在同一根Poly上，其中i＝1、2、3、4，n、m為整數。
探測器與像素的連接如圖4所示，垂直方向像素在物理上從上往下依次為Pixel(4n+1，4m+i)、Pixel(4n+3，4m+i)、Pixel(4n+2，4m+i)、Pixel(4n+4，4m+i)，探測器在物理上從上往下依次為Det(4n+1，4m+i)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Det(4n+4，4m+i)，其中i＝1、2、3、4，n、m為整數。
Det(4n+1，4m+i)與Pixel(4n+1，4m+i)，Det(4n+4，4m+i)與Pixel(4n+4，4m+i)在物理位置上一一對應，可以直接相連；而Det(4n+2，4m+i)在物理位置上與Pixel(4n+3，4m+i)對應，而Det(4n+3，4m+i)在物理位置上與Pixel(4n+2，4m+i)對應，因此Det(4n+2，4m+i)與Pixel(4n+2，4m+i)間的連線、Det(4n+3，4m+i)與Pixel(4n+3，4m+i)間的連線將穿過上下兩個組。
圖4、圖5給出這個連接關系的示意。
列輸出線如圖3所示，Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)合用一有源區(qū)，在第一組左半邊輸出一垂直方向Metal1走線，稱該列線為Odd1；
Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)合用一有源區(qū)，在第三組右半邊輸出一垂直方向Metal1走線，稱該列線為Even1；Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)合用一有源區(qū)，在第一組右半邊輸出一垂直方向Metal1走線，稱該列線為Odd2；Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)合用一有源區(qū)，在第四組左半邊輸出一垂直方向Metal1走線，稱該列線為Even2；Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)合用一有源區(qū)，在第二組左半邊輸出一垂直方向Metal1走線，稱該列線為Odd3；Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)合用一有源區(qū)，在第四組右半邊輸出一垂直方向Metal1走線，稱該列線為Even3；Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)合用一有源區(qū)，在第二組右半邊輸出一垂直方向Metal1走線，稱該列線為Odd4；Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)合用一有源區(qū)，在第五組左半邊輸出一垂直方向Metal1走線，稱該列線為Even4；其中n、m為整數。
水平方向Metal2長走線由于第4n+2行與第4n+3行像素的交叉，在Det(4n+2，4m+i)與Det(4n+3，4m+i)之間將不走水平方向的Metal2長走線，其中i＝1、2、3、4，n、m為整數。
行選控制必須每一行都走一條水平方向的Metal2長線，稱為Rs(4n+i)，其中i＝1、2、3、4，n為整數。
積分控制在Rs(4n+1)、Rs(4n+3)之間走一條Metal2長線，稱為Ckint(UP)；在Rs(4n+2)、Rs(4n+4)之間走一條Metal2長線，稱為Ckint(DOWN)，其中n為整數。通過Metal1短走線與Ckint(UP)、Ckint(DOWN)相連，可將積分控制信號引到相應的像素。
測試控制在Det(4n+1，4m+i)的上方走一條Metal2長線，稱為Test，其中i＝1、2、3、4，n、m為整數。通過Metal1短走線與Test相連，可將測試控制信號引到相應的像素。
地線在Det(4n+4，4m+i)的下方走一條Metal2長線，稱為Gnd，其中i＝1、2、3、4，n、m為整數。通過Metal1短走線與Gnd相連，可將接地信號引到相應的像素。
這樣在設計模塊中水平方向的長走線與探測器從上往下依次為Test、Det(4n+1，4m+i)、Rs(4n+1)、Ckint(UP)、Rs(4n+3)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Rs(4n+2)、Ckint(DOWN)、Rs(4n+4)、Det(4n+4，4m+i)、Gnd，如圖5所示，其中i＝1、2、3、4，n、m為整數。
垂直方向Metal1長走線本發(fā)明中只有列輸出線為垂直方向長走線，前面已經介紹。列輸出線在物理上從左到右依次為Even1、Odd1、Odd2、Even2、Even3、Odd3、Odd4、Even4。這樣排列避免了奇列線與偶列線在與像素輸出相連時的交叉現(xiàn)象。如圖3(d)所示。
垂直方向Metal1短走線短走線是指不超過4倍像素Pitch的金屬線。前面提到每個設計模塊只有兩條積分控制信號的Metal2長走線Ckint(UP)、Ckint(DOWN)，一條測試控制信號的Metal2長走線Test，一條接地的Metal2長走線Gnd。通過垂直方向的Metal1短走線將上述信號引到相應的像素，并避免同層金屬連線的交叉。
權利要求
1.一種焦平面讀出電路像素陣列的布圖方法，其步驟包括(1)確定像素的排列方式以及像素布圖結構以4×4個像素單元作為一個設計模塊，在每個像素中添加一個測試管Mtest；像素在物理上從上往下依次為Pixel(4n+1，4m+i)、Pixel(4n+3，4m+i)、Pixel(4n+2，4m+i)、Pixel(4n+4，4m+i)，其中i＝1、2、3、4，n、m為整數；從左往右依次為Pixel(4n+i，4m+1)、Pixel(4n+i，4m+2)、Pixel(4n+i，4m+3)、Pixel(4n+i，4m+4)，其中i＝1、2、3、4，n、m為整數；將設計模塊劃分為五個組，其中第三組、第五組的像素各有兩個在相鄰設計模塊中，第一組Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)；第二組Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)、Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)；第三組Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)與左相鄰設計模塊的Pixel(4n+2，4m)、Pixel(4n+4，4m)；第四組Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)；第五組Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)與右相鄰設計模塊的Pixel(4n+2，4m+5)、Pixel(4n+4，4m+5)；其中n、m為整數；像素布圖結構為像素包括Mint、Msw、Mtest與Mc，同一組四個像素的Mint、Msw、Mtest放置于組的中央位置；同一像素單元中，Mtest與Mint共用一有源區(qū)，Mint與Msw共用一有源區(qū)；Pixel(4n+1，4m+i)與Pixel(4n+3，4m+i)的Msw共用一有源區(qū)，Pixel(4n+2，4m+i)與Pixel(4n+4，4m+i)的Msw共用一有源區(qū)，其中i＝1、2、3、4，n、m為整數；Mc的源漏接Gnd，與相鄰組中的Mc共用有源區(qū)；同一組中左右相鄰的Mtest共用Poly作為柵，Mint、Mc也共用Poly作為柵；(2)確定探測器陣列、像素陣列連接方式Det(4n+1，4m+i)與Pixel(4n+1，4m+i)，Det(4n+4，4m+i)與Pixel(4n+4，4m+i)在物理位置上一一對應直接相連，Det(4n+2，4m+i)在物理位置上與Pixel(4n+3，4m+i)對應，Det(4n+3，4m+i)在物理位置上與Pixel(4n+2，4m+i)對應，Det(4n+2，4m+i)與Pixel(4n+2，4m+i)間的連線、Det(4n+3，4m+i)與Pixel(4n+3，4m+i)間的連線跨越上下兩個組，其中i＝1、2、3、4，n、m為整數；(3)按照如前所述的像素排列方式、像素布圖結構和探測器陣列、像素陣列連接方式進行布圖。
2.如權利要求1所述的一種焦平面讀出電路像素陣列的布圖方法，其特征在于布圖采用反轉、移位的重復對稱布圖方式，即Pixel(4n+1，4m+1)與Pixel(4n+1，4m+2)左右對稱；Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)往右平移二個pitch所得；Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)、Pixel(4n+3，4m+4)由Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+1，4m+4)上下反轉所得；Pixel(4n+2，4m+1)、Pixel(4n+2，4m+2)、Pixel(4n+2，4m+3)、Pixel(4n+2，4m+4)、Pixel(4n+4，4m+1)、Pixel(4n+4，4m+2)、Pixel(4n+4，4m+3)、Pixel(4n+4，4m+4)由Pixel(4n+1，4m)、Pixel(4n+1，4m+1)、Pixel(4n+1，4m+2)、Pixel(4n+1，4m+3)、Pixel(4n+3，4m)、Pixel(4n+3，4m+1)、Pixel(4n+3，4m+2)、Pixel(4n+3，4m+3)下平移兩個pitch再右平移一個pitch所得；其中n、m為整數。
3.采用如權利要求1所述的一種焦平面讀出電路像素陣列的布圖方法的金屬布線結構，其特征在于水平方向長走線與垂直方向長走線采用不同的金屬層，避免同層金屬線交叉；水平方向長走線采用Metal2、垂直方向長走線采用Metal1；垂直方向短走線采用Meatl1。
4.如權利要求3所述的金屬布線結構，其特征在于Metal2長走線方式為每個設計模塊需要4條行選控制線Rs(4n+1)、Rs(4n+2)、Rs(4n+3)、Rs(4n+4)，兩條積分控制線Ckint(UP)、Ckint(DOWN)，一條測試控制線Test，一條地線Gnd；設計模塊中Metal2長走線與探測器在物理上從上往下依次為Test、Det(4n+1，4m+i)、Rs(4n+1)、Ckint(UP)、Rs(4n+3)、Det(4n+2，4m+i)、Det(4n+3，4m+i)、Rs(4n+2)、Ckint(DOWN)、Rs(4n+4)、Det(4n+4，4m+i)、Gnd，其中i＝1、2、3、4，n、m為整數。
5.如權利要求3所述的金屬布線結構，其特征在于Metal1長走線方式為每一列有兩條Metal1長走線作為列輸出線，其中一條對應奇行像素，另一條對應偶行像素；Even1在第三組右半邊與Pixel(4n+2，4m+1)、Pixel(4n+4，4m+1)相連，Odd1在第一組左半邊與Pixel(4n+1，4m+1)、Pixel(4n+3，4m+1)相連，Odd2在第一組右半邊與Pixel(4n+1，4m+2)、Pixel(4n+3，4m+2)相連，Even2在第四組左半邊與Pixel(4n+2，4m+2)、Pixel(4n+4，4m+2)相連，Even3在第四組右半邊與Pixel(4n+2，4m+3)、Pixel(4n+4，4m+3)相連，Odd3在第二組左半邊與Pixel(4n+1，4m+3)、Pixel(4n+3，4m+3)相連，Odd4在第二組右半邊與Pixel(4n+1，4m+4)、Pixel(4n+3，4m+4)相連，Even4在第五組左半邊與Pixel(4n+2，4m+4)、Pixel(4n+4，4m+4)相連；列輸出線在物理上從左到右依次為Even1、Odd1、Odd2、Even2、Even3、Odd3、Odd4、Even4，其中n、m為整數。
6.如權利要求4所述的金屬布線結構，其特征在于Metal1短走線方式為Metal1短走線長度不超過4個像素的Pitch；通過Metal1短走線，將Test、Gnd、Ckint信號從Metal2長線引到像素內部。
全文摘要
本發(fā)明公開了一種焦平面讀出電路像素陣列的布圖方法和金屬布線結構,屬于微電子及光電子領域中成像系統(tǒng)讀出電路中的像素陣列設計技術領域。本發(fā)明通過確定像素的特殊排列方式和新型的像素布圖結構,并在此基礎上采用特殊的探測器陣列、像素陣列連接方式進行布圖,布圖可以采用反轉、移位的重復對稱布圖方式。根據本發(fā)明的布圖方法提出一種金屬布線結構:水平方向長走線與垂直方向長走線采用不同的金屬層,避免同層金屬線交叉;水平方向長走線采用Metal2、垂直方向長走線采用Metal1;垂直方向短走線采用Meatl1。采用本發(fā)明的布圖方法和金屬布線結構,不僅實現(xiàn)了OES結構,并且使陣列的走線簡單、積分電容的面積利用率高。
文檔編號H01L21/70GK1348209SQ0113470
公開日2002年5月8日 申請日期2001年11月8日 優(yōu)先權日2001年11月8日
發(fā)明者吉利久, 魯文高, 陳中建, 高峻, 傅一玲 申請人:北京大學