存儲(chǔ)器件的制作方法
【專利摘要】本發(fā)明提供了一種存儲(chǔ)器件，包括第一反相器、與第一反相器交叉耦合的第二反相器、訪問(wèn)單元和開關(guān)單元。將訪問(wèn)單元配置為根據(jù)由第一字線和第二字線提供的信號(hào)，使第一反相器的輸出端放電并且對(duì)第二反相器的輸出端充電。將開關(guān)單元配置為根據(jù)由第一字線提供的信號(hào)，使電源與第一反相器和第二反相器斷開。
【專利說(shuō)明】
存儲(chǔ)器件
技術(shù)領(lǐng)域
[0001]本發(fā)明一般涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及存儲(chǔ)器件。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)是使用雙穩(wěn)態(tài)鎖存電路來(lái)存儲(chǔ)每一個(gè)比特位的存儲(chǔ)器。術(shù)語(yǔ)“靜態(tài)”隨機(jī)存取存儲(chǔ)器與必須周期性地刷新的“動(dòng)態(tài)”隨機(jī)存取存儲(chǔ)器(DRAM)不同。SRAM呈現(xiàn)數(shù)據(jù)剩磁，但是在傳統(tǒng)意義上(當(dāng)存儲(chǔ)器斷電時(shí)數(shù)據(jù)最終會(huì)丟失)，其仍然是易失性的。
[0003]然而，由于SRAM的晶體管中的性能不同，所以SRAM的寫操作會(huì)失敗。另一方面，由于SRAM的晶體管中生成的偏壓(bias)，從而SRAM中的一個(gè)存儲(chǔ)器單元翻轉(zhuǎn)(flip)，SRAM的讀操作會(huì)失敗。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種存儲(chǔ)器件，包括:第一反相器;第二反相器，與所述第一反相器交叉耦合;訪問(wèn)單元，被配置為根據(jù)由第一字線和第二字線提供的信號(hào)，使所述第一反相器的輸出端放電并且對(duì)所述第二反相器的輸出端充電；以及開關(guān)單元，被配置為根據(jù)由所述第一字線提供的信號(hào)，使電源與所述第一反相器和所述第二反相器斷開。
[0005]在該存儲(chǔ)器件中，所述第一字線和所述第二字線提供的信號(hào)的相位相反。
[0006]在該存儲(chǔ)器件中，所述訪問(wèn)單元包括:第一傳輸門，被配置為由所述第一字線和所述第二字線提供的信號(hào)進(jìn)行控制，以響應(yīng)于由第一位線提供的信號(hào)使所述第一反相器的輸出端放電；以及第二傳輸門，被配置為由所述第一字線和所述第二字線提供的信號(hào)進(jìn)行控制，以響應(yīng)于由第二位線提供的信號(hào)對(duì)所述第二反相器的輸出端充電。
[0007]在該存儲(chǔ)器件中，所述第一傳輸門包括:輸入端，耦合至所述第一位線;輸出端，耦合至所述第一反相器的輸出端;第一控制端，耦合至所述第一字線;和第二控制端，耦合至所述第二字線;其中，所述第二傳輸門包括:輸入端，耦合至所述第二反相器的輸出端;輸出端，耦合至所述第二位線;第一控制端，耦合至所述第一字線；以及第二控制端，耦合至所述第二字線。
[0008]在該存儲(chǔ)器件中，所述開關(guān)單元包括:第一晶體管，被配置為由所述第一字線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第一反相器斷開；以及第二晶體管，被配置為由所述第一字線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第二反相器斷開。
[0009]在該存儲(chǔ)器件中，所述第一晶體管包括:第一端，被配置為耦合至所述電源;第二端，耦合至所述第一反相器;和控制端，耦合至所述第一字線；其中，所述第二晶體管包括:第一端，被配置為耦合至所述電源;第二端，耦合至所述第二反相器；以及控制端，耦合至所述第一字線。
[0010]該存儲(chǔ)器件還包括:讀單元，被配置為根據(jù)由第三字線和所述第一反相器的輸出端提供的信號(hào)，使位線放電。
[0011]在該存儲(chǔ)器件中，所述訪問(wèn)單元被配置為在寫操作期間，使所述第一反相器的輸出端放電并且使所述第二反相器的輸出端充電；所述開關(guān)單元被配置為在所述寫操作期間，使所述電源與所述第一反相器和所述第二反相器斷開;并且所述讀單元被配置為在讀操作期間，使所述位線放電。
[0012]在該存儲(chǔ)器件中，所述讀單元包括:第一晶體管，包括:第一端;第二端，耦合至所述位線;和控制端，耦合至所述第三字線；以及第二晶體管，包括:第一端，耦合至所述第一晶體管的第一端;第二端，被配置為耦合至接地電壓;和控制端，耦合至所述第一反相器的輸出端。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種存儲(chǔ)器件，包括:第一反相器;第二反相器，與所述第一反相器交叉耦合;第一晶體管，耦合至第一位線;第二晶體管，耦合至第二位線;第一開關(guān)單元，被配置為響應(yīng)于由所述第一位線通過(guò)所述第一晶體管提供的信號(hào)，使所述第一反相器的輸出端放電；以及響應(yīng)于由所述第二位線通過(guò)所述第二晶體管提供的信號(hào)，對(duì)所述第二反相器的輸出端充電；第二開關(guān)單元，被配置為根據(jù)由數(shù)據(jù)線提供的信號(hào)，使電源與所述第一反相器和所述第二反相器斷開；以及第三開關(guān)單元，被配置為根據(jù)由所述第一反相器的輸出端提供的信號(hào)，使所述第二晶體管連接至參考電壓。
[0014]在該存儲(chǔ)器件中，所述第一開關(guān)單元包括:第三晶體管，被配置為由選擇線提供的信號(hào)進(jìn)行控制，以使所述第一晶體管與所述第一反相器的輸出端連接，并且響應(yīng)于由所述第一位線通過(guò)所述第一晶體管提供的信號(hào)使所述第一反相器的輸出端放電；以及第四晶體管，被配置為由所述選擇線提供的信號(hào)進(jìn)行控制，以使所述第二晶體管與所述第二反相器的輸出端連接，并且響應(yīng)于由所述第二位線通過(guò)所述第二晶體管提供的信號(hào)對(duì)所述第二反相器的輸出端充電。
[0015]在該存儲(chǔ)器件中，所述第三晶體管包括:第一端，耦合至所述第一晶體管;第二端，耦合至所述第一反相器的輸出端;和控制端，耦合至所述選擇線;其中，所述第四晶體管包括:第一端，耦合至所述第二反相器的輸出端；第二端，耦合至所述第二晶體管；以及控制端，耦合至所述選擇線。
[0016]在該存儲(chǔ)器件中，所述第二開關(guān)單元包括:第五晶體管，被配置為由所述數(shù)據(jù)線的第一數(shù)據(jù)線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第一反相器斷開；以及第六晶體管，被配置為由所述數(shù)據(jù)線的第二數(shù)據(jù)線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第二反相器斷開。
[0017]在該存儲(chǔ)器件中，所述第五晶體管包括:第一端，被配置為耦合至所述電源;第二端，耦合至所述第一反相器;和控制端，耦合至所述第一數(shù)據(jù)線；其中，所述第六晶體管包括:第一端，被配置為耦合至所述電源;第二端，耦合至所述第二反相器；以及控制端，耦合至所述第二數(shù)據(jù)線。
[0018]在該存儲(chǔ)器件中，所述第二開關(guān)單元還包括:平衡器，被配置為根據(jù)字線提供的信號(hào)，平衡所述第五晶體管與所述第六晶體管的電壓。
[0019]在該存儲(chǔ)器件中，所述第二開關(guān)單元還包括:第七晶體管，被配置為由字線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第一反相器斷開；以及第八晶體管，被配置為由所述字線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第二反相器斷開。
[0020]在該存儲(chǔ)器件中，所述第七晶體管包括:第一端，被配置為耦合至所述電源;第二端，耦合至所述第一反相器;和控制端，耦合至所述字線；其中，所述第八晶體管包括:第一端，被配置為耦合至所述電源;第二端，耦合至所述第二反相器；以及控制端，耦合至所述字線。
[0021 ]在該存儲(chǔ)器件中，所述第三開關(guān)單元包括:第七晶體管，包括:第一端，耦合至所述第一晶體管;第二端，被配置為耦合至接地電壓;和控制端，耦合至所述第二反相器的輸出端；以及第八晶體管，包括:第一端，耦合至所述第二晶體管;第二端，被配置為耦合至所述參考電壓;和控制端，耦合至所述第一反相器的輸出端。
[0022]根據(jù)本發(fā)明的又一方面，提供了一種方法，包括:在寫操作期間，根據(jù)由第一字線提供的信號(hào)，使存儲(chǔ)器件中的第一反相器的輸出端放電，并且根據(jù)由第二字線提供的信號(hào)，對(duì)所述存儲(chǔ)器件中的第二反相器的輸出端充電，其中，所述第二反相器與所述第一反相器交叉耦合；以及在所述寫操作期間，根據(jù)由所述第一字線提供的信號(hào)，使電源與所述第一反相器和所述第二反相器斷開。
[0023]在該方法中，所述方法還包括:在讀操作期間，根據(jù)由第三字線和所述第一反相器的輸出端提供的信號(hào)，使位線放電。
【附圖說(shuō)明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0025]圖1是根據(jù)一些實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的原理圖。
[0026]圖2是根據(jù)一些實(shí)施例的用于控制如圖1所示的SRAM的方法的流程圖。
[0027]圖3是根據(jù)一些實(shí)施例的如圖1所示的SRAM的原理圖。
[0028]圖4是根據(jù)一些實(shí)施例的用于控制如圖3所示的SRAM的方法的流程圖。
[0029]圖5是根據(jù)一些實(shí)施例的SRAM的原理圖。
[0030]圖6是根據(jù)一些實(shí)施例的用于控制如圖5所示的SRAM的方法的流程圖。
[0031 ]圖7是根據(jù)一些實(shí)施例的如圖5所示的SRAM的原理圖。
[0032]圖8是根據(jù)一些實(shí)施例的用于控制如圖7所示的SRAM的方法的流程圖。
[0033]圖9是根據(jù)一些實(shí)施例的如圖5所示的SRAM的原理圖。
【具體實(shí)施方式】
[0034]以下公開內(nèi)容提供了多種不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，并且其本身并不表示所討論的實(shí)施例和/或配置之間的關(guān)系。
[0035]本說(shuō)明書中使用的術(shù)語(yǔ)在本領(lǐng)域中以及在使用每一個(gè)術(shù)語(yǔ)的特定上下文環(huán)境中通常具有其普通含義。本說(shuō)明書中使用的實(shí)例包括本文所討論的任何術(shù)語(yǔ)的實(shí)例，僅是示例性的，并且絕不是限制本發(fā)明的或任何示例性術(shù)語(yǔ)的范圍和意義。同樣，本發(fā)明不限于本說(shuō)明書中給出的各個(gè)實(shí)施例。
[0036]應(yīng)當(dāng)理解，盡管本文可以使用術(shù)語(yǔ)“第一”、“第二”等以描述各個(gè)元件，但是這些元件不應(yīng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)用于將一個(gè)元件與另一個(gè)元件區(qū)別開。例如，在不背離實(shí)施例的范圍的情況下，可以將第一元件稱為第二元件，并且類似地，可以將第二元件稱為第一元件。如本文所使用的，術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)所列條目的任何一個(gè)和全部組入口 ο
[0037]如本文所使用的，術(shù)語(yǔ)“包含”、“包括”、“具有”、“含有”、“涉及”等應(yīng)該被理解為開放式的，即，表示包括但不限于。
[0038]在整個(gè)說(shuō)明書中提及的“一個(gè)實(shí)施例”或“實(shí)施例”表示結(jié)合該實(shí)施例所描述的特別的部件、結(jié)構(gòu)、實(shí)施方式或特征包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，在整個(gè)說(shuō)明書的多個(gè)地方使用的短語(yǔ)“在一個(gè)實(shí)施例中”或“在實(shí)施例中”不是必須涉及相同的實(shí)施例。此夕卜，特別的部件、結(jié)構(gòu)、實(shí)施方式或特征可以在一個(gè)或多個(gè)實(shí)施例中以任何合適的方式結(jié)入口 ο
[0039]圖1是根據(jù)一些實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的原理圖。
[0040]如圖1示例性地示出的，SRAM 100包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器Cl、CMOS反相器C2、訪問(wèn)單元110和開關(guān)單元120 XMOS反相器Cl包括P型金屬氧化物半導(dǎo)體(PMOS)晶體管Pl和N型金屬氧化物半導(dǎo)體(NMOS)晶體管NI JMOS晶體管Pl和NMOS晶體管NI中的每一個(gè)都包括第一端、第二端和控制端。PMOS晶體管Pl的第二端在指示CMOS反相器Cl的輸出端的節(jié)點(diǎn)SI處耦合至NMOS晶體管NI的第一端。
[0041 ] 另外，CMOS反相器C2包括PMOS晶體管P2和NMOS晶體管N2 AMOS晶體管P2和匪OS晶體管N2中的每一個(gè)都包括第一端、第二端和控制端。PMOS晶體管P2的第二端在指示CMOS反相器C2的輸出端的節(jié)點(diǎn)S2處耦合至NMOS晶體管N2的第一端。CMOS反相器C2與CMOS反相器Cl交叉耦合。訪問(wèn)單元110耦合至字線WWL、字線WWLB、節(jié)點(diǎn)SI和節(jié)點(diǎn)S2。開關(guān)單元120耦合至電源電壓VDD、字線WffL、PMOS晶體管PI的第一端和PMOS晶體管P2的第一端。
[0042]在一些實(shí)施例中，SRAM 100還包括讀單元130。讀單元130耦合至字線RWL、位線RBL、CM0S反相器Cl的輸出端。
[0043]圖2是根據(jù)一些實(shí)施例的用于控制如圖1所示的SRAM的方法的流程圖。如圖所示，參考方法200描述圖1中的SRAM 100的操作。
[0044]在操作210中，在寫操作期間，根據(jù)字線WWL和字線WWLB提供的信號(hào)，訪問(wèn)單元110使節(jié)點(diǎn)SI放電而對(duì)節(jié)點(diǎn)S2充電。下文中，訪問(wèn)單元110對(duì)節(jié)點(diǎn)S2充電表示通過(guò)訪問(wèn)單元110將節(jié)點(diǎn)S2處的電壓成功上拉至位線WBLB上的電壓(如，電源電壓VDD)。結(jié)果，防止寫操作期間的寫恢復(fù)失敗。
[0045]在操作220中，在寫操作期間，根據(jù)字線WWL提供的信號(hào)，將開關(guān)單元120配置為使電源電壓VDD與PMOS晶體管Pl的第一端和PMOS晶體管P2的第一端斷開。由于電源電壓VDD與PMOS晶體管PI的第一端和PMOS晶體管P2的第一端斷開，所以電源電壓VDD不會(huì)通過(guò)PMOS晶體管Pl影響節(jié)點(diǎn)SI。因此，開關(guān)單元120防止寫失敗。
[0046]在操作230中，在讀操作期間，根據(jù)字線WWL提供的信號(hào)，將開關(guān)單元120配置為使電源電壓VDD與PMOS晶體管PI的第一端和PMOS晶體管P2的第一端連接。
[0047]在操作240中，在讀操作期間，根據(jù)字線RWL和節(jié)點(diǎn)SI提供的信號(hào)，將讀單元130配置為使位線RBL放電。下文中，讀單元130使位線RBL放電表示通過(guò)讀單元130將位線RBL的電壓成功下拉至接地電壓。由于讀單元130用于作為獨(dú)立的讀端口，所以獨(dú)立地執(zhí)行讀操作并且讀操作不會(huì)受到SRAM 100的其他部分的影響。因此，通過(guò)感測(cè)放大器(未示出)檢測(cè)位線RBL提供的信號(hào)，并且防止讀干擾問(wèn)題。
[0048]在其他方法中，在寫“O”操作期間，訪問(wèn)單元110使節(jié)點(diǎn)SI放電；與此同時(shí)，PMOS晶體管Pl導(dǎo)通，并且電源電壓VDD通過(guò)PMOS晶體管Pl影響節(jié)點(diǎn)SI，從而導(dǎo)致寫連接失敗。另一方面，如果PMOS晶體管P2太弱，則不能將節(jié)點(diǎn)S2成功上拉至電源電壓VDD，從而導(dǎo)致寫恢復(fù)失敗。在讀操作期間，訪問(wèn)單元110通過(guò)節(jié)點(diǎn)SI和NMOS晶體管NI使位線WBL放電至接地電壓，并且存儲(chǔ)在節(jié)點(diǎn)SI中的電壓上升至AV。存儲(chǔ)在節(jié)點(diǎn)SI中的電壓AV使得CMOS反相器C2翻轉(zhuǎn)并且導(dǎo)致讀干擾問(wèn)題。
[0049 ]與以上所述的方法相比，如圖2中的方法所述，通過(guò)訪問(wèn)單元110將節(jié)點(diǎn)S2處的電壓成功上拉至電源電壓VDD。結(jié)果，防止寫操作期間的寫恢復(fù)失敗。另一方面，如圖2中的方法所述，在寫操作期間，開關(guān)單元120將電源電壓VDD與PMOS晶體管Pl的第一端斷開;并且因此，電源電壓VDD不會(huì)通過(guò)PMOS晶體管Pl影響節(jié)點(diǎn)SI。因此，開關(guān)單元120防止寫連接失敗。另外，由于操作讀單元130用于作為獨(dú)立的讀端口，所以防止了讀干擾問(wèn)題。
[0050]圖3是根據(jù)一些實(shí)施例的如圖1所示的SRAM的原理圖。如圖3示例性地示出，訪問(wèn)單元110包括CMOS傳輸門112和CMOS傳輸門114。CMOS傳輸門112包括輸入端112A、輸出端112B、控制端112C和控制端112D。輸入端112A耦合至位線WBL，輸出端112B耦合至節(jié)點(diǎn)SI，控制端112C耦合至字線WffL，并且控制端112D耦合至字線WffLB。CMOS傳輸門114包括輸入端114A、輸出端114B、控制端114C和控制端114D。輸入端114A耦合至節(jié)點(diǎn)S2，輸出端114B耦合至位線WBLB，控制端114C耦合至字線WWL，并且控制端114D耦合至字線WWLB。
[0051 ] 在一些實(shí)施例中，開關(guān)單元120包括晶體管P5和晶體管P6。晶體管P5、P6中的每一個(gè)都包括第一端、第二端和控制端。晶體管P5的第一端耦合至電源電壓VDD。晶體管P5的第二端耦合至PMOS晶體管PI的第一端。晶體管P5的控制端耦合至字線WWL和訪問(wèn)單元110的CMOS傳輸門112。晶體管P6的第一端耦合至電源電壓VDD。晶體管P6的第二端耦合至PMOS晶體管P2的第一端。晶體管P6的控制端耦合至字線WffL和訪問(wèn)單元110的CMOS傳輸門114。
[0052]在一些實(shí)施例中，讀單元130包括晶體管N5和晶體管N6。晶體管N5、N6中的每一個(gè)都包括第一端、第二端和控制端。晶體管N5的第二端耦合至位線RBL。晶體管N5的控制端耦合至字線RWL。晶體管N6的第一端耦合至晶體管N5的第一端。晶體管N6的第二端耦合至接地電壓。晶體管N6的控制端耦合至節(jié)點(diǎn)SI。
[0053]在一些實(shí)施例中，PMOS晶體管Pl的控制端耦合至匪OS晶體管NI的控制端。PMOS晶體管P2的控制端耦合至NMOS晶體管N2的控制端。節(jié)點(diǎn)SI耦合至PMOS晶體管P2和第二 NMOS晶體管N2的控制端。節(jié)點(diǎn)S2耦合至PMOS晶體管PI和NMOS晶體管NI的控制端。
[0054]圖4是根據(jù)一些實(shí)施例的用于控制如圖3所示的SRAM的方法的流程圖。如圖所示，參考方法400描述圖3中的SRAM 100A的操作。
[0055]在操作410中，在寫操作期間，將CMOS傳輸門112配置為由字線WffL和字線WffLB提供的信號(hào)進(jìn)行控制，以響應(yīng)于位線WBL提供的信號(hào)來(lái)使節(jié)點(diǎn)SI放電。此后，CMOS傳輸門112使節(jié)點(diǎn)sI放電表示通過(guò)CMOS傳輸門112將節(jié)點(diǎn)SI處的電壓成功下拉至位線WBL上的電壓(如，參考電壓)。在一些實(shí)施例中，字線WWL和字線WffLB所提供的信號(hào)是相反的。
[0056]在操作420中，在寫操作期間，將CMOS傳輸門114配置為由字線WffL和字線WffLB提供的信號(hào)進(jìn)行控制，以響應(yīng)于位線WBLB提供的信號(hào)來(lái)對(duì)節(jié)點(diǎn)S2充電。此后，CMOS傳輸門114對(duì)節(jié)點(diǎn)S2充電表示通過(guò)CMOS傳輸門114將節(jié)點(diǎn)S2處的電壓成功上拉至位線WBLB上的電壓(如，電源電壓VDD)。由于位線WBLB通過(guò)CMOS傳輸門114對(duì)節(jié)點(diǎn)S2充電，所以將存儲(chǔ)在節(jié)點(diǎn)S2中的電壓成功上拉至電源電壓VDD，以防止寫恢復(fù)失敗。
[0057]在操作430中，在寫操作期間，將晶體管P5配置為由字線WffL提供的信號(hào)進(jìn)行控制，以使電源電壓VDD與CMOS反相器Cl斷開。由于電源電壓VDD與CMOS反相器Cl斷開，所以斷開PMOS晶體管PI與CMOS傳輸門112之間的電流路徑，以防止寫連接失敗。
[0058]在操作440中，在寫操作期間，將晶體管P6配置為由字線WffL提供的信號(hào)進(jìn)行控制，以使電源電壓VDD與CMOS反相器C2斷開。
[0059]在操作450中，在讀操作期間，根據(jù)字線RWL提供的信號(hào)使晶體管N5導(dǎo)通，并且根據(jù)存儲(chǔ)在節(jié)點(diǎn)SI中的信號(hào)使晶體管N6導(dǎo)通，以使位線RBL放電。晶體管N5、N6使位線RBL放電表示通過(guò)晶體管N5、N6將位線RBL的電壓成功下拉至接地電壓。由于包括晶體管N5、N6的讀單元130用于作為獨(dú)立的讀端口，所以獨(dú)立地執(zhí)行讀操作并且讀操作不會(huì)受到SRAM 100A的其他部分的影響。因此，可以防止讀操作期間的讀干擾問(wèn)題。
[0060]與以上所述的方法相比，如圖4中的方法所述，通過(guò)CMOS傳輸門114將節(jié)點(diǎn)S2處的電壓成功上拉至電源電壓VDD。結(jié)果，防止寫操作期間的寫恢復(fù)失敗。另一方面，如圖4中的方法所述，在寫操作期間，晶體管P5將電源電壓VDD與PMOS晶體管Pl的第一端斷開；因此，電源電壓VDD不會(huì)通過(guò)PMOS晶體管PI影響節(jié)點(diǎn)SI。因此，晶體管P5防止寫連接失敗。另外，由于包括晶體管N5、N6的讀單元130用于作為獨(dú)立的讀端口，所以防止了讀干擾問(wèn)題。
[0061 ] 圖5是根據(jù)一些實(shí)施例的SRAM的原理圖。如圖5示例性地示出的，SRAM 500包括CMOS反相器Cl、CMOS反相器C2、晶體管N3、晶體管N4、開關(guān)單元510、開關(guān)單元520和開關(guān)單元530 XM0S反相器Cl包括PMOS晶體管Pl和NMOS晶體管NI C3PMOS晶體管Pl和NMOS晶體管NI中的每一個(gè)都包括第一端、第二端和控制端。PMOS晶體管Pl的第二端在指示CMOS反相器Cl的輸出端的節(jié)點(diǎn)SI處耦合至NMOS晶體管NI的第一端。CMOS反相器C2與CMOS反相器Cl交叉耦合。
[0062]另外，CMOS反相器C2包括PMOS晶體管P2和NMOS晶體管N2 AMOS晶體管P2和匪OS晶體管N2中的每一個(gè)都包括第一端、第二端和控制端。PMOS晶體管P2的第二端在指示CMOS反相器C2的輸出端的節(jié)點(diǎn)S2處耦合至匪OS晶體管N2的第一端。晶體管N3、N4中的每一個(gè)都包括第一端、第二端和控制端。晶體管N3的第一端耦合至位線BL。晶體管N3的控制端耦合至字線WL。晶體管N4的第二端耦合至位線BLB。晶體管N4的控制端耦合至字線WL。
[0063]此外，開關(guān)單元510耦合至晶體管N3的第二端、晶體管N4的第一端、節(jié)點(diǎn)S1、節(jié)點(diǎn)S2和選擇線SEL。開關(guān)單元520耦合至電源電壓VDD、PM0S晶體管Pl和PMOS晶體管P2的第一端以及數(shù)據(jù)線D、DB。開關(guān)單元530耦合至晶體管N3的第二端、節(jié)點(diǎn)SI和節(jié)點(diǎn)S2。
[0064]圖6是根據(jù)一些實(shí)施例的用于控制如圖5所示的SRAM的方法的流程圖。如圖所示，參考方法600描述圖5中的SRAM 500的操作。
[0065]在操作610中，在寫操作期間，將開關(guān)單元510配置為:響應(yīng)于由位線BLB通過(guò)晶體管N4提供的信號(hào)，使CMOS反相器C2的節(jié)點(diǎn)S放電；以及響應(yīng)于由位線BL通過(guò)晶體管N3提供的信號(hào)，對(duì)節(jié)點(diǎn)SI充電。下文中，開關(guān)單元510對(duì)節(jié)點(diǎn)SI充電表示通過(guò)開關(guān)單元510將節(jié)點(diǎn)SI處的電壓成功上拉至位線BL上的電壓(如，電源電壓VDD)。結(jié)果，防止寫操作期間的寫恢復(fù)失敗。
[0066]在操作620中，在寫操作期間，將開關(guān)單元520配置為:根據(jù)由數(shù)據(jù)線D提供的信號(hào)使電源電壓VDD與COMS反相器C2斷開。由于電源電壓VDD與CMOS反相器C2斷開，所以電源電壓VDD不會(huì)通過(guò)PMOS晶體管P2影響節(jié)點(diǎn)S2。因此，開關(guān)單元520防止寫失敗。
[0067]在操作630中，在讀操作期間，將開關(guān)單元530配置為:根據(jù)由節(jié)點(diǎn)S2提供的信號(hào)使晶體管N3連接至參考電壓(如，接地電壓)。
[0068]圖7是根據(jù)一些實(shí)施例的如圖5所示的SRAM的原理圖。如圖7示例性地示出，開關(guān)單元510包括晶體管N5和晶體管N6。晶體管N5、N6中的每一個(gè)都包括第一端、第二端和控制端。晶體管N5的第一端耦合至晶體管N3的第二端。晶體管N5的第二端耦合至節(jié)點(diǎn)SI。晶體管N5的控制端耦合至選擇線SEL。晶體管N6的第一端耦合至節(jié)點(diǎn)S2。晶體管N6的第二端耦合至晶體管N4的第一端。晶體管N6的控制端耦合至選擇線SEL。
[0069]在一些實(shí)施例中，開關(guān)單元530包括晶體管N7和晶體管N8。晶體管N7、N8中的每一個(gè)都包括第一端、第二端和控制端。晶體管N7的第一端耦合至晶體管N3的第二端。晶體管N7的第二端耦合至接地電壓。晶體管N7的控制端耦合至節(jié)點(diǎn)S2。晶體管NS的第一端耦合至晶體管N4的第一端。晶體管NS的第二端耦合至接地電壓。晶體管NS的控制端耦合至節(jié)點(diǎn)SI。
[0070]在一些實(shí)施例中，開關(guān)單元520包括晶體管P3和晶體管P4。晶體管P3、P4中的每一個(gè)都包括第一端、第二端和控制端。晶體管P3、P4的第一端耦合至電源電壓VDD。晶體管P3的第二端耦合至PMOS晶體管Pl的第一端。晶體管P3的控制端耦合至數(shù)據(jù)線DB。晶體管P4的第二端耦合至PMOS晶體管P2的第一端。晶體管P4的控制端耦合至第二數(shù)據(jù)線D。
[0071]在一些實(shí)施例中，開關(guān)單元520還包括晶體管P5，該晶體管用作平衡器。晶體管P5耦合至PMOS晶體管Pl和PMOS晶體管P2的第一端。
[0072]圖8是根據(jù)一些實(shí)施例的用于控制如圖7所示的SRAM的方法的流程圖。如圖所示，參考方法800描述圖7中的SRAM 500A的操作。
[0073]在操作810中，在寫周期期間，將晶體管N6配置為由選擇線SEL提供的信號(hào)進(jìn)行控制，以使晶體管N4與節(jié)點(diǎn)S2連接并且響應(yīng)于由位線BLB通過(guò)晶體管N4提供的信號(hào)來(lái)使節(jié)點(diǎn)S2放電。下文中，晶體管N6使節(jié)點(diǎn)S2放電表示通過(guò)晶體管N6將節(jié)點(diǎn)S2的電壓成功下拉至接地電壓。
[0074]在操作820中，在寫周期期間，將晶體管N5配置為由選擇線SEL提供的信號(hào)進(jìn)行控制，以使晶體管N3與節(jié)點(diǎn)SI連接并且響應(yīng)于由位線BL通過(guò)晶體管N3提供的信號(hào)來(lái)對(duì)節(jié)點(diǎn)SI充電。此外，晶體管N5對(duì)節(jié)點(diǎn)SI充電表示通過(guò)晶體管N5將節(jié)點(diǎn)SI處的電壓成功上拉至位線BL上的電壓(如，電源電壓VDD)?？梢詫D7的多個(gè)SRAM 500A布置為陣列，并且可以通過(guò)由選擇線SEL提供的信號(hào)來(lái)選擇陣列的列中的一個(gè)SRAM 500A，使得可以實(shí)現(xiàn)陣列交錯(cuò)(interleaving)設(shè)計(jì)。
[0075]在操作830中，在寫周期期間，將晶體管P4配置為由數(shù)據(jù)線D提供的信號(hào)進(jìn)行控制，以使電源電壓VDD與CMOS反相器C2斷開。由于電源電壓VDD與CMOS反相器C2斷開，所以斷開CMOS反相器C2的PMOS晶體管P2與晶體管N4之間的電流路徑，以防止寫連接失敗。
[0076]在操作840中，在讀周期期間，根據(jù)由選擇線SEL提供的信號(hào)使晶體管N5截止，以用于使晶體管N3的第二端與節(jié)點(diǎn)SI斷開，并且根據(jù)節(jié)點(diǎn)S2提供的信號(hào)使晶體管N7導(dǎo)通，以用于使位線BL放電。此后，晶體管N7使位線BL放電表示通過(guò)晶體管N7將位線BL的電壓成功下拉至接地電壓。
[0077]圖9是根據(jù)一些實(shí)施例的如圖5所示的SRAM的原理圖。與圖7中的SRAM 500A相比，圖9的SRAM 500B中的開關(guān)單元520包括晶體管P3至P6。晶體管P3至P6中的每一個(gè)都包括第一端、第二端和控制端。晶體管P3至P6的第一端耦合至電源電壓VDD。晶體管P3、P5的第二端耦合至PMOS晶體管Pl的第一端。晶體管P4、P6的第二端耦合至PMOS晶體管P2的第一端。晶體管P3的控制端耦合至第一數(shù)據(jù)線DB。晶體管P4的控制端耦合至第二數(shù)據(jù)線D。晶體管P5、P6的控制端耦合至字線WL。
[0078]還公開了一種存儲(chǔ)器件，包括第一反相器、第二反相器、訪問(wèn)單元和開關(guān)單元。第二反相器與第一反相器交叉耦合。將訪問(wèn)單元配置為:根據(jù)由第一字線和第二字線提供的信號(hào)，使第一反相器的輸出端放電并且對(duì)第二反相器的輸出端充電。將開關(guān)單元配置為:根據(jù)由第一字線提供的信號(hào)，使電源與第一反相器和第二反相器斷開。
[0079]還公開了一種存儲(chǔ)器件，包括第一反相器、第二反相器、第一晶體管、第二晶體管、第一開關(guān)單元、第二開關(guān)單元和第三開關(guān)單元。第二反相器與第一反相器交叉耦合。第一晶體管耦合至第一位線。第二晶體管耦合至第二位線。將第一開關(guān)單元配置為:響應(yīng)于由第一位線通過(guò)第一晶體管提供的信號(hào)，使第一反相器的輸出端放電；以及響應(yīng)于由第二位線通過(guò)第二晶體管提供的信號(hào)，對(duì)第二反相器的輸出端充電。將第二開關(guān)單元配置為:根據(jù)由數(shù)據(jù)線提供的信號(hào)，使電源與第一反相器和第二反相器斷開。將第三開關(guān)單元配置為:根據(jù)由第一反相器的輸出端提供的信號(hào)，使第二晶體管與參考電壓連接。
[0080]還公開了一種包括如下操作的方法。在寫操作期間，根據(jù)由第一字線提供的信號(hào)，使存儲(chǔ)器件中的第一反相器的輸出端放電，并且根據(jù)由第二字線提供的信號(hào)，對(duì)存儲(chǔ)器件中的第二反相器的輸出端充電，其中第二反相器與第一反相器交叉耦合。在寫操作期間，根據(jù)由第一字線提供的信號(hào)，使電源與第一反相器和第二反相器斷開。
[0081]上面論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)現(xiàn)與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、更換以及改變。
【主權(quán)項(xiàng)】
1.一種存儲(chǔ)器件，包括: 第一反相器； 第二反相器，與所述第一反相器交叉耦合； 訪問(wèn)單元，被配置為根據(jù)由第一字線和第二字線提供的信號(hào)，使所述第一反相器的輸出端放電并且對(duì)所述第二反相器的輸出端充電；以及 開關(guān)單元，被配置為根據(jù)由所述第一字線提供的信號(hào)，使電源與所述第一反相器和所述第二反相器斷開。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中，所述第一字線和所述第二字線提供的信號(hào)的相位相反。3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中，所述訪問(wèn)單元包括: 第一傳輸門，被配置為由所述第一字線和所述第二字線提供的信號(hào)進(jìn)行控制，以響應(yīng)于由第一位線提供的信號(hào)使所述第一反相器的輸出端放電；以及 第二傳輸門，被配置為由所述第一字線和所述第二字線提供的信號(hào)進(jìn)行控制，以響應(yīng)于由第二位線提供的信號(hào)對(duì)所述第二反相器的輸出端充電。4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器件，其中， 所述第一傳輸門包括: 輸入端，耦合至所述第一位線； 輸出端，耦合至所述第一反相器的輸出端； 第一控制端，耦合至所述第一字線;和 第二控制端，耦合至所述第二字線； 其中，所述第二傳輸門包括: 輸入端，耦合至所述第二反相器的輸出端； 輸出端，耦合至所述第二位線； 第一控制端，耦合至所述第一字線；以及 第二控制端，耦合至所述第二字線。5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中，所述開關(guān)單元包括: 第一晶體管，被配置為由所述第一字線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第一反相器斷開；以及 第二晶體管，被配置為由所述第一字線提供的信號(hào)進(jìn)行控制，以使所述電源與所述第二反相器斷開。6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器件，其中， 所述第一晶體管包括: 第一端，被配置為耦合至所述電源； 第二端，耦合至所述第一反相器;和 控制端，耦合至所述第一字線； 其中，所述第二晶體管包括: 第一端，被配置為耦合至所述電源； 第二端，耦合至所述第二反相器；以及 控制端，耦合至所述第一字線。7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，還包括: 讀單元，被配置為根據(jù)由第三字線和所述第一反相器的輸出端提供的信號(hào)，使位線放電。8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器件，其中，所述訪問(wèn)單元被配置為在寫操作期間，使所述第一反相器的輸出端放電并且使所述第二反相器的輸出端充電;所述開關(guān)單元被配置為在所述寫操作期間，使所述電源與所述第一反相器和所述第二反相器斷開;并且所述讀單元被配置為在讀操作期間，使所述位線放電。9.一種存儲(chǔ)器件，包括: 第一反相器； 第二反相器，與所述第一反相器交叉耦合； 第一晶體管，耦合至第一位線； 第二晶體管，耦合至第二位線； 第一開關(guān)單元，被配置為響應(yīng)于由所述第一位線通過(guò)所述第一晶體管提供的信號(hào)，使所述第一反相器的輸出端放電；以及響應(yīng)于由所述第二位線通過(guò)所述第二晶體管提供的信號(hào)，對(duì)所述第二反相器的輸出端充電； 第二開關(guān)單元，被配置為根據(jù)由數(shù)據(jù)線提供的信號(hào)，使電源與所述第一反相器和所述第二反相器斷開；以及 第三開關(guān)單元，被配置為根據(jù)由所述第一反相器的輸出端提供的信號(hào)，使所述第二晶體管連接至參考電壓。10.一種方法，包括: 在寫操作期間，根據(jù)由第一字線提供的信號(hào)，使存儲(chǔ)器件中的第一反相器的輸出端放電，并且根據(jù)由第二字線提供的信號(hào)，對(duì)所述存儲(chǔ)器件中的第二反相器的輸出端充電，其中，所述第二反相器與所述第一反相器交叉耦合；以及 在所述寫操作期間，根據(jù)由所述第一字線提供的信號(hào)，使電源與所述第一反相器和所述第二反相器斷開。
【文檔編號(hào)】G11C11/412GK106098094SQ201510837492
【公開日】2016年11月9日
【申請(qǐng)日】2015年11月26日
【發(fā)明人】穆罕默德·哈桑·陶菲魁, 藤原英弘, 廖宏仁, 陳炎輝
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司