[0071]請參考圖4D至4F，其中圖4D、4F分別為形成第一金屬互連層Ml后的左、右側(cè)的器件表面俯視圖，圖4E為沿圖4D中的XX’線的剖面結構示意圖。步驟S3主要是形成本發(fā)明用于閃存器件字線和控制柵極層之間的橋接漏電測試的第一金屬互連層M1，具體地，在第一中間介質(zhì)層ILDl上方沉積第二中間介質(zhì)層ILD2，采用第一金屬互連層的金屬走線溝槽刻蝕工藝刻蝕第二中間介質(zhì)層ILD2，形成第一金屬互連溝槽，在第一金屬互連溝槽中填充銅等金屬，形成第一金屬互連Ml。其中，本發(fā)明的第一金屬互連Ml的具體制造過程與本領域技術人員熟知的金屬互連工藝基本一樣，在此不再贅述。本發(fā)明的第一金屬互連Ml的結構包括第一互連線M11、第二互連線M12、第三互連線M13、第四互連線M14四部分，其中MlU M12以及M13與下層的對應結構的連接方式，相比現(xiàn)有技術有所改變，具體地，請繼續(xù)參考圖4D和4E，第一互連線Mll通過有源區(qū)線301漏區(qū)上的第一導電插塞304電接觸，分別將字線302同側(cè)的相鄰有源區(qū)線的漏區(qū)兩兩一組連接，且字線302同側(cè)的每條有源區(qū)線301不重復分組，同一條有源區(qū)線301在字線302兩側(cè)的漏區(qū)分組相錯(即沿有源區(qū)線301長度方向排列的第一存儲位單元和第二存儲位單元外側(cè)的漏區(qū)的分組相錯)。結合圖4D來具體說明，按照圖4D從左至右的方向?qū)⒂性磪^(qū)線301依次稱為第一條有源區(qū)線、第二條有源區(qū)線、第三條有源區(qū)線.........第八條有源區(qū)線，并按照圖4D從上至下的方向?qū)⒌谝换ミB線Mll稱為第一條第一互連線、第二條第一互連線、第三條第一互連線、第四條第一互連線。第一條第一互連線將第一條有源區(qū)線、第二條有源區(qū)線分為一組而實現(xiàn)兩者在字線同側(cè)的漏區(qū)連接，將第三條有源區(qū)線、第四條有源區(qū)線分為一組而實現(xiàn)兩者在字線同側(cè)的漏區(qū)連接，將第五條有源區(qū)線、第六條有源區(qū)線分為一組而實現(xiàn)兩者在字線同側(cè)的漏區(qū)連接，而第二條第一互連線將第二條有源區(qū)線、第三條有源區(qū)線分為一組而實現(xiàn)兩者漏區(qū)連接、將第四條有源區(qū)線、第五條有源區(qū)線分為一組而兩者在字線同側(cè)的漏區(qū)連接，由此完成上方的第二條字線301兩側(cè)的有源區(qū)線上的漏區(qū)分組錯位。請繼續(xù)參考圖4D、4E和4F，所述第一金屬互連層Ml的第二互連線M12通過核心存儲區(qū)I 一側(cè)的第二導電插塞305與字線302連接，即圖4D中第二互連線M12通常與字線303的結構一致，其左端部分電接觸第二導電插塞305的頂部，而所述第一金屬互連層Ml的第三互連線M13通過核心存儲區(qū)I另一側(cè)的第三導電插塞310與所述控制柵極層303連接。
[0072]顯然，此時Ml已經(jīng)完全具有了用于控制柵CG與字線WL、字線WL與位線BL以及位線BL與位線BL之間的橋接漏電測試的結構，即M12 (連接WL)和M13 (連接CG)用于控制柵CG與字線WL之間的橋接漏電測試，M12與Mll (實現(xiàn)漏區(qū)連接，Mll縱向上平行的部分構成位線BL)用于字線WL與位線BL之間的橋接漏電測試，Mll用于實現(xiàn)位線BL與位線BL之間的橋接漏電測試，因此在Ml制作完成后，就可以直接開始控制柵CG與字線WL、字線WL與位線BL以及位線BL與位線BL之間橋接漏電測試，無需等待后續(xù)的第二金屬互連層、第三金屬互連層制作完畢，同時能夠及時發(fā)現(xiàn)問題，停止后續(xù)工藝，節(jié)約成本。在橋接漏電測試時，在Ml引出的測試焊盤上施加測試電壓，即Ml與有源區(qū)線之間的相應結構之間是否存在漏電，即可測試出CG與WL之間、WL與BL之間以及BL與BL之間是否存在電流，當未檢測到電流時，CG與WL之間、WL與BL之間以及BL與BL之間無橋接漏電，可以繼續(xù)后續(xù)工藝，若檢測到電流時，存在缺陷，停止后續(xù)工藝制作，并及時調(diào)整后續(xù)晶圓的制造工藝參數(shù)。
[0073]顯然，上述技術方案由于改變了第一金屬互連層與字線、控制柵極和有源區(qū)線中漏區(qū)的連接方式，所以可以在第一金屬互連層制造完成后直接進行字線和控制柵極、字線與位線、位線與位線之間的橋接漏電測試，將閃存器件的字線與控制柵、字線與位線、位線與位線之間的橋接漏電測試提前，節(jié)約了現(xiàn)有技術中等待第二金屬互連層、第三金屬互連層的制作時間。因此能夠簡化制程，降低失效分析所花費的時間和工藝成本。
[0074]本實施例的閃存器件測試結構的制造方法還形成了用于閃存器件出廠封裝的第二金屬互連層，具體過程包括:
[0075]S4，在所述第二中間介質(zhì)層以及第一金屬互連層上方沉積第三中間介質(zhì)層，在所述第三中間介質(zhì)層中形成電接觸所述第一互連線頂部的第四導電插塞；
[0076]S5，在所述第三中間介質(zhì)層以及第四導電插塞上方沉積第四中間介質(zhì)層，在所述第四中間介質(zhì)層中形成與第四導電插塞頂部電接觸的第二金屬互連層。
[0077]請參考圖4G和4H，步驟S4主要是為了實現(xiàn)后續(xù)的第二層金屬互連層M2與Ml之間的導電插塞。具體地，在Ml和ILD2的上方沉積形成第三中間介質(zhì)層ILD3，采用金屬互連工藝的接觸通孔刻蝕工藝刻蝕第三中間介質(zhì)層ILD3，在第三中間介質(zhì)層ILD3中形成貫穿至第一互連線Mll頂部表面的接觸通孔，在接觸通孔中填充導電金屬，形成第四導電插塞312。
[0078]請繼續(xù)參考圖4G和4H，步驟S5主要是形成第二金屬互連層M2，且M2與Mll通過下方第四導電插塞312電連接。具體地，在M2和ILD3的上方沉積第四中間介質(zhì)層ILD4，采用第一金屬互連層的金屬走線溝槽刻蝕工藝刻蝕第四中間介質(zhì)層ILD4，形成第二金屬互連溝槽，在第二金屬互連溝槽中填充銅等金屬，形成第二金屬互連M2。其中M2的位線互連線M21底部電接觸第四導電插塞312頂部。
[0079]M2在核心存儲區(qū)中可以直接連接相鄰的M11，在外圍測試區(qū)中無需連接控制柵極層底部，顯然，第一金屬互連層Ml與有源區(qū)線301、字線302、控制柵極線之間的連接方式簡化了 M2與Ml的連接，降低了工藝成本。
[0080]在本發(fā)明的其他實施例中，為了將分柵式存儲單元陣列的各條控制柵極線引出，用于其余的測試，例如耐擦寫能力測試等，請繼續(xù)參考圖4G和4H，第一中間介質(zhì)層ILDl中還形成分別與第一控制柵極線和第二控制柵極線在外圍測試區(qū)中的延伸末端頂部電接觸的第五導電插塞311，所述第一金屬互連層Ml的第四互連線M14電接觸第五導電插塞311的頂部；在所述第三中間介質(zhì)層ILD3中還形成有電接觸第四互連線M14頂部的第六導電插塞313，所述第二金屬互連層M2的控制柵互連線M22電接觸第六導電插塞313的頂部。
[0081]請參考圖4A至4G，本發(fā)明還提供一種閃存器件測試結構，形成于具有分柵式存儲單元陣列的半導體襯底300上方，所述分柵式存儲單元陣列形成于所述半導體襯底300的核心存儲區(qū)I的多條縱向平行排列的有源區(qū)線301上，包括多條橫向平行排列并與有源區(qū)線垂直相交的字線302、多對沿所述有源區(qū)線301長度方向排列并分居每條字線302兩側(cè)的第一存儲位單元和第二存儲位單元，第一存儲位單元和第二存儲位單元下方遠離所述字線302的有源區(qū)線301中分別形成有漏區(qū)301a，所述閃存器件測試結構包括:分別接觸所述漏區(qū)301a頂部的第一導電插塞304、接觸所述字線302頂部的第二導電插塞305以及接觸所述半導體襯底300的外圍測試區(qū)II中保留的控制柵極層303的第三導電插塞310，且第二導電插塞305和第三導電插塞310的位置分居核心存儲區(qū)I的兩個相對側(cè)，所述控制柵極層303與分居每條字線302兩側(cè)的第一存儲位單元和第二存儲位單元的控制柵通過同一道沉積工藝形成；分別電接觸第一、二、三導電插塞頂部的第一金屬互連層Ml，所述第一金屬互連層Ml的第一互連線Mll分別將字線302同側(cè)的相鄰漏區(qū)301a兩兩一組連接，字線302同側(cè)的每個漏區(qū)301a不重復分組，同一條有源區(qū)線301在字線302兩側(cè)的漏區(qū)301a的分組相錯，所述第一金屬互連層Ml的第二互連線M12通過核心存儲區(qū)I 一側(cè)的第二導電插塞305與字線302連接，所述第一金屬互連層Ml的第三互連線M13通過核心存儲區(qū)I另一側(cè)的第三導電插塞310與所述控制柵極層303連接；電接觸所述第一互連線Mll頂部的第四導電插塞312 ;以及與第四導電插塞312頂部電接觸的第二金屬互連層M2。
[0082]其中，多對分居每條字線兩側(cè)的第一存儲位單元和第二存儲位單元的控制柵是連續(xù)的，分別連接成第一控制柵極線和第二控制柵極線。所述測試結構還包括分別與第一控制柵極線和第二控制柵極線