導(dǎo)體襯底以及兩側(cè)的浮柵層之間均有隔離氧化層；
[0023]依次刻蝕所述字線兩側(cè)的硬掩膜層、控制柵層、控制柵介質(zhì)層、浮柵層以及柵氧層，形成分居所述字線兩側(cè)的所述第一存儲位單元和第二存儲位單元的控制柵和浮柵；
[0024]在所述字線、控制柵和浮柵的外側(cè)形成外側(cè)墻；
[0025]以所述控制柵、浮柵、字線以及兩側(cè)的外側(cè)墻為掩膜，在遠離所述字線的兩側(cè)的有源區(qū)線中進行離子注入以形成所述漏區(qū)。
[0026]進一步的，在核心存儲區(qū)形成分柵式存儲單元陣列的步驟包括:
[0027]刻蝕核心存儲區(qū)的半導(dǎo)體襯底，形成縱向排列的多條有源區(qū)線；
[0028]在所述半導(dǎo)體襯底的整個表面上依次形成柵氧層、浮柵層、控制柵介質(zhì)層、控制柵層和硬掩膜層；
[0029]依次刻蝕核心存儲區(qū)的硬掩膜層、控制柵層、控制柵介質(zhì)層、浮柵層以及柵氧化層，形成所述第一存儲位單元、第二存儲位單元的控制柵和浮柵，第一存儲位單元、第二存儲位單元的浮柵、控制柵介質(zhì)層、控制柵均具有間隔；
[0030]在所述間隔的內(nèi)側(cè)壁上形成所述第一存儲位單元和第二存儲位單元的內(nèi)側(cè)墻，兩個內(nèi)側(cè)墻之間預(yù)留有字線槽；
[0031]在所述字線槽中形成所述字線，所述字線與下方的有源區(qū)線之間有隔離氧化層；
[0032]在所述字線、控制柵和浮柵的外側(cè)形成外側(cè)墻；
[0033]以所述控制柵、浮柵、字線以及兩側(cè)的外側(cè)墻為掩膜，在遠離所述字線的兩側(cè)的有源區(qū)線中進行離子注入以形成所述漏區(qū)。
[0034]進一步的，所述隔離氧化層為所述柵氧層或形成所述內(nèi)側(cè)墻時沉積的氧化層。
[0035]本發(fā)明還提供一種閃存器件測試結(jié)構(gòu)，一種閃存器件測試結(jié)構(gòu)，形成于具有分柵式存儲單元陣列的半導(dǎo)體襯底上方，所述分柵式存儲單元陣列形成于所述半導(dǎo)體襯底的核心存儲區(qū)的多條縱向平行排列的有源區(qū)線上，包括多條橫向平行排列并與有源區(qū)線垂直相交的字線、多對沿所述有源區(qū)線長度方向排列并分居每條字線兩側(cè)的第一存儲位單元和第二存儲位單元，第一存儲位單元和第二存儲位單元下方遠離所述字線的有源區(qū)線中分別形成有漏區(qū)，所述半導(dǎo)體襯底的外圍測試區(qū)中保留有形成第一存儲位單元和第二存儲位單元的控制柵時的控制柵極層；所述閃存器件測試結(jié)構(gòu)包括導(dǎo)電插塞和第一金屬互連層，所述導(dǎo)電插塞包括接觸所述漏區(qū)頂部的第一導(dǎo)電插塞、接觸所述字線頂部的第二導(dǎo)電插塞以及接觸所述控制柵極層的第三導(dǎo)電插塞，且第二導(dǎo)電插塞和第三導(dǎo)電插塞的位置分居核心存儲區(qū)的兩個相對側(cè)；所述第一金屬互連層的第一互連線分別將字線同側(cè)的相鄰有源區(qū)線的漏區(qū)兩兩一組連接，每條字線同側(cè)的漏區(qū)不重復(fù)分組，每條字線兩側(cè)的同一條有源區(qū)線中的漏區(qū)分組相錯，所述第一金屬互連層的第二互連線通過核心存儲區(qū)一側(cè)的第二導(dǎo)電插塞與字線連接，所述第一金屬互連層的第三互連線通過核心存儲區(qū)另一側(cè)的第三導(dǎo)電插塞與所述控制柵極層連接。
[0036]進一步的，多對分居每條字線兩側(cè)的第一存儲位單元和第二存儲位單元的控制柵是連續(xù)的，分別連接成第一控制柵極線和第二控制柵極線。
[0037]進一步的，所述測試結(jié)構(gòu)還包括電接觸所述第一互連線頂部的第四導(dǎo)電插塞；與第四導(dǎo)電插塞頂部電接觸的第二金屬互連層；分別與第一控制柵極線和第二控制柵極線在夕卜圍測試區(qū)中的延伸末端頂部電接觸的第五導(dǎo)電插塞，所述第一金屬互連層的第四互連線電接觸第五導(dǎo)電插塞的頂部；以及電接觸所述第四互連線頂部的第六導(dǎo)電插塞，所述第二金屬互連層的控制柵互連線電接觸第六導(dǎo)電插塞的頂部。
[0038]與現(xiàn)有技術(shù)相比，本發(fā)明的閃存器件測試結(jié)構(gòu)及其制造方法，由于改變了具有分居字線兩側(cè)的第一存儲位單元和第二存儲位單元的分柵式存儲單元陣列上方的第一金屬互連層與分柵式存儲單元陣列的導(dǎo)電連接位置，即改變了第一金屬互連層與字線、控制柵極和有源區(qū)線中漏區(qū)的連接方式，因此可以在第一金屬互連層制造完成后直接進行字線和控制柵極、字線與位線、位線與位線之間的橋接漏電測試，將閃存器件的字線與控制柵、字線與位線、位線與位線之間的橋接漏電測試提前，節(jié)約了現(xiàn)有技術(shù)中等待第二金屬互連層、第三金屬互連層的制作時間，同時第一金屬互連層與有源區(qū)線、字線、控制柵極線之間的連接方式簡化了第二金屬互連層及其與第一金屬互連層的連接，因此能夠簡化制程，降低失效分析所花費的時間和工藝成本。
【附圖說明】
[0039]圖1是現(xiàn)有技術(shù)中一種典型的閃存器件的剖面結(jié)構(gòu)示意圖；
[0040]圖2A至圖2C是現(xiàn)有技術(shù)中的一種典型的測試結(jié)構(gòu)的板層設(shè)計圖；
[0041]圖3是本發(fā)明具體實施例的閃存器件測試器結(jié)構(gòu)的制造方法流程圖；
[0042]圖4A至4H是圖3的制造方法流程中的器件俯視結(jié)構(gòu)示意圖以及剖視結(jié)構(gòu)示意圖。
【具體實施方式】
[0043]為使本發(fā)明的目的、特征更明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】作進一步的說明，然而，本發(fā)明可以用不同的形式實現(xiàn)，不應(yīng)只是局限在所述的實施例。
[0044]請參考圖3，本發(fā)明提出一種閃存器件測試結(jié)構(gòu)的制造方法，包括:
[0045]SI，提供一定義有核心存儲區(qū)和外圍測試區(qū)的半導(dǎo)體襯底，在所述核心存儲區(qū)包括多條縱向平行排列的有源區(qū)線以及形成在所述有源區(qū)線上的分柵式存儲單元陣列，所述分柵式存儲單元陣列包括橫向平行排列并與有源區(qū)線垂直相交的字線、多對沿所述有源區(qū)線長度方向排列并分居每條字線兩側(cè)的第一存儲位單元和第二存儲位單元，第一存儲位單元和第二存儲位單元下方遠離所述字線的有源區(qū)線中分別形成有漏區(qū)，外圍測試區(qū)中保留有形成分居每條字線兩側(cè)的第一存儲位單元和第二存儲位單元的控制柵時的控制柵極層；
[0046]S2，在形成有分柵式存儲單元陣列的整個器件表面沉積第一中間介質(zhì)層，在所述第一中間介質(zhì)層中分別形成接觸所述位線頂部的第一導(dǎo)電插塞、接觸所述字線頂部的第二導(dǎo)電插塞以及接觸所述控制柵極層的第三導(dǎo)電插塞，且第二導(dǎo)電插塞和第三導(dǎo)電插塞的位置分居核心存儲區(qū)的兩個相對側(cè)；
[0047]S3，在所述第一中間介質(zhì)層以及所有導(dǎo)電插塞上方沉積第二中間介質(zhì)層，在所述第二中間介質(zhì)層中形成與第一、二、三導(dǎo)電插塞頂部電接觸的第一金屬互連層，所述第一金屬互連層的第一互連線分別將字線同側(cè)的相鄰有源區(qū)線的漏區(qū)兩兩一組連接，每條字線同側(cè)的各個漏區(qū)不重復(fù)分組，每字線兩側(cè)的同一條有源區(qū)線中的漏區(qū)分組相錯，所述第一金屬互連層的第二互連線通過核心存儲區(qū)一側(cè)的第二導(dǎo)電插塞與字線連接，所述第一金屬互連層的第三互連線通過核心存儲區(qū)另一側(cè)的第三導(dǎo)電插塞與所述控制柵極層連接。
[0048]圖4A是執(zhí)行步驟SI和S2之后的器件俯視結(jié)構(gòu)示意圖，圖4B是沿虛線XX’的剖面結(jié)構(gòu)示意圖。
[0049]請參考圖4A和圖4B，在步驟SI首先要刻蝕提供的半導(dǎo)體襯底300的核心存儲區(qū)I，以形成多條縱向平行排列的有源區(qū)線301，有源區(qū)線301用于形成分柵式存儲單元陣列的第一存儲位單元和第二存儲位單元，所述分柵式存儲單元陣列包括多條字線(WL，即橫向排列分柵式存儲單元的選擇柵線)302、多對分居每條字線302兩側(cè)并關(guān)于該字線302對稱的第一存儲位單元和第二存儲位單元以及在第一存儲位單元和第二存儲位單元下方的、遠離所述字線302的半導(dǎo)體襯底300中的漏區(qū)(BL)(即304覆蓋的下方有源區(qū)線的區(qū)域)，其中，所有字線302橫向平行排列并與有源區(qū)線301垂直相交，每對第一存儲位單元和第二存儲位單元均沿有源區(qū)線301的長度方向排列，每個存儲位單元由上至下均包括控制柵(或稱控制柵層)303、控制柵介質(zhì)層306、浮柵(或稱浮柵層)307、柵氧層308。半導(dǎo)體襯底300的外圍測試區(qū)II中保留有形成分居每條字線兩側(cè)的第一存儲位單元和第二存儲位單元的控制柵時的控制柵極層303。形成分柵式存儲單元陣列時，可以先形成兩側(cè)的第一存儲位單元和第二存儲位單元，后形成中間的字線302，也可以先形成中間的字線302，后形成分居字線兩側(cè)的第一存儲位單元和第二存儲位單元。
[0050]具體地，一種在核心存儲區(qū)形成分柵式存儲單元陣列的步驟(先字線、后存儲位單元)包括:
[0051]I)提供一定義有核心存儲區(qū)I和外圍測試區(qū)II的半導(dǎo)體襯底300，所述半導(dǎo)體襯底300可以為P型或N型的硅襯底、鍺襯底、鍺硅襯底或絕緣體上硅襯底中的任一種，刻蝕核心存儲區(qū)I的半導(dǎo)體襯底3