Eeprom存儲(chǔ)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種電可擦可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory, EEPROM)。
【背景技術(shù)】
[0002]現(xiàn)有單端EEPROM存儲(chǔ)器的單元結(jié)構(gòu)基于采用電流檢測(cè)的方式進(jìn)行狀態(tài)讀取的結(jié)構(gòu)設(shè)計(jì)的，如單元結(jié)構(gòu)的編程狀態(tài)或擦除狀態(tài)的檢測(cè)都是通過(guò)對(duì)電流進(jìn)行檢測(cè)實(shí)現(xiàn)。由于采用電流檢測(cè)的方式進(jìn)行狀態(tài)讀取，這會(huì)使得現(xiàn)有EEPROM存儲(chǔ)器的單元結(jié)構(gòu)的讀取電路的設(shè)計(jì)變得復(fù)雜，對(duì)讀取電路的精度的要求也較高，有時(shí)甚至需要采用帶有智能寫或擦除功能的軟件來(lái)進(jìn)行讀取，這樣能夠補(bǔ)充由于單元結(jié)構(gòu)的非揮發(fā)性晶體管的閾值電壓VT的漂移給耐久性(endurance)帶來(lái)的不利影響，耐久性為非揮發(fā)性晶體管所能耐受的讀取次數(shù)，從而能夠增加非揮發(fā)性晶體管耐久性的衰減率和工藝角的波動(dòng)。采用軟件進(jìn)行讀取時(shí)需要采用復(fù)雜的算法以及需要采用微控制器進(jìn)行操作，這會(huì)使得串行EEPROM產(chǎn)品特別是低密度串行EEPROM產(chǎn)品的面積、待機(jī)電流(I SB )和動(dòng)態(tài)電流(ICC )的負(fù)擔(dān)都比較重，即不利于面積、待機(jī)電流(ISB)和動(dòng)態(tài)電流(ICC)的減小。
[0003]為了克服上述現(xiàn)有單端EEPROM存儲(chǔ)器的上述缺陷，現(xiàn)有技術(shù)中也采用了一種具有差分結(jié)構(gòu)的EEPROM存儲(chǔ)器，現(xiàn)有差分結(jié)構(gòu)EEPROM的單元結(jié)構(gòu)中采用了兩個(gè)存儲(chǔ)單元來(lái)存儲(chǔ)一位即Ibit信息。但是差分結(jié)構(gòu)EEPROM的單元結(jié)構(gòu)的讀取也是通過(guò)電流檢測(cè)的方式進(jìn)行。這種差分結(jié)構(gòu)能夠提高存儲(chǔ)器在壽命末期(EOL)的讀寫窗口，也能包容更多的單元結(jié)構(gòu)的電流的變化。但是，現(xiàn)有差分結(jié)構(gòu)EEPROM的單元結(jié)構(gòu)的讀取方式還是基于電流檢測(cè)方式的讀取，這種電流檢測(cè)方式所采用的外圍電路和現(xiàn)有單端EEPROM存儲(chǔ)器的相同，而且現(xiàn)有差分結(jié)構(gòu)EEPROM會(huì)造成面積增加約I倍，這降低了集成度并提高的成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種EEPROM存儲(chǔ)器，讀取方式簡(jiǎn)單、能簡(jiǎn)化外圍的讀取電路，能提聞存儲(chǔ)器的EOL的讀與窗口、提聞可罪性，能降低存儲(chǔ)器的面積、提聞集成度，能提高存儲(chǔ)器的讀取速度。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的EEPROM存儲(chǔ)器的單元結(jié)構(gòu)包括兩個(gè)非揮發(fā)性晶體管和兩個(gè)選通晶體管，令兩個(gè)所述非揮發(fā)性晶體管分別為第一非揮發(fā)性晶體管和第二非揮發(fā)性晶體管，令兩個(gè)所述選通晶體管分別為第一選通晶體管和第二選通晶體管。
[0006]兩個(gè)所述非揮發(fā)性晶體管的柵極都連接相同的第一字線，兩個(gè)所述選通晶體管的柵極都連接相同的第二字線。
[0007]所述第一非揮發(fā)性晶體管的漏極連接第一位線，所述第一選通晶體管的源漏極連接在所述第一非揮發(fā)性晶體管的源極和源線之間，所述第二非揮發(fā)性晶體管的漏極連接第二位線，所述第二選通晶體管的源漏極連接在所述第二非揮發(fā)性晶體管的源極和源線之間；或者，所述第一非揮發(fā)性晶體管和所述第二非揮發(fā)性晶體管的源極都連接所述源線，所述第一選通晶體管的源漏極連接在所述第一非揮發(fā)性晶體管的漏極和所述第一位線之間，所述第二選通晶體管的源漏極連接在所述第二非揮發(fā)性晶體管的漏極和所述第二位線之間。
[0008]所述單元結(jié)構(gòu)通過(guò)兩個(gè)所述非揮發(fā)性晶體管所存儲(chǔ)的信息的組合實(shí)現(xiàn)信息存儲(chǔ)，由所述第一非揮發(fā)性晶體管所存儲(chǔ)的信息I和所述第二非揮發(fā)性晶體管所存儲(chǔ)的信息O的組合形成所述單元結(jié)構(gòu)所存儲(chǔ)的信息I或O中的一個(gè)，由所述第一非揮發(fā)性晶體管所存儲(chǔ)的信息O和所述第二非揮發(fā)性晶體管所存儲(chǔ)的信息I的組合形成所述單元結(jié)構(gòu)所存儲(chǔ)的信息I或O中的另一個(gè)；即所述單元結(jié)構(gòu)的兩個(gè)所述非揮發(fā)性晶體管所存儲(chǔ)的信息狀態(tài)總是相反的，即所述單元結(jié)構(gòu)所存儲(chǔ)的I或O信息分別由(1，O)或(0，I)確定，括號(hào)中兩位數(shù)據(jù)分別對(duì)應(yīng)于兩個(gè)所述非揮發(fā)性晶體管所存儲(chǔ)的信息。
[0009]在讀取狀態(tài)下，兩個(gè)所述選通晶體管導(dǎo)通，所述第一位線和所述源線之間的導(dǎo)通關(guān)系由所述第一非揮發(fā)性晶體管所存儲(chǔ)的信息決定，所述第二位線和所述源線之間的導(dǎo)通關(guān)系由所述第二非揮發(fā)性晶體管所存儲(chǔ)的信息決定，在所述單元結(jié)構(gòu)所存儲(chǔ)的信息為I或O時(shí)，所述第一位線和所述第二位線中有一根和所述源線連通并使相連的兩根線的電位相等、所述第一位線和所述第二位線中另一根和所述源線不連通，通過(guò)讀取所述第一位線和所述第二位線的電位差實(shí)現(xiàn)所述單元結(jié)構(gòu)所存儲(chǔ)的信息I或O的讀??；由于本發(fā)明的兩個(gè)所述非揮發(fā)性晶體管所存儲(chǔ)的信息狀態(tài)總是相反的，這樣使得本發(fā)明的兩根位線之間總存在電位差，故本發(fā)明是通過(guò)讀取兩根位線之間的電位差實(shí)現(xiàn)數(shù)據(jù)讀取的，和現(xiàn)有技術(shù)中的采用電流測(cè)量讀取的方式不同。
[0010]進(jìn)一步的改進(jìn)是，所述EEPROM存儲(chǔ)器的陣列結(jié)構(gòu)由多個(gè)所述單元結(jié)構(gòu)按照行列結(jié)構(gòu)排列形成，排列結(jié)構(gòu)為:
[0011]所述第一位線和所述第二位線都為列線，位于同一列的各所述單元結(jié)構(gòu)的所述第一位線都連接在一起，位于同一列的各所述單元結(jié)構(gòu)的所述第二位線都連接在一起。
[0012]所述第一字線和所述第二字線都為行，位于同一行的各所述單元結(jié)構(gòu)的所述第一字線之間不形成連接，位于同一行的各所述單元結(jié)構(gòu)的所述第二字線都連接在一起。
[0013]所述源線為列線，位于同一列的各所述單元結(jié)構(gòu)的所述源線都連接在一起；或者，所述源線為行線，位于同一行的各所述單元結(jié)構(gòu)的所述源線都連接在一起。
[0014]進(jìn)一步的改進(jìn)是，兩個(gè)所述選通晶體管都由NMOS晶體管組成，兩個(gè)所述非揮發(fā)性晶體管都由非揮發(fā)性NMOS晶體管組成。
[0015]進(jìn)一步的改進(jìn)是，各所述非揮發(fā)性晶體管的編程條件為:通過(guò)所述第一字線在所述非揮發(fā)性晶體管的柵極加正電壓，通過(guò)對(duì)應(yīng)的所述第一位線或第二位線在所述非揮發(fā)性晶體管的漏極加負(fù)電壓，所述源線浮置，所述非揮發(fā)性晶體管的源極浮置，利用所述非揮發(fā)性晶體管的柵極和漏極之間的正電壓和負(fù)電壓差實(shí)現(xiàn)將電子注入到所述非揮發(fā)性晶體管的浮柵中從而實(shí)現(xiàn)所述非揮發(fā)性晶體管的編程。
[0016]進(jìn)一步的改進(jìn)是，各所述非揮發(fā)性晶體管的擦除條件為:通過(guò)所述第一字線在所述非揮發(fā)性晶體管的柵極加負(fù)電壓，通過(guò)對(duì)應(yīng)的所述第一位線或第二位線在所述非揮發(fā)性晶體管的漏極加正電壓，所述源線浮置，所述非揮發(fā)性晶體管的源極浮置，利用所述非揮發(fā)性晶體管的柵極和漏極之間的負(fù)電壓和正電壓差實(shí)現(xiàn)將所述非揮發(fā)性晶體管的浮柵中所存儲(chǔ)的電子擦除。
[0017]進(jìn)一步的改進(jìn)是，兩個(gè)所述選通晶體管都由PMOS晶體管組成，兩個(gè)所述非揮發(fā)性晶體管都由非揮發(fā)性PMOS晶體管組成。
[0018]進(jìn)一步的改進(jìn)是，各所述非揮發(fā)性晶體管的編程條件為:通過(guò)所述第一字線在所述非揮發(fā)性晶體管的柵極加負(fù)電壓，通過(guò)對(duì)應(yīng)的所述第一位線或第二位線在所述非揮發(fā)性晶體管的漏極加正電壓，所述源線浮置，所述非揮發(fā)性晶體管的源極浮置，利用所述非揮發(fā)性晶體管的柵極和漏極之間的負(fù)電壓和正電壓差實(shí)現(xiàn)將空穴注入到所述非揮發(fā)性晶體管的浮柵中從而實(shí)現(xiàn)所述非揮發(fā)性