專利名稱：測試在一個晶片上的多個存儲器芯片的裝置的制作方法
技術領域：
本發(fā)明涉及一種測試在一個晶片上的多個存儲器芯片的置，其中利用探針向各芯片輸送各種電源電壓、一起動信號、一讀出信號、一時鐘信號以及各地址信號、各數(shù)據(jù)信號和各控制信號。
到目前為止，芯片例如64兆位DRAM被分成小組利用探針卡的探針進行測試。此時出現(xiàn)的問題是，制備具有足夠數(shù)量探針的探針卡，以便用這些探針為了一個測試流程與大量芯片相接觸，優(yōu)先是一個晶片上的所有芯片。
目前在一個探針卡上的探針數(shù)的上限約為1000個。用此種卡可以對數(shù)量級約20至50的芯片進行測試，因為必須經(jīng)各探針向各個芯片輸送不同的地址信號、數(shù)據(jù)信號、電源信號和控制信號。
因此，已知的裝置上設置具有上千個探針的探針卡，用這些探針可以同時測試約20至50個芯片。此時還存在著較大壓緊力的問題，該種壓力通過這1000個探針作用在20至50個芯片上。這里的困難還在于為每個芯片設計具有如此多的探針、其數(shù)量級每個芯片為50、使其尖端共一平面，以便能夠?qū)系男酒煽康剡M行測試。
因此，本發(fā)明的任務是創(chuàng)造一種測試在一晶片上的多個存儲器芯片的裝置，用該裝置可以用一個探針卡在一測試流程中測試比目前數(shù)量大的多的存儲器芯片。
該項任務在開始所述類型的裝置中根據(jù)本發(fā)明是如下解決的，即各地址信號、各數(shù)據(jù)信號、和各控制信號中至少有幾個是在存儲器芯片的切口(切割邊緣含有測試結(jié)構(gòu)和掩模對準輔助區(qū))內(nèi)安置的邏輯電路中產(chǎn)生的，并直接被輸送給存儲器芯片。在此優(yōu)先是所有地址信號、數(shù)據(jù)信號和控制信號都在這個切口中設置的邏輯電路中產(chǎn)生。需要說明的是，對多個存儲器芯片也可以理解為各單個存儲器芯片，例如兩個通過切口被分開的芯片。
因此本發(fā)明走的是一條與當前技術完全不同的路不是按實際上發(fā)展的趨勢努力改進探針卡或探針，而是在存儲器芯片的切口處安置一個單獨的邏輯電路，借助該電路局域地在切口中為每個存儲器芯片產(chǎn)生各地址信號、各數(shù)據(jù)信號和各控制信號并直接輸送給該芯片。這種方法的主要優(yōu)點是，這樣僅還需要經(jīng)探針卡為每個存儲器芯片輸送各電源電壓和少數(shù)幾個編碼的輸出信號。這就是說采用這種方法經(jīng)探針卡只還需要5個接觸點用于電源電壓、起始信號、讀出信號和時鐘信號，從而用一個具有約1000個探針的探針卡可以測試直到200個芯片。
因此，在切口中安裝的用于各個存儲器芯片的本地邏輯電路產(chǎn)生所需的地址信號、數(shù)據(jù)信號和控制信號，并對這些信號進行分析。如果出現(xiàn)一個差錯，就給出一差錯信號通知測試設備說明出現(xiàn)了一個差錯。通過相應的編碼信號可以立即確定這個差錯位于什么地方。在同時4個被起動的字線的情況下，為此例如需要兩個編碼信號。于是通過在什么時候出現(xiàn)一差錯的時刻和通過幾個編碼信號可以確定準確的差錯地點。
下面借助附圖
進一步說明本發(fā)明，在其唯一的附圖中示出了具有切口的一個存儲器芯片的平面圖。
該唯一附圖示出了一個存儲器芯片1，該芯片由切口或切割邊緣2包圍。該切口2通過切割在晶片分成單個的存儲器1時去掉，所以在此分片之后僅剩下沒有切口2的單個存儲器芯片1。
存儲器芯片1上設有許多焊接區(qū)(接觸墊)3、4、7，這些焊接區(qū)在測試流程中可以用探針卡的探針進行接觸。如此就有用于起始信號Ⅰ、時鐘信號CLK和選擇信號CS的各焊接區(qū)3和用于供電電壓VDD及VSS的各焊接區(qū)7。此外存儲器芯片1還有各焊接區(qū)4，這些焊接區(qū)與各地址信號、各數(shù)據(jù)信號和各控制信號的探針相接觸。為了簡化在圖中僅示出了3個這樣的焊接區(qū)4，而實際上在一測試流程中要施加例如11個地址信號、8至16個數(shù)據(jù)信號和5個控制信號。因此，如上所述需要大量探針，所以只有比較少量的存儲器芯片可在一組中一起用一個具有約1000個探針的探針卡進行測試。
根據(jù)本發(fā)明現(xiàn)在在切口2中設置一邏輯電路5，該電路與一輸出端o相連接并且向各焊接區(qū)4直接輸送各地址信號，各數(shù)據(jù)信號和各控制信號。因此這些焊接區(qū)4不再需要探針，所以測試存儲器芯片1所需的探針數(shù)可以大大減少。
這些探針是示意性示出的，并標上參考符號6，這些探針實際上基本垂直于畫面通向各焊接區(qū)3。
就是說邏輯電路5承擔著用各地址信號、各數(shù)據(jù)信號和各控制信號進行測試的功能，所以所需探針的總數(shù)得到相應地減少。當然也可以只將幾個這種信號經(jīng)邏輯電路5輸送給存儲器芯片1。
在測試流程之后，通過切割去除切口2，因此不再需要的邏輯電路5也被分開。
本發(fā)明以一有利的方式利用由切口所給出的面積，以便在此借助附加的邏輯電路5來減少所需探針6的數(shù)量。
該邏輯電路5在必要時也可以這樣安排在切口內(nèi)，使它給多個半導體芯片提供相應的各地址信號、各數(shù)據(jù)信號和各控制信號，所以例如一個邏輯電路5可以分配給兩個或者也可以是多個存儲器芯片1。
在按本發(fā)明的裝置中也可以提高一個探針卡的探針數(shù)量，因為探針本身可以相互以較大的間距排列，這是建立在每單個存儲器芯片需要較少探針的基礎上的。
權(quán)利要求
1．測試在一個晶片上的多個存儲器芯片(1)的裝置，其中在使用探針(6)的情況下給芯片(1)輸入各供電電壓(VDD,VSS)、一起始信號(Ⅰ)、一讀出信號(CS)、一時鐘信號(CLK)以及各地址信號、各數(shù)據(jù)信號和各控制信號，其特征在于，至少各地址信號、各數(shù)據(jù)信號和各控制信號的一部分是在一個安置在存儲器芯片(1)的切口(切割邊緣)(2)中的邏輯電路(5)中產(chǎn)生的，并且直接輸送給存儲器芯片(1)。
2．根據(jù)權(quán)利要求1的裝置，其特征在于，各地址信號、各數(shù)據(jù)信號和各控制信號全部是在邏輯電路(5)中產(chǎn)生的，并直接輸送給存儲器芯片(1)。
全文摘要
本發(fā)明涉及一種測試在一個晶片上的多個存儲器芯片(1)的裝置,其中在使用探針(6)的情況下給芯片(1)輸入各供電電壓(VDD、VSS)、一起始信號(Ⅰ)、一讀出信號(CS)、一時鐘信號(CLK)以及各地址信號、各數(shù)據(jù)信號和各控制信號。其中各地址信號、各數(shù)據(jù)信號和各控制信號是由一個安置在存儲器芯片的切口(2)中的邏輯電路(5)產(chǎn)生的,并且直接輸送給存儲器芯片(1)。
文檔編號G11C29/48GK1233841SQ9910534
公開日1999年11月3日 申請日期1999年4月30日 優(yōu)先權(quán)日1998年4月30日
發(fā)明者D·黑爾勒, P·海內(nèi), M·布克 申請人:西門子公司