專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件，具體涉及其中具有多個(gè)組的半導(dǎo)體存儲器件。
下面介紹具有多個(gè)組的常規(guī)半導(dǎo)體存儲器件。圖9示出了常規(guī)半導(dǎo)體存儲器件的電路布局，包括上A組、下B組和分配到多個(gè)組的存儲單元。在組之間提供驅(qū)動(dòng)讀出放大器的源極節(jié)點(diǎn)的電路(下文稱作SAPN電路)進(jìn)行每個(gè)組的存儲單元上讀/重寫操作。圖7示出了半導(dǎo)體存儲器件的電路連接。圖8為示出圖7所示電路操作的時(shí)序圖。
在圖7中，A組的存儲單元區(qū)域(1)設(shè)置在上部分，同時(shí)B組的存儲單元區(qū)域(15)設(shè)置在下部分。A組的存儲單元區(qū)域(1)包含存儲單元(2)和用第一位線(5)連接到存儲單元(2)的單元晶體管(3)。字線(4)連接到單元晶體管(3)的柵極。第一位線(5)和第二位線(6)連接到讀出放大器(7)，用于放大位線之間的電位差。由提供在存儲區(qū)域(1)下的SAP輸出Pch晶體管(11)和SAN輸出Nch晶體管(12)通過SAP布線(9)和SAN布線(8)提供讀出放大器(7)的Pch源電位和Nch源電位。通過SE信號(14)控制SAP輸出Pch晶體管(11)和SAN輸出Nch晶體管(12)的柵極。在下B組中也存在類似結(jié)構(gòu)的元件組。
在圖7所示的電路中，A組的SAP輸出Pch晶體管(11)和B組的SAP輸出Pch晶體管(25)的源極節(jié)點(diǎn)連接到相同的VDD布線(41)，同時(shí)A組的SAN輸出Nch晶體管(12)和B組的SAN輸出晶體管(26)的源極節(jié)點(diǎn)連接到相同的GND布線(42)。
通常，在具有多個(gè)組的半導(dǎo)體存儲器件中，存在組中的讀出放大器處于激活狀態(tài)，而另一個(gè)組進(jìn)行讀取操作的時(shí)序。此外，存在組的字線處于未激活狀態(tài)而另一個(gè)組進(jìn)行讀取操作的時(shí)序。然而，在正常操作方式中不允許多個(gè)組將讀出放大器同時(shí)設(shè)置在激活狀態(tài)。
下面參考圖8示出的時(shí)序圖介紹電路的操作。在例如t8-1中，t后面的數(shù)字代表圖號的時(shí)間點(diǎn)，連字符后面的數(shù)字是指對應(yīng)點(diǎn)的發(fā)生順序。在時(shí)間點(diǎn)t8-1，A組的字線(4)設(shè)置在激活狀態(tài)。當(dāng)存儲在存儲單元內(nèi)的電位代表高電平時(shí)，如果字線設(shè)置在激活狀態(tài)，那么第一位線(5)的電位升高。此時(shí)，第一位線(5)和第二位線(6)產(chǎn)生小電位差。在時(shí)間點(diǎn)t8-2，當(dāng)SE信號(14)代表高電平并且SAP和SAN布線中的信號設(shè)置在激活狀態(tài)時(shí)，讀出放大器(7)開始操作。通過讀取操作，第一位線(5)和第二位線(6)之間的電位差被放大，第一位線(5)的電位傳送并重新寫入到存儲單元(2)。由此，完成了存儲單元的數(shù)據(jù)讀取和寫入操作。然而，當(dāng)讀出放大器處于激活狀態(tài)時(shí)，電荷提供到多個(gè)位線，由此在VDD布線(41)和GND布線(42)中產(chǎn)生大的噪聲。
在以上介紹的操作中，B組中的讀出放大器已設(shè)置在未激活狀態(tài)中。在時(shí)間點(diǎn)t8-3，B組的字線進(jìn)入激活狀態(tài)。和A組中一樣，B組的SE信號在時(shí)間點(diǎn)t8-4進(jìn)入激活狀態(tài)，開始讀取操作。讀取操作在VDD布線(41)和GND布線(42)中產(chǎn)生讀取噪聲。由于A和B組共享SAP和SAN輸出晶體管的源極，因此讀取噪聲也傳輸?shù)紸組的SAP布線(9)和SAN布線(8)，由此降低了存儲單元(2)的第一位線(5)的電位。此時(shí)，當(dāng)A組的字線(4)在時(shí)間點(diǎn)t8-5為低電平時(shí)，存儲單元(2)與第一位線(5)斷開，由于另一組中的讀取噪聲而使存儲單元(2)中的電荷量減少，由此會產(chǎn)生如在隨后的讀取操作中產(chǎn)生錯(cuò)誤讀取等的問題。
要解決以上介紹的問題，每個(gè)組提供有VDD布線(45和47)和GND布線(46和48)，用于提供用于每個(gè)組的SAP輸出Pch晶體管和SAN輸出Nch晶體管的電流，根據(jù)常規(guī)的技術(shù)SAP布線和SAN布線如圖5所示分別連接到各組。如圖6中的時(shí)序圖所示，即使在如圖8所示的類似時(shí)序進(jìn)行操作時(shí)，在時(shí)間點(diǎn)t6-4，B組的VDD布線(47)和GND布線(48)內(nèi)產(chǎn)生讀取噪聲。然而，由于A組的VDD布線(45)和GND布線(46)沒有影響，所以存儲在存儲單元(2)內(nèi)的電荷不受噪聲影響，A組的字線在時(shí)間點(diǎn)t6-5進(jìn)入未激活狀態(tài)。
如上所述，當(dāng)讀出放大器進(jìn)入激活狀態(tài)時(shí)，在SAPN電路的VDD布線和GND布線內(nèi)產(chǎn)生大的噪聲。要抑制噪聲并提高讀取速度，通常使用較厚的布線作為SAPN電路的VDD布線和GND布線。此外，如上所述，根據(jù)常規(guī)的技術(shù)為每個(gè)組提供VDD布線和GND布線，以除去來自其它組的讀取噪聲的不良影響。這使得常規(guī)的器件具有較大的芯片。
本發(fā)明的目的是通過除去或減少來自其它組的讀取噪聲來減小芯片的尺寸。
通過下面的兩個(gè)方法可以解決以上介紹的問題。
第一種方法是，為每個(gè)組提供驅(qū)動(dòng)讀出放大器的主SAPN電路和用于保持驅(qū)動(dòng)的讀出放大器的電位的子SAPN電路。每個(gè)組的主SAPN電路共同連接到由VDD布線和GND布線形成的主電源布線。每個(gè)組的子SAPN電路分別連接到VDD布線和GND布線，VDD布線和GND布線提供給每個(gè)組并具有比主電源布線小的電容。完成每個(gè)組的讀出放大器中的讀取操作后，僅有子SAPN電路設(shè)置在激活狀態(tài)以保持讀出放大器的電位。
另一種方法是，為每一個(gè)組提供驅(qū)動(dòng)讀出放大器的主SAPN電路，和包括比主SAPN電路更小且電阻更高的晶體管并且保持被驅(qū)動(dòng)讀出放大器電位的子SAPN電路。每個(gè)組的主SAPN電路和子SAPN電路連接到公共的VDD布線和公共的GND布線。在每個(gè)組的讀出放大器中完成讀取操作之后，僅有子SAPN電路設(shè)置在激活狀態(tài)中以保持讀出放大器的電位。
根據(jù)以上介紹的第一個(gè)方法，主系統(tǒng)和子系統(tǒng)作為SAPN電路提供。多個(gè)組的主SAPN電路共享由VDD布線和GND布線形成的主電源布線。完成讀取操作之后，僅有每個(gè)組的小容量(布線寬度小)VDD布線和GND布線形成的輔助電源布線連接到子SAPN電路。輔助電源布線可以消除來自其它組的讀取噪聲的影響。此外，由于大布線寬度的主電源布線由多個(gè)組共享，因此所得芯片可以成功地做得很小。
另一方面，根據(jù)第二個(gè)方法，主SAPN電路由低電阻和大尺寸的晶體管形成，子SAPN電路由高電阻和小尺寸的晶體管形成，所以根本不必使用輔助電源布線。當(dāng)進(jìn)行讀取操作時(shí)，主SAPN電路處于激活狀態(tài)。完成讀取操作之后，僅有子SAPN電路設(shè)置在激活狀態(tài)。由此，即使不能完全消除也可以減小來自其它組的讀取噪聲的影響。此外，由于主SAPN電路和子SAPN電路共享一組VDD布線和GND布線，由此第二個(gè)方法可以實(shí)現(xiàn)較小的尺寸，并且比第一個(gè)方法更有利。


圖1示出了根據(jù)本發(fā)明的第一實(shí)施例半導(dǎo)體存儲器件的電路圖；圖2為本發(fā)明的第一實(shí)施例的時(shí)序圖3示出了根據(jù)本發(fā)明的第二實(shí)施例半導(dǎo)體存儲器件的電路圖；圖4為本發(fā)明的第二實(shí)施例的時(shí)序圖；圖5示出了常規(guī)技術(shù)的電路圖；圖6為常規(guī)技術(shù)的時(shí)序圖；圖7示出了常規(guī)技術(shù)的互補(bǔ)結(jié)構(gòu)的電路圖；圖8為常規(guī)技術(shù)的互補(bǔ)結(jié)構(gòu)的時(shí)序圖；圖9示出了具有多個(gè)組的半導(dǎo)體存儲器件的電路。
下面介紹本發(fā)明的優(yōu)選實(shí)施例。(第一實(shí)施例)在以上介紹的第一或第二方法中，當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，主SAPN電路和子SAPN都設(shè)置在激活狀態(tài)中。完成讀取操作之后，主SAPN電路設(shè)置在非激活狀態(tài)，而讀出放大器的電位由激活的子SAPN電路保持。(第二實(shí)施例)根據(jù)第一或第二個(gè)方法，當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，僅有主SAPN電路設(shè)置在激活狀態(tài)中，完成讀取操作之后，主SAPN電路設(shè)置在非激活狀態(tài)，同時(shí)子SAPN電路處于激活狀態(tài)，由此保持讀出放大器的電位。
第一和第二實(shí)施例之間的不同之處在于子SAPN電路是否處于激活狀態(tài)，即當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，子SAPN電路在進(jìn)入保持讀出放大器的電位之前處于激活狀態(tài)，或子SAPN電路僅當(dāng)需要時(shí)處于激活狀態(tài)。(第三實(shí)施例)根據(jù)以上介紹的第一個(gè)方法，將提供到每個(gè)組的VDD布線和GND布線的布線寬度設(shè)置在等于或小于主電源布線的布線寬度的一半的值。
要實(shí)現(xiàn)較小的芯片，要減小提供到每個(gè)組的VDD布線和GND布線的布線寬度。下面參考圖1到4介紹本發(fā)明的優(yōu)選例。與參考圖5到7介紹的常規(guī)半導(dǎo)體存儲器件相同的部件用相同的參考數(shù)字表示。
(例1)圖1示出了根據(jù)本發(fā)明的第一個(gè)例子的電路圖。圖2為電路的時(shí)序圖。在圖1中，參考數(shù)字29為A組的子SAPN電路晶體管30的源極節(jié)點(diǎn)；32為A組的子SAPN電路晶體管31的源極節(jié)點(diǎn)；33為A組的子SAPN電路的SE信號；34為B組的子SAPN電路晶體管35的源極節(jié)點(diǎn)；37為B組的子SAPN電路晶體管36的源極節(jié)點(diǎn)；38為B組的子SAPN電路的SE信號；39為作為A組的輔助電源布線的VDD布線；40為作為A組的輔助電源布線的GND布線；43為作為B組的輔助電源布線的VDD布線；44為作為B組的輔助電源布線的GND布線；41為每個(gè)組公用的主電源布線的VDD布線；42為每個(gè)組公用的主電源布線的GND布線。其它參考數(shù)字1-28與圖5和7中示出的元件標(biāo)識相同。
即，根據(jù)本例，除了包括晶體管11、12、25和26的A和B組的主SAPN電路之外，包括晶體管30、31、35和36的子SAPN電路提供到每個(gè)組。提供VDD布線39和43以及GND布線40和44，作為連接到子SAPN電路的輔助電源布線。本例與常規(guī)技術(shù)結(jié)構(gòu)在上述結(jié)構(gòu)上不同。
下面參考圖2的時(shí)序圖介紹本例的操作。在時(shí)間點(diǎn)t2-1，A組的字線4進(jìn)入激活狀態(tài)。在時(shí)間點(diǎn)t2-2，A組的主SE信號代表高電平，主SAPN電路晶體管11和12進(jìn)入激活狀態(tài)，開始讀取操作。同時(shí)，輔助SE信號33代表高電平，由此設(shè)定子SAPN電路晶體管30和31處于激活狀態(tài)。
在時(shí)間點(diǎn)t2-3，當(dāng)讀取操作和回寫存儲單元的操作完成時(shí)，主SE信號代表低電平，主SAPN電路晶體管11和12進(jìn)入非激活狀態(tài)。然而，子SAPN電路晶體管30和31保持激活狀態(tài)，并保持SAP布線9和SAN布線8的電位。在該狀態(tài)中，即使B組的字線18在時(shí)間點(diǎn)t2-4進(jìn)入激活狀態(tài)，在B組的時(shí)間點(diǎn)t2-5開始讀取操作，在主電源布線41和42內(nèi)產(chǎn)生噪聲，A組的存儲單元2沒有受到噪聲的影響。
此時(shí)，由于子SAPN電路的晶體管30、31、35和36不需要大電流來維持激活狀態(tài)，因此輔助電源布線39、40、43和44的布線寬度可以極薄，由此與常規(guī)技術(shù)中提供電源布線45-48用于在整個(gè)組上進(jìn)行讀取操作的情況相比，芯片的尺寸減少了1到2％。
(例2)下面參考圖3和4介紹本發(fā)明的例2。圖3示出了根據(jù)本發(fā)明第二個(gè)例子的半導(dǎo)體存儲器件的電路圖；圖4為半導(dǎo)體存儲器件的時(shí)序圖。
與例1不同，根據(jù)本例沒有提供輔助電源布線39、40、43和44。然而，小尺寸高電阻的晶體管用做子SAPN電路晶體管30、31、35和36，其電流來自例1中介紹的主電源布線41和42。
下面參考圖4所示的時(shí)序圖介紹根據(jù)本例的操作。在時(shí)間點(diǎn)t4-1，A組的字線4進(jìn)入激活狀態(tài)。在時(shí)間點(diǎn)t4-2，A組的主SE信號代表高電平，主SAPN電路晶體管11和12進(jìn)入激活狀態(tài)，開始讀取操作。同時(shí)，當(dāng)輔助SE信號33代表高電平，子SAPN電路晶體管30和31也進(jìn)入激活狀態(tài)。
在時(shí)間點(diǎn)t4-3，當(dāng)完成讀取操作和回寫存儲單元的操作完成時(shí)，主SE信號代表低電平，主SAPN電路晶體管11和12進(jìn)入非激活狀態(tài)。然而，子SAPN電路晶體管30和31維持激活狀態(tài)，并保持SAP布線9和SAN布線8的電位。在該狀態(tài)中，B組的字線18在時(shí)間點(diǎn)t4-4進(jìn)入激活狀態(tài)，在時(shí)間點(diǎn)t4-5，B組開始讀取操作，由此在主電源布線41和42中產(chǎn)生噪聲。然而，由于子SAPN電路晶體管30和31有高電阻，因此它們使B組中產(chǎn)生并傳輸?shù)紸組的存儲單元2的讀取噪聲減少。
根據(jù)本例，在另一組中產(chǎn)生的讀取噪聲不能完全除去，但在芯片尺寸方面，本例比例1更有利，是由于本例不需要任何用于每一組的輔助電源布線。
以上在優(yōu)選實(shí)施例的基礎(chǔ)上介紹了本發(fā)明。然而，本發(fā)明的半導(dǎo)體存儲器并不限于以上根據(jù)實(shí)施例介紹的結(jié)構(gòu)。實(shí)際上，根據(jù)以上介紹的實(shí)施例對結(jié)構(gòu)做出的不同的修改和變形都在本發(fā)明的范圍內(nèi)。
如上所述，根據(jù)本發(fā)明僅有用于每組并具有窄布線寬度的輔助電源布線連接到子SAPN電路。因此，來自另一組的讀取噪聲的影響可以消除。此外，由于多個(gè)組共享需要寬布線寬度的主電源布線，因此可以使用較小的芯片。
此外，代替不對每個(gè)組提供輔助電源布線，子SAPN電路包括高電阻晶體管。此時(shí)，在另一組中產(chǎn)生的讀取噪聲幾乎可以完全除去，對于芯片尺寸，可以得到有利的結(jié)果。
權(quán)利要求
1．具有多個(gè)組的半導(dǎo)體存儲器件，包括主驅(qū)動(dòng)電路(下文稱作主SAPN電路)，提供到每個(gè)組，用于驅(qū)動(dòng)讀出放大器；以及輔助驅(qū)動(dòng)電路(下文稱作子SAPN電路)，在驅(qū)動(dòng)讀出放大器之后用于保持電位，其中所述每個(gè)組的主SAPN電路共同連接到VDD布線和GND布線(下文稱作主電源布線)；所述每個(gè)組的子SAPN電路連接到每個(gè)VDD布線和GND布線，每個(gè)VDD布線和GND布線提供到每個(gè)組，并且容量小于主電源布線；以及每個(gè)組的讀出放大器的讀出操作完成后，僅有子SAPN電路設(shè)置在激活狀態(tài)，以保持讀出放大器的電位。
2．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，所述主SAPN電路和子SAPN電路都設(shè)置在激活狀態(tài)，完成讀取操作之后，僅有主SAPN電路設(shè)置在非激活狀態(tài)，讀出放大器的電位由激活狀態(tài)中的子SAPN電路保持。
3．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，僅有所述主SAPN電路設(shè)置在激活狀態(tài)，完成讀取操作之后，主SAPN電路設(shè)置在非激活狀態(tài)，同時(shí)子SAPN電路設(shè)置在激活狀態(tài)，由此保持讀出放大器的電位。
4．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于具有較小容量的VDD布線和GND布線的布線寬度等于或小于主電源布線的布線寬度的一半。
5．具有多個(gè)組的半導(dǎo)體存儲器件，包括主驅(qū)動(dòng)電路(下文稱作主SAPN電路)，提供到每個(gè)組，用于驅(qū)動(dòng)讀出放大器；以及輔助驅(qū)動(dòng)電路(下文稱作子SAPN電路)，包括比所述主SAPN電路更小的晶體管和更高的電阻，在驅(qū)動(dòng)讀出放大器之后用于保持電位，其中所述每個(gè)組的所述主SAPN電路和所述子SAPN電路連接到公共VDD布線和公共GND布線；每個(gè)組的讀出放大器完成讀取操作之后，僅有子SAPN電路設(shè)置在激活狀態(tài)，以保持所述讀出放大器的電位。
6．根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，其特征在于當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，所述主SAPN電路和子SAPN電路都設(shè)置在激活狀態(tài)，完成讀取操作之后，僅有主SAPN電路設(shè)置在非激活狀態(tài)，所述讀出放大器的電位由激活狀態(tài)中的子SAPN電路保持。
7．根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，其特征在于當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，僅有所述主SAPN電路設(shè)置在激活狀態(tài)，完成讀取操作之后，主SAPN電路設(shè)置在非激活狀態(tài)，同時(shí)子SAPN電路設(shè)置在激活狀態(tài)，由此保持所述讀出放大器的電位。
全文摘要
一種半導(dǎo)體存儲器件,其中具有多個(gè)組,包括:提供給每個(gè)組的主驅(qū)動(dòng)電路(主SAPN電路),以及輔助驅(qū)動(dòng)電路(子SAPN電路),其中:每個(gè)組的主SAPN電路共同連接到VDD布線和GND布線(主電源布線);每個(gè)組的子SAPN電路連接到每個(gè)VDD布線和GND布線,每個(gè)VDD布線和GND布線提供到每個(gè)組,并且容量小于主電源布線;每個(gè)組的讀出放大器的讀出操作完成后,僅有子SAPN電路設(shè)置在激活狀態(tài),以保持讀出放大器的電位。
文檔編號G11C11/401GK1218261SQ98124839
公開日1999年6月2日 申請日期1998年11月17日 優(yōu)先權(quán)日1997年11月17日
發(fā)明者牧野辰志 申請人:日本電氣株式會社