專利名稱：具有地址轉(zhuǎn)換電路的半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別涉及預(yù)先確定故障區(qū)地址和避免使用故障區(qū)地址的存儲器。
隨著半導(dǎo)體存儲器容量的增大，生產(chǎn)成品率下降。因此，已提出了一種力求避免使用故障地址的存儲器。日本特開平8-102529公開了這樣一種半導(dǎo)體存儲器，該專利申請對應(yīng)于美國專利5596542。
附

圖1展示了現(xiàn)有技術(shù)的該第一實例單元陣列的布局圖。DRAM采用包括主字線和子字線的雙字線結(jié)構(gòu)。所以，選擇字線時要根據(jù)主字線譯碼器列401和子字線譯碼器列402中的X(低)地址。
圖2展示了該第一現(xiàn)有技術(shù)的主字線譯碼器的電路圖。在該主字線譯碼器中，熔絲501的一端與N溝道MOS晶體管M3和反相器INV24的輸入相連。熔絲501的另一端與電源端Vcc相連。反相器INV24的輸出輸入到NMOS晶體管M3的柵極、AND電路的一個輸入和NMOS晶體管M1的柵極。NMOS晶體管M1和M2控制預(yù)充電的輪換呼叫信號RCX的電位。用于將塊選信號BSL反相的反相器INV21的輸出連接到AND電路的其它輸入。地址信號X4TX5Tn和X2TX3Tn輸入到NAND電路。NAND電路的輸出與塊選信號BSL的反相信號一起輸入到第一NOR電路NOR1。第一NOR電路NOR1的輸出與AND電路的輸出一起輸入到第二NOR電路NOR2。另外，第一NOR電路NOR1的輸出輸入到用于控制輪換呼叫信號RCX的NMOS晶體管M2的柵極。第一NOR的電路NOR1的輸出通過由升高的電源電壓VBOUT驅(qū)動的反相器INV22和反相器(驅(qū)動器)INV23連接到主字線MWL。第二NOR電路NOR2的輸出連接到主字線MWLB。
通過斷開熔絲501，禁止連接到從主字線譯碼器輸出的主字線MWL的字線和連接到該字線的存儲單元。熔絲501是否斷開可以通過輪換呼叫測試從外部讀出。在輪換呼叫測試模式下，探測根據(jù)布線OR邏輯連接的輪換呼叫信號是否降到低電平。這種常規(guī)實例DRAM的用戶首先進行輪換呼叫測試，并在使用DRAM前進入故障地址表中的故障簇(一簇由多個扇區(qū)構(gòu)成)的X地址。
還有一種轉(zhuǎn)換故障地址，并用之作為1/4容量存儲器，以補救受損的生產(chǎn)，防止成品率下降的方法。日本特開平7-85696披露了此方法。圖3展示了該第二種現(xiàn)有技術(shù)的塊布局圖。第二現(xiàn)有技術(shù)不具有主和子字線結(jié)構(gòu)。圖4展示了第二現(xiàn)有技術(shù)的地址系統(tǒng)電路的框圖。
在第二現(xiàn)有技術(shù)的情況下，由10位地址X0-X9確定X地址，由10位地址Y0-Y9確定Y地址。地址位X9和Y9為最高有效地址位。存儲器的內(nèi)部被最高有效地址位X9和Y9分成四個區(qū)。如圖3所示，如果含有(X9,Y9)=(0,0)和(0,1)的塊中存在故障單元，利用圖4的地址轉(zhuǎn)換電路轉(zhuǎn)換地址，從而在輸入(X9,Y9)=(0,0)時實際上選擇含(1,0)的塊。而且，禁止其它三個塊，并用作1/4容量存儲器。
在例如硬盤等存儲器件的情況下，輸入和輸出總線利用相同的布線，以減少總線布線數(shù)。所以，利用共同輸入和輸出的總線用一個命令輸入第一扇區(qū)地址和將要連續(xù)存取的扇區(qū)數(shù)，以提高總線的利用率，此后，準備只傳遞輸入/輸出數(shù)據(jù)的操作模式。這種操作模式下，由于不必為每個扇區(qū)輸入一個命令，所以總線利用率提高。然而，在存在故障簇和扇區(qū)地址不連續(xù)時，無法利用連續(xù)存取操作模式。
第一現(xiàn)有技術(shù)的問題是，由于在存在故障簇的情況下不能利用連續(xù)存取模式，所以數(shù)據(jù)的處理能力下降。第二現(xiàn)有技術(shù)具有另外的問題，由于容量下降到1/4，極大地降低了容量。而且，簡單的地址轉(zhuǎn)換會引起先前的故障地址和非故障地址的地址重復(fù)。
因此，本發(fā)明的目的是提供一種避免現(xiàn)有技術(shù)的上述問題的新穎半導(dǎo)體存儲器。
本發(fā)明另一目的提供一種具有可連續(xù)存取區(qū)寬和高效數(shù)據(jù)傳遞速率的半導(dǎo)體存儲器。
本發(fā)明再一目的是用非故障地址把故障地址換掉，但既不會顯著增加元件數(shù)，也不會增大芯片面積，其中可通過將譯碼器中的地址反相便可簡單地進行地址的轉(zhuǎn)換，并且地址轉(zhuǎn)換電路設(shè)置于主字線譯碼器和列譯碼器的交會點處。
以下的詳細說明和各附圖可以使本發(fā)明的這些和其它目的變得更清楚。
圖1是現(xiàn)有技術(shù)第一實例的電路布局圖；圖2是第一現(xiàn)有技術(shù)的主字線譯碼器的電路圖；圖3是現(xiàn)有技術(shù)的第二實例的電路布局圖；圖4是展示第二現(xiàn)有技術(shù)的地址系統(tǒng)電路的信號的框圖；圖5是常規(guī)實例的局部譯碼器電路的電路圖；圖6是展示本發(fā)明半導(dǎo)體存儲器工作原理的框圖；圖7是本發(fā)明一個實施例的電路圖；圖8是圖7的半導(dǎo)體存儲器的布局圖；圖9是D鎖存電路和地址轉(zhuǎn)換電路的電路圖；圖10是本發(fā)明一個實施例的熔絲電路的電路圖；圖11是展示該實施例的地址轉(zhuǎn)換的布局圖；圖12是本發(fā)明另一實施例的熔絲電路的電路圖；圖13是該實施例的塊選信號發(fā)生電路的電路圖；圖14是展示本發(fā)明一個實施例的另一地址轉(zhuǎn)換的布局15是展示圖14的地址轉(zhuǎn)換的布局圖。
本發(fā)明中，能夠?qū)⒐收系刂酚梅枪收系刂窊Q掉，以保證對非故障地址區(qū)進行連續(xù)存取。
下面根據(jù)圖6解釋本發(fā)明的原理。圖6中，存儲單元陣列包括多個存儲單元區(qū)。地址譯碼器選擇這些存儲單元區(qū)中的一個。地址轉(zhuǎn)換電路用非故障區(qū)地址把故障區(qū)地址換掉。以此方式實現(xiàn)對非故障區(qū)的連續(xù)存取。此轉(zhuǎn)換電路用利用冗余電路的不同形式或存取地址轉(zhuǎn)換故障地址，從而跳過故障地址。
下面參照圖7-11說明本發(fā)明的第一實施例。該實施例的半導(dǎo)體存儲器采用主-和子字線系統(tǒng)，如圖7所示，具有X地址緩沖器101、主字線譯碼器的局部譯碼器102、主字線譯碼器103、子字線譯碼器的局部譯碼器104、子字線譯碼器105、Y地址緩沖器106及列譯碼器107。
從X地址緩沖器101向主字線譯碼器的局部譯碼器102和子字線譯碼器的局部譯碼器104輸入X地址(Xi)。局部譯碼器102的輸出輸入到主字線譯碼器103，并且主字線被輸出。該實施例的主字線譯碼器103可以具有如圖2所示的常規(guī)電路布局。主字線輸入到子字線譯碼器105，以選取子字線。兩個子字線的單元用作一個扇區(qū)。而且，因為選取了16條子字線，所以主字線由8個扇區(qū)構(gòu)成。各扇區(qū)的集合稱為一個簇。
該實施例在主字線譯碼器串中進行地址轉(zhuǎn)換。來自最低有效位的兩個X地址X0和X1被局部譯碼器104局部譯碼，然后輸入到子字線譯碼器105。子字線譯碼器105將包括于主字線中的地址和沒包括在主字線中的地址譯碼，并最終譯碼每個地址，選取兩條子字線(盡管可以選取1條或4條，而非2條)。也就是說，由主字線譯碼器103譯碼的主字線和由局部譯碼器104譯碼的局部譯碼信號輸入到子字線譯碼器105。將該信號局部譯碼為的是簡化子字線譯碼器105的電路結(jié)構(gòu)。由于芯片上存在許多子字線譯碼器，所以可以減少子字線譯碼器105的面積。
圖11展示了該實施例的地址轉(zhuǎn)換的實例。在由主字線譯碼器103譯碼的地址位X8-X2表示時，故障簇的X地址表示為“0001010。在這些地址位中，將位X2、X4、X6、X7和X8反相，于是故障簇地址0001010轉(zhuǎn)換為非故障簇地址“1111111”。這種地址轉(zhuǎn)換增大了連續(xù)存取扇區(qū)的能力。即，在該實施例中，當選取0001010故障簇的地址被輸入時，實際上還是選取了非故障簇1111111。因此，可以連續(xù)存取各扇區(qū)即，根據(jù)本發(fā)明改善了常規(guī)技術(shù)中從0000000到0001001和從0001011到1111111的分開的非故障簇地址，以便可以從0000000到1111110延續(xù)非故障簇地址。
另一方面，，在從外部輸入地址以選取1111111簇時，實際上選取了0001010故障簇。由于采用了現(xiàn)有技術(shù)的第一實例，該實施例的DRAM用戶首先進行輪換呼叫測試，并在使用DRAM前進入故障地址表中的該故障簇的X地址。
圖11右側(cè)的表展示了是否要切斷圖10中的熔絲。
圖14展示了存在兩個故障簇的情況。這種情況下，通過將所有地址位反相，可以連續(xù)存取從簇地址0000000最高到簇地址1011111前的各簇。即，可以存取到轉(zhuǎn)換的故障簇地址的前一個地址，從而明顯將故障簇轉(zhuǎn)換到較高級地址，并保證對具有較低級地址的非故障簇的連續(xù)存取。
圖8中，存儲單元陣列201被主字線譯碼器區(qū)202和外圍電路203分成8份。局部譯碼器區(qū)205位于主字線譯碼器區(qū)202和Y譯碼器區(qū)204的交會點上，該處設(shè)置有主字線譯碼器的局部譯碼器102。圖9展示了主字線譯碼器局部譯碼器102的電路圖。反相器INV4和INV5、PMOS晶體管PM2和PM4、及NMOS晶體管NM2和NM4構(gòu)成D鎖存電路，用于根據(jù)鎖存信號XLATn鎖存地址X2。反相器INV1和INV2、及INV3、PMOS晶體管PM1和PM3及NMOS晶體管NM1和NM3構(gòu)成D鎖存電路，用于根據(jù)鎖存信號XLATn鎖存地址X3。反相器INV7、INV8、和INV9、PMOS晶體管PM5和PM6、及NMOS晶體管NM5和NM6構(gòu)成地址X2的地址轉(zhuǎn)換電路。反相器INV10、INV11和INV12、PMOS晶體管PM7和PM8、及NMOS晶體管NM7和NM8構(gòu)成地址X3的地址轉(zhuǎn)換電路。地址X2和X3由NAND電路NAND1到NAND4譯碼，并由反相器INV13-INV16放大。
例如，在鎖存信號XLATn為高電平時，X2地址被D鎖存電路俘獲，并在該鎖存信號變到低電平時鎖存。在通過用地址轉(zhuǎn)換電路將鎖存的地址位反相，而可以將故障簇地址轉(zhuǎn)換為較高級的非故障簇地址時，信號X2REVn設(shè)定為高電平。由如圖10所示的熔絲電路產(chǎn)生信號X2REVn等。在切斷了熔絲后，X2轉(zhuǎn)換成反相值。需要較大面積的熔絲電路設(shè)置于外圍電路區(qū)203的一端(圖2中的熔絲電路206)，這與尺寸由譯碼器確定的局部譯碼器區(qū)205形成對照。在大容量DRAM的情況下，信號線具有分層結(jié)構(gòu)，以便建立統(tǒng)一的布線延遲。由于布線延遲集中在芯片的中心，所以外圍電路區(qū)203的外部具有較大的設(shè)計靈活性。圖5示出了作為比較的常規(guī)局部譯碼器電路。
下面將參照圖12-15說明本發(fā)明的第二實施例。在該描述中，半導(dǎo)體存儲器與冗余電路結(jié)合使用。這種情況下，替換主字線存儲于每個存儲塊中。然而，如圖15所示，由于主字線在一個塊中短路，所以會造成兩個故障簇。這種情況下，只有在選擇冗余字線時，才能轉(zhuǎn)換地址X6，此后，用備用主字線代替該冗余字線。在由于短路造成了兩個故障簇時，給定塊中可用于替換的主字線數(shù)(簇)變得不夠多，并且因此要使用相鄰塊的替換主字線(簇)。
例如，圖15中，存儲單元陣列中存在著3個故障簇或主字線0101000、0101001、0111111。首先，用非故障簇1101000替換故障簇0101000，用非故障簇1101001替換故障簇0101001，用非故障簇1111111替換故障簇0111111。因此熔絲X8REVn被切斷。具有公共地址位X8-X6的簇共享相同的塊，于是共享相同備用字線。因此，用公共塊的備用字線取代已替換的故障地址1101000和1101001。因此，熔絲X6REVnXREDni被切斷，已替換的故障簇地址1101001再轉(zhuǎn)換成另一塊的地址1111001。結(jié)果，由備用字線修復(fù)了故障地址1101000和1101001。
圖12展示了特定的熔絲電路。符號X2REVn、X3REVn……X6REVn表示地址X2、X3……X6的地址轉(zhuǎn)換電路(見圖9)的鎖存信號。圖12中，除X6REV外X2REV-X5REV、X7REV、X8REV與圖10中的X2REV-X5REV、X7REV、X8REV相同。只有在冗余字線激勵信號XREDni變?yōu)楦唠娖綍r，地址轉(zhuǎn)換電路才會轉(zhuǎn)換一個地址。圖13示出了該實施例的塊選信號發(fā)生電路。該電路設(shè)置于主字線譯碼器區(qū)和讀出放大器區(qū)的交會區(qū)中。符號X6T表示在局部譯碼區(qū)中放大的地址X6的信號，X7T8T表示用于譯碼地址X7和X8的信號。符號BSL表示選擇主字線譯碼器等的塊選信號。符號PBLi表示用于選擇讀出放大器串的信號。由于讀出放大器串由兩個塊共享，所以其具有由塊選信號的OR得到的邏輯。圖13中電路的這些輸出PBLi輸入到讀出放大器串，它們的輸出BSLi輸入到主字線譯碼器串。盡管由地址X6選擇讀出放大器兩側(cè)的存儲塊，但仍由兩塊共享該讀出放大器，并且不涉及位線預(yù)充電停止信號PBLi。在DRAM的情況下，停止預(yù)充電，然后升高字線。因此地址X6的轉(zhuǎn)換只是對存取時間稍有影響，即使是在激勵了冗余信號XREDi后進行該轉(zhuǎn)換也是一樣。即，與其它塊選地址相比，可以延遲地址X6。
盡管以上說明了本發(fā)明的優(yōu)選實施例，但在閱讀了說明書并得出它們的等同物的有效范圍后，應(yīng)理解，本發(fā)明由所附權(quán)利要求書加以限定。
權(quán)利要求
1．半導(dǎo)體存儲器件，包括分成多個區(qū)的存儲單元陣列；選擇多個區(qū)的地址譯碼器；及地址轉(zhuǎn)換電路，用于用非故障區(qū)地址替換故障區(qū)地址，并將轉(zhuǎn)換區(qū)地址提供給地址譯碼器。
2．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于，所述地址轉(zhuǎn)換電路轉(zhuǎn)換地址，以便對非故障區(qū)進行連續(xù)存取。
3．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于，替換故障區(qū)地址的非故障區(qū)地址具有所說多個區(qū)中的最高值。
4．根據(jù)權(quán)利要求2的半導(dǎo)體存儲器件，其特征在于，在轉(zhuǎn)換前非故障區(qū)地址為多個區(qū)中的最高地址。
5．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于，多個區(qū)為多個簇，故障區(qū)為故障簇，故障區(qū)地址為故障簇地址，非故障區(qū)地址為非故障簇地址。
6．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，還包括故障區(qū)地址檢測器，用于檢測一個地址，該地址選擇所說多個區(qū)中的故障區(qū)。
7．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，還包括設(shè)定地址轉(zhuǎn)換電路的設(shè)定電路；其中地址轉(zhuǎn)換電路通過根據(jù)所說設(shè)定電路選擇每個地址位的反相輸出或非反相輸出來轉(zhuǎn)換地址。
8．根據(jù)權(quán)利要求7的半導(dǎo)體存儲器件，其特征在于，設(shè)定電路包括對應(yīng)于所說設(shè)定電路的熔絲。
9．根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其特征在于，地址譯碼器是選擇多個主字線的主字線譯碼器。
10．根據(jù)權(quán)利要求9的半導(dǎo)體存儲器件，還包括將列地址譯碼的列譯碼器，其中地址轉(zhuǎn)換電路位于主字線譯碼器和列譯碼器的交會區(qū)。
11．半導(dǎo)體存儲器件，包括存儲單元陣列，其包括多個塊，每塊具有多條主字線；主字線譯碼器，用于選擇多個塊和多條主字線；故障區(qū)地址指示器，其在地址譯碼器選擇了故障字線時發(fā)出信號；及地址轉(zhuǎn)換電路，用于把故障字線地址轉(zhuǎn)換為非故障字線地址，并給地址譯碼器提供轉(zhuǎn)換后的字線地址。
12．根據(jù)權(quán)利要求11的半導(dǎo)體存儲器件，其特征在于，所說多個塊中的每塊還包括不同于多條主字線的一條冗余主字線，所說地址轉(zhuǎn)換電路還轉(zhuǎn)換各地址，以便主字線譯碼器選擇所述多塊中除含有替換過的故障主字線的塊以外的一個塊的冗余主字線。
13．根據(jù)權(quán)利要求12的半導(dǎo)體存儲器件，其特征在于，所說多塊之一與所說多塊中的另一塊共享一個讀出放大器，地址轉(zhuǎn)換電路轉(zhuǎn)換各地址，以便主字線譯碼器選擇共享相同讀出放大器的另一塊的冗余主字線。
全文摘要
一種半導(dǎo)體存儲器件,將故障地址轉(zhuǎn)換為非故障地址,以便保證對非故障地址區(qū)進行連續(xù)存取。存儲單元陣列包括多個存儲單元區(qū)。地址譯碼器選擇存儲單元區(qū)之一。地址轉(zhuǎn)換電路把故障區(qū)地址轉(zhuǎn)換為非故障區(qū)地址,并將轉(zhuǎn)換區(qū)的地址提供給地址譯碼器。由此可實現(xiàn)對非故障區(qū)的連續(xù)存取。
文檔編號G11C29/00GK1217548SQ9812473
公開日1999年5月26日 申請日期1998年11月12日 優(yōu)先權(quán)日1997年11月12日
發(fā)明者杉林直彥 申請人:日本電氣株式會社