專利名稱：半導(dǎo)體存儲器及其類型的設(shè)置方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體存儲器、存儲部件及其類型的設(shè)置方法，更具體地說，涉及可有效地用于大容量RAM(隨機存取存儲器)的工藝技術(shù)。
美國專利NO.4，965，768公開了一種有PROM的存儲器，在封裝以后，還可以在其內(nèi)部設(shè)置它的工作模式。
動態(tài)和靜態(tài)RAM，作為通用的存儲器，已經(jīng)按半導(dǎo)體集成電路形式制造了出來，并且其中的動態(tài)RAM也是這樣制造的，即使得從一個基片可以得到類型不同的動態(tài)RAM，以便進一步增加其批量生產(chǎn)率。通過(1)圓片工藝步驟中的布線掩模選擇和(2)組裝步驟中的壓焊選擇，來達到生成不同的類型。然后，(3)進行老化(burnin)、常規(guī)和功能測試，給驗明沒有缺陷的那些器件(4)打上標記，并(5)入庫待運。
至于半導(dǎo)體存儲器，諸如動態(tài)RAM的情況，人們關(guān)心的是隨半導(dǎo)體工藝技術(shù)的進展而增加其存儲容量。又隨著存儲器存儲容量的增加和應(yīng)用范圍的拓寬，要求使存儲器功能多樣化。
當以約16M位動態(tài)RAM取代約1M位動態(tài)RAM和約4M位動態(tài)RAM而被裝入微機時，由于所采用的外圍電路未變，1M位動態(tài)RAM的用戶對刷新周期、地址結(jié)構(gòu)和電源電壓的要求會不同于4M位動態(tài)RAM的用戶的那種要求。
當安裝有動態(tài)RAM的系統(tǒng)，需要有很大的存儲器容量時，對新使用16M位動態(tài)RAM的用戶來說，就要求把RAM可以成是X1位的部件，而當該系統(tǒng)只需小存儲容量時，用戶卻要把RAM看成多位部件，例如X8位或X16單元。況且，有些RAM要求高速存取時間，而另一些不要求這樣高的存取時間，這依所用處理器運行速度而定。
本發(fā)明人特別關(guān)注這種趨勢，所謂的通用存儲器的動態(tài)和靜態(tài)RAM已被廣泛使用，而采用這種存儲器的產(chǎn)品已多樣化，其目標在于，提供在成品中具有其存儲功能與應(yīng)用模式相符合的高效的半導(dǎo)體存儲器。
因此，本發(fā)明的目的在于有效地提供一種其功能與任何應(yīng)用方式相符合的半導(dǎo)體存儲器或存儲部件。
本發(fā)明的另一個目的是提供一種有效地生成不同類型半導(dǎo)體存儲器的方法。
當參照附圖，隨著描述的行進，本發(fā)明的這些和其它目的及新穎的特點將會更加清楚。
將逐步對本申請中揭示本發(fā)明的典型實施例作出描述。一個半導(dǎo)體芯片被封入封裝中，該半導(dǎo)體芯片配有選擇電路，用來根據(jù)存入非易失存儲元件中的信息選擇一種存儲功能和與該存儲功能相應(yīng)的一種存儲結(jié)構(gòu)，以便在該密封狀態(tài)或在該半導(dǎo)體芯片安裝在板上的狀態(tài)下，通過寫該非易失存儲器元件，來最終設(shè)定存儲器功能或該存儲器結(jié)構(gòu)。此外，通過上述的操作過程設(shè)置了類型，而且存儲器功能包括讀或?qū)懝δ堋?br> 因為可以使圓片工藝過程，直至組裝步驟變得相同，所以能增加批量生產(chǎn)率，還有利于控制。此外，在短期內(nèi)可以提供其存儲功能和存儲結(jié)構(gòu)都滿足用戶技術(shù)要求的半導(dǎo)體存儲器。


圖1是說明按照本發(fā)明的一種半導(dǎo)體存儲器和一種設(shè)置半導(dǎo)體存儲器類型的方法的工藝流程圖。
圖2是說明按照本發(fā)明的另一種半導(dǎo)體存儲器和另一種設(shè)置半導(dǎo)體存儲器類型的方法的工藝流程圖。
圖3A和3B是說明按照本發(fā)明的一種半導(dǎo)體存儲器和設(shè)置半導(dǎo)體存儲器類型的基本步驟的工藝流程圖。
圖4是說明一種設(shè)置動態(tài)RAM類型的常規(guī)方法。
圖5A、5B和5C是說明按照本發(fā)明的動態(tài)RAM的腳針排列的封裝外觀圖。
圖6是表示按照本發(fā)明，其類型可設(shè)置成圖5所示的一種動態(tài)RAM的框圖。
圖7是說明設(shè)置一種模式的操作實例的時序圖。
圖8是表示按照本發(fā)明，在模式設(shè)置操作中，說明在該模式和地址信號之間關(guān)系組合的一個表。
圖9表示本發(fā)明的一個模式判定電路。
圖10表示本發(fā)明的一個模式設(shè)置電路。
圖11是本發(fā)明的模式設(shè)置電路的另一個輸出部分。
圖12表示本發(fā)明的一種位結(jié)構(gòu)的變更電路。
圖13表示本發(fā)明的又一種模式設(shè)置電路。
圖14A和14B是其它封裝的外觀圖，用來說明本發(fā)明的動態(tài)RAM腳針的排列。
圖15是說明本發(fā)明的一種存儲器組件及其模式設(shè)置器件的示意性框圖。
圖16是工藝圖，說明使用本發(fā)明的一種半導(dǎo)體存儲器的一個存儲器組件和一種設(shè)置該存儲器組件類型的方法。
圖17是本發(fā)明的動態(tài)RAM中的一種工作電壓的轉(zhuǎn)換電路。
圖18表示本發(fā)明的說明設(shè)置操作速度模式的一種熔絲電路。
圖19表示本發(fā)明的說明產(chǎn)生穩(wěn)定電壓VLR的電壓產(chǎn)生電路。
圖20是說明本發(fā)明的設(shè)置一種動態(tài)RAM的刷新周期的模式的一種方框圖。
圖21是舉例表示在高速頁模式中，一種讀模式的時序圖。
圖22是舉例表示一種靜態(tài)列模式中的一種讀模式的時序圖。
圖23是舉例表示一種半字節(jié)模式中的一種讀模式的時序圖。
圖1是說明按照本發(fā)明的一種設(shè)置半導(dǎo)體存儲器類型方法的工藝流程圖，與常見的情況不同，此時在半導(dǎo)體存儲器中設(shè)置存儲功能是在制造廠，而在本實施例中，必要時，在制造廠的營業(yè)部或用戶的工廠加以設(shè)置。
(1)中所示的圓片工藝過程期間，制作各半導(dǎo)體芯片，每個芯片，在半導(dǎo)體襯底上都制作出有多種存儲功能包括讀或?qū)懝δ芎透鶕?jù)存入非易失存儲元件中的信息來選擇一個存儲功能的功能選擇電路。在此圓片工藝過程期間，在最后一步的圓片檢測中進行電測試。電路功能測試包括DC和功能測試。對多種存儲功能包括非易失存儲元件利用偽斷開焊點及類似的方法的等效寫入功能也同時予以測試。
如(2)所示，將在檢測步驟證實無缺陷的各半導(dǎo)體芯片從與半導(dǎo)體圓片混雜的那些片中篩選出來，并在包括引線壓焊步驟等等的組裝工作中加以封裝。
如圖(3)所示，進行老化(或陳化)，檢出初期缺陷，再用IC處理器等等進行常規(guī)測試。所進行的常規(guī)測試，只是測試在非易失存儲元件為未經(jīng)寫入狀態(tài)下的可存取的存儲功能。
如(4)所示，將半導(dǎo)體存儲器存入制造廠的倉庫，將這些半導(dǎo)體存儲器(其可擴展成眾多類型)都作為一種類型的存儲器來管理。更詳細地說，從(1)至(4)的各步驟都在制造廠進行，在圓片工藝過程、組裝和測試期間，在廠里總是把這些半導(dǎo)體存儲器看作一種類型的存儲器。因此，封裝上沒有打上成品標記，而為了方便處理和管理，可以打上易擦的標記。另外，可以在每種模式的公用部位打上標記。
如(5)所示，在制造廠的營業(yè)部，按用戶要求的規(guī)格進行模式設(shè)置。換言之，該制造廠的營業(yè)部從制造者的工廠獲得符合用戶訂貨單的適當半導(dǎo)體存儲器，并將信息寫入非易失存儲器元件包括熔絲裝置，以獲得符合于用戶規(guī)格的存儲功能。于是，由功能選擇電路選出各存儲功能中的一種，具有特定存儲功能的一種類型的半導(dǎo)體存儲器就被設(shè)置。例如，當根據(jù)存儲功能設(shè)置同時輸出位數(shù)，且當所需的位數(shù)是一位(X1結(jié)構(gòu))時，就將與這個結(jié)構(gòu)相應(yīng)的信息寫到非易失存儲元件中。
如(6)所示，為了證實是否已建立上述功能，要適當進行該功能的測試，而當證實該功能的性能時，就在步驟(7)為半導(dǎo)體存儲器做一個標記，以便能辨認出該特定類型的半導(dǎo)體器件。
因為各步驟(5)至(7)都在制造廠的營業(yè)部實施，就能使從用戶訂貨到向用戶供貨的時間減至最少，訂貨的件數(shù)很小時，在訂貨日期的第二天就可以給用戶發(fā)貨。這就意味著，不象如圖4所示的基于布線掩模選擇或壓焊選擇的常規(guī)擴展類型的方法，在獲得訂單后到發(fā)貨，最快也要花幾個月時間，而因此能夠大大縮短時間。
要是用戶要求，還可以在用戶的工廠進行這樣的模式設(shè)置。換句話說，可擴展成為多種類型的一種半導(dǎo)體存儲器在制造廠中完成，然后，如上述那樣，在(8)所示中把信息寫入非易失存儲元件，以便進行所希望的模式設(shè)置。然后，做功能測試(9)，而且按制造廠營業(yè)部同樣的方法，完成打標記(10)，在步驟(11)包裝這些半導(dǎo)體存儲器。
當用戶在極秘密的情況下試圖發(fā)展產(chǎn)品時，因為該存儲結(jié)構(gòu)不可能事先成為公知，所以這樣的安排是方便的，而且制造廠還能靈活處理產(chǎn)品功能變化和產(chǎn)品的數(shù)量變化。例如，必須減少具有某些功能的產(chǎn)品數(shù)量，而必須增大具有其它功能的產(chǎn)品數(shù)量時，這種變化就能夠通過改變模式設(shè)置來處理。
圖2是說明按照本發(fā)明的另一種設(shè)置各半導(dǎo)體存儲器類型的方法。關(guān)于本實施例，從模式設(shè)置直至發(fā)貨的各過程都在制造廠實施。與圖1所示的那些步驟相同，進行自圓片加工過程(1)直至老化和常規(guī)測試(3)。當收到用戶的訂貨單時，于是，根據(jù)用戶的規(guī)格要求進行模式設(shè)置并打上標記，如(4)到(6)所示，立即將半導(dǎo)體存儲器存入倉庫(7)，然后，發(fā)貨。
當縮短從用戶定貨到發(fā)貨的時間擔擱，預(yù)先實施從圓片工藝步驟(1)直到老化和常規(guī)測試(3)的各工藝步驟。如此加工過的這些半導(dǎo)體存儲器可以暫存在倉庫內(nèi)。在收到定單之后，再進行對模式設(shè)置(4)處理。在這種情況下，可以采用從這三個步驟中能夠連續(xù)執(zhí)行二個或三個步驟的設(shè)備，以便縮短工作期限。
圖3A和3B是說明按照本發(fā)明的設(shè)置一種半導(dǎo)體存儲器類型的基本步驟。更詳細地說，在根據(jù)用戶規(guī)格要求打過標記之后，進行模式設(shè)置，并做功能測試，如圖3A所示。如圖1所示，在制造廠打標記，而該模式設(shè)置和以后的步驟則都在制造廠的營業(yè)部進行。圖3B中，則在模式設(shè)置之后加上標記，然后做功能測試。在模式設(shè)置或功能測試前后都可做標記。
圖5A到5C是說明體現(xiàn)本發(fā)明的動態(tài)RAM的腳針排列的封裝外觀圖。本實施例中，采用34針封裝。有三種型號存儲容量約為64M位的動態(tài)RAM可采取8位(X8)為單元，如圖5A所示;4位(X4)為單元，如圖5B所示，以及1位(X1)為單元，如圖5C所示。在這些附圖中，NC標示不與內(nèi)電路連接的一個自由端。
圖5A至5C中，符號“/W”記于端子NO.8旁，標明一寫入啟動信號的端子WEB，“/RE”端NO.9是行地址選通信號端RASB，“/G”端NO.27是一個輸出啟動信號端OEB，而“/CE”端NO.28則是列地址選通信號端CASB。在圖5C中，“D”端NO.2標明為一個數(shù)據(jù)輸入端，而“O”端NO.33則為一個數(shù)據(jù)輸出端。在圖5A和5B中，各數(shù)據(jù)端DO0到DO7代表數(shù)據(jù)輸入/輸出端。各個信號名稱的末尾加上/的原因在于，帶/的信號名稱是電平從低電平到工作電平變化的杠信號(barsignels)。
圖6是表示體現(xiàn)本發(fā)明的類型能被設(shè)定的一種動態(tài)RAM的方框圖。圖6每個方框都用公知的半導(dǎo)體電路工藝技術(shù)制作在一塊單晶硅半導(dǎo)體襯底上。
設(shè)置具有約8M位存儲容量的八個存儲器陣列＃0到＃7。一個存儲陣列包括約8000(8，192)字線和約1000(1，024)位線(有時叫做數(shù)據(jù)或字線)。然后，13位地址信號(包括待傳輸?shù)腁X0到AX12)經(jīng)過X地址緩沖器分別送到選通字線的X譯碼器。該X譯碼器譯出上述的13位地址信號并且完成1/8192選通。字驅(qū)動器接到由X譯碼器譯出的選通信號，并根據(jù)選通信號使一條字線處于選通狀態(tài)。
收到13位地址信號(包括AY0到AY12)中的低10位地址信號AY0到AY9，再經(jīng)過一Y地址緩沖器傳輸后，為選通位線，每個Y譯碼器譯出各信號，并完成1/1024選通。
如上所述，將各地址信號AX0到AX12和AY0到AY9一起送入八個存儲器陣列＃0到＃7，在所有的存儲元中選通一個存儲元。分別與存儲陣列＃0到＃7中選通的各個存儲元相連接的公用的I/O0到I/O7被連到與一個主放大器相連接的輸入端。而主放大器的輸出信號又通過主放大器的選擇電路，加到一個輸出緩沖器的各輸入端。該輸出緩沖器的八個輸出端則與腳針NO.2、3、4、5、30、31、32和33相連。
另一方面，該腳針NO.2、3、4、5、30、31、32和33又送到一個輸入緩沖器的各個輸入端，而它們的輸出信號，通過設(shè)置在主放大器選擇電路中的各輸入選通電路，被連到公用的I/O0到I/O7。
根據(jù)接到的行地址選通信號RASB、列地址選通信號CASB和寫入啟動信號WEB，由時序電路形成用來操作內(nèi)部電路所需的時序信號XL、YL、LF等等。該時序信號XL是與行地址選通信號RASB的低電平同步而產(chǎn)生的信號，并用于激勵該X地址緩沖器，以及接受從地址端A0到A12，作為X地址信號送來的各地址信號。該時序信號YL是與列地址選通信號CASB的低電平同步而產(chǎn)生的信號，并用于觸發(fā)Y地址緩沖器，以及接受從各地址端A0到A12，作為Y地址信號送來的各地址信號。
LF是在WCBR時序中產(chǎn)生的時序信號;換言之，它是當使信號RASB轉(zhuǎn)向低電平，信號CASB和WEB都處于低電平時，所產(chǎn)生的一個時序信號。該時序信號LF送到一個模式判定電路。把用來指定模式的低2位Y地址信號AY0到AY1送到模式判定電路。當在模式判定電路中，決定建立一個模式設(shè)置模式時，產(chǎn)生一個模式設(shè)置信號MS。
一個模式設(shè)置電路由模式設(shè)置信號MS來觸發(fā)，用來指定模式的地址信號AY2到AY4被接收。于是，由地址信號AY2到AY4產(chǎn)生四種模式設(shè)置信號SX1、SX4、FP和SC。SX1指定對1位單元的讀取而SX4指定對4位的單元的讀取。FP指定一種將在后面說明的高速頁模式，而SC指定一種靜態(tài)列模式。因而對八種模式都可以設(shè)置。
在該模式設(shè)置電路中產(chǎn)生的SX1和SX4被到一位結(jié)構(gòu)變更電路，而且還送到一個輸入-輸出緩沖器。接到高3位Y地址信號AY10到AY12后，按照模式設(shè)置信號SX1和SX4，該位結(jié)構(gòu)變更電路產(chǎn)生待送到主放大器選擇電路的AY10T，AY10B到AY12T，AY12B。在這種情況下，AY10T是與地址信號AY10對應(yīng)的正信號，而AY10B則是地址信號AY10的反相信號(杠信號)。
當指定信號SX1時，使3位地址信號AY10到AY12起作用，而使主放大器電路與八個存儲陣列＃0到＃7中之一對應(yīng)工作。當指定信號SX4時，使地址信號AY10到AY12中的位AY10起作用，而使主放大器電路與八個存儲陣列＃0到＃7中的四個偶數(shù)存儲陣列＃0到＃6或四個奇數(shù)存儲陣列＃1到＃7之一對應(yīng)工作。當不指定SX1和SX4時，使所有的地址信號AY10到AY12都不起作用，而全部八個存儲陣＃0到＃7都處于選通狀態(tài)。
圖8是表示本發(fā)明的模式和地址信號之間關(guān)系的組合表，其中對每個X1、X4和X8位可以設(shè)置兩種模式，即FP模式(高速頁模式)和SC模式(靜態(tài)列模式)。
為了在上述的WCBR時序下(它不是限制性的)實現(xiàn)一種測試模式，利用地址信號AY0和AY1來判別其中所選的模式設(shè)置模式。換言之，當?shù)刂沸盘朅Y0和AY1兩者都處于高電平(1)時，建立起模式設(shè)置模式，而且在模式設(shè)置模式中產(chǎn)生信號MS。通過信號MS和3位地址信號AY2到AY4的組合，通過模式設(shè)置電路能夠設(shè)置上述的六種模式。該地址信號AY2在0時指定高速頁模式而在1時指定靜態(tài)列模式。地址信號AY3和AY4指定X1、X4和X8。
因為利用地址信號AY3和AY4可以指定四種模式，所以，還允許建立用來把存儲器接成16位單元的模式。在此種情況下，可以安排16個存儲陣列＃0到＃15。這些存儲陣列可以分成在X方向的兩個組，每組具有4，096X1，024的4位結(jié)構(gòu)。根據(jù)這種位結(jié)構(gòu)，把X系的最高位AX12供給位結(jié)構(gòu)變更電路。
圖9是表示按照本發(fā)明的模式判定電路的示意。該模式判定電路包括一個3輸入與非門電路G1和一個輸出反相器電路N1。把按上述WCBR時序產(chǎn)生的信號LF、以及地址信號AY0和AY1送到門電路G1。當這些信息都為邏輯1時，該模式設(shè)置模式信號MS置為邏輯1。可以用一個或非門電路來代替該與非門電G1。在這情況下，不同于上述情況，而是當信號LF，地址信號AY0和AY1都為0時，才產(chǎn)生該模式設(shè)置模式信號MS為邏輯1。
圖10是說明實施本發(fā)明的一種模式設(shè)置電路的示意圖，其中所裝的熔絲裝置F1、F2是作為非易失存儲元件，用來設(shè)置模式的。這些熔絲裝置F1、F2是由多晶硅層構(gòu)成，而窗口設(shè)在保護膜表面以露出熔絲，以便確保熔斷。
在該模式電路中，為產(chǎn)生符合圖8條件的信號SX1，信號MS和接受地址信號AY3和AY4的反相器電路N2、N3的輸出信號都被送到一個與非門電路G2。該與非門電路G2的輸出信息，在送到一個MOSFET Q1的柵極用來引起熔斷電流流動之前，用一個反相器電路N4予以反相。
該MOSFETQ1的源極接地電位，而其漏極接到熔絲F1的一端。電源電壓供給熔絲裝置F1的另一端。MOSFETQ1還帶有較大阻值的下拉電阻R。在反相器電路N5的輸入和其地電位之間接入一個MOSFETQ2，當反相器N5的輸出信號SX1送入MOSFETQ2時，就與反相器電路N5一起構(gòu)成一個鎖存電路。
當該信號MS處于高電平(1)而地址信號AY3及AY4兩者都處于低電平(0)時，與非門電路G2的輸出信號成低電平，而反相器電路N4的輸出信號則為高電平。因而該MOSFETQ1并通，而使用來熔斷該熔絲裝置F1的很大的電流流過。只要地址信號AY3和AY4的任一個處于高電平，都不會熔化熔絲裝置F1。
當模式設(shè)置電路的熔絲裝置F1被切斷時，該下拉電阻R造成反相器電路N5的輸入信號等于低電平，因此，反相電路N5產(chǎn)生信號SX1為高電平。因為該信號SX1為高電平，使MOSFETQ2開通，由于低阻抗使反相器電路N5的輸出固定在低電平并鎖住它的輸出。
當模式設(shè)置電路中的熔絲裝置F1未被熔化時，因為熔絲裝置F1的電阻小于下拉電阻R的電阻值，該反相電路N5的輸入信號為高電平。因此，反相器電路N5產(chǎn)生低電平(0)的信號SX1。因信號SX1為低電平，于是使MOSFETQ2關(guān)斷。
在用于產(chǎn)生符合圖8條件的信號SX4的模式設(shè)置電路中，信號MS、地址信號AY3以及接受信號AY4的反相電路輸出都送到一個與非門電路。在送到門MOSFETQ，用來引起熔斷電流流動之前，通過一個反相器電路使與非門電路的輸出信號反相。因為僅當?shù)刂沸盘朅Y3維持高電平而地址信號AY4為低電平時，才產(chǎn)生這種信號SX4，所以相應(yīng)地設(shè)置該反相電路。這里將略去對其它結(jié)構(gòu)和讀出操作的說明，因為它們都與信號SX1的情況一樣。
該模式設(shè)置電路還設(shè)有產(chǎn)生信號FP和SC的電路。圖6中雖然沒有示出，但還是作出下列布置。該信號MS和地址信號AY2都被送到與非門電路，而它的輸出通過反相器加以反相，再送到一個用來熔斷熔絲的MOSFET。另外，設(shè)置一個與上述MOSFET對應(yīng)的鎖存電路，其包括熔絲裝置，一個下拉電阻器、一個反相電路以及一個反饋MOSFET，用來產(chǎn)生信號SC。還有，借助于反相器電路，使信號SC反相，而獲得信號FP。
圖11是表示本發(fā)明另一個模式設(shè)置電路的輸出部分的實例示意圖。本實例意圖是，根據(jù)熔絲裝置被切斷與否，來增加所進行的模式設(shè)置操作的可靠性。更具體地說，因為如上所述雖然力求切斷熔絲裝置，然而在未能完全切斷熔絲的狀態(tài)下，該熔絲電阻和下拉電阻器的電阻比改變，使從號電平改變，因而引發(fā)誤動作，所以，設(shè)置一個為一個信號SX1配備三根熔絲的模式設(shè)置電路，而它的輸出信號SX1A至SC1C被送到擇多邏輯電路，以產(chǎn)生實際上用于設(shè)置模式的信號SX1。該信號SX4也用類似的擇多邏輯電路產(chǎn)生。在這種結(jié)構(gòu)中，盡管因錯誤切斷了三根熔絲電路之一，但由其他二根熔絲實現(xiàn)了正確的模式設(shè)置，所以增加了可靠性。
圖12是表示本發(fā)明的一種位結(jié)構(gòu)變更電路的示意圖。本實施例中，對于各個地址信號AY10到AY12產(chǎn)生直通信號和由反相電路反相的杠信號并經(jīng)過各與非門電路把這些信號有選擇地輸出。由用于接收信號SX1和SX4的或非門電路以及與該或非門電路輸出端相連的反相電路所產(chǎn)生的一個控制信號，來控制與地址信號AY10的直通信號與杠信號對應(yīng)的與非門電路。換言之，當信號SX1或SX4為1時，用于傳送地址信號AY10，即用于使地址信號AY10有效的與非門電路開通。
由信號SX1來控制與地址信號AY11和AY12的直通與杠信號對應(yīng)的與非門電路。換言之，當信號SX1為1時，用于傳送地址信號AY11和AY12，即用于使這些信號有效的與非門電路的門開通。
信號SX1與SX4都處于低電平時，所有的與非門電路的各個門都關(guān)斷，且所有的輸出信號AY10T，AY10B到AY12T、AY12B都被置于高電平。因而主放大器選擇電路開通所有的門，并且使與八個存儲陣列＃0到＃7對應(yīng)的選通電路處于一種選通態(tài)，8位單元的儲器訪問有效。當信號SX4處于高電平時，與地址信號AY10對應(yīng)的門電路開通，使選通信號AY10T和AY10B起作用。所以，使與偶數(shù)存儲器陣列＃0到＃6或與奇數(shù)存儲器陣列＃1到＃7對應(yīng)的4位單元的存儲器訪問是有效的。當將信息SX1置于高電平時，使與全部的地址信號AY10到AY12對應(yīng)的選通信號AY10T、AY10B到AY12T、AY12B都有效，因此與從上述組合中選擇的一個存儲陣列對應(yīng)的1位單元的存儲器訪問是有效的。
圖13是表示本發(fā)明的又一個模式設(shè)置電路的增意圖，該電路外加用來建立一種等效于熔絲裝置F的切斷狀態(tài)，而不是實際上切斷熔絲裝置F的測試功能。換句話說，該測試功能使得能夠測試該模式設(shè)置而無需切斷熔絲，這就是說，無需寫入作為非易失存儲元件的各熔絲。
電源電壓VCC經(jīng)過一P溝道MOSFEYQ3向熔絲裝置F供電。MOSFETQ3的柵極經(jīng)過一下拉電阻器R1與該電路的地電位相連接。一個偽斷開焊點設(shè)在MOSSFETQ3的柵極。因為用于上述熔絲裝置F的一個切斷MOSFETQ1、一個反饋MOSFETQ2、一個下拉電阻器R2和一反相電路N1是與圖10電路的那些元件相同，所以將略去對其的說明。然而，在這種情況下，有些元件的標號會不同于圖10的那些標號。
在半導(dǎo)體園片上做成動態(tài)RAM時，在進行檢測時，要使探針與偽斷開焊點接觸。當產(chǎn)生一種切斷熔絲裝置F的狀態(tài)時，一個高電平電壓(如電源電壓VCC)就通過探針供給偽斷焊點。其結(jié)果是，該P溝道MOSFETQ3被關(guān)斷，使熔絲裝置F處于一種等效熔斷狀態(tài)。于是，根據(jù)虛假的切斷熔絲裝置F，可以測試能否實現(xiàn)X1或X4位單元的存儲器訪問。此外還能指定靜態(tài)列模式。
圖14A和14B是說明按照本發(fā)明的動態(tài)RAM腳針排列的另一種封裝外觀圖。在本實施例中，使用24針封裝，約有64M位存儲容量的動態(tài)RAM可擴展為一個可按X1位的單元存取或一個可按X4位的單元存取的動態(tài)RAM。如圖14A，14B所示，各NC表示自由端，它不與內(nèi)部電路連接，而X4位結(jié)構(gòu)的箭頭是與X1結(jié)構(gòu)一樣的。
如圖14A所示，X4位結(jié)構(gòu)所需要的啟動輸出端OEB用作X1位結(jié)構(gòu)的地址信號A12。圖14B的情形是，X4位結(jié)構(gòu)所需的一個數(shù)據(jù)端DQ2用作X1位結(jié)構(gòu)的地址信號A12。但是，可以共同(有選擇地)使用該地址信號A12和數(shù)據(jù)端DQ1。
圖15表示說明按照本發(fā)明的一種存儲組件類型的設(shè)置方法。本實施例被用于一種存儲組件，其中多個半導(dǎo)體集成電路以這樣一種狀態(tài)安裝于一塊安裝板上，即可按前述那樣在其內(nèi)設(shè)置模式。
如(1)中所示，在圓片工藝過程中，在半導(dǎo)體襯底上形成半導(dǎo)體芯片，為每個芯片設(shè)置多個存儲功能，包括讀取或?qū)懭牍δ埽约案鶕?jù)存入非易失存儲元件的信息來選用任何一種存儲功能的功能選擇電路。在該圓片工藝過程中，電子測試在最后的圓片檢測步驟中進行。電子電路功能測試包括DC和功能測試，對于那些通過利用偽斷開焊點對非易失存儲元件進行等效寫功能而帶來的多種存儲功能也同時進行測試。
如(2)所示，將在檢測步驟被證實無缺陷的半導(dǎo)體芯片從混在半導(dǎo)體圓片的那些芯片中棟出并在組裝工作(包括引線壓焊步驟等等)中加以封裝。
如(3)所示，進行老化(或老練)，以檢出初步的缺陷，再采用IC處理器(測試鍵控器)等，做常規(guī)測試。所進行的常規(guī)測試，只測試非易失存儲元件為未寫入狀態(tài)下的存取存儲器功能。這個過程直至本階段都是與圖1情況同樣的。然后(在(4))把多個這樣的半導(dǎo)體集成電路安裝在電路板上且構(gòu)成一個存儲器組件。在這種情況下，該安裝電路板可以是卡式的。
另外，由印刷導(dǎo)線形成的地址總線，數(shù)據(jù)總線和控制總線都與存儲組件連接。將印刷導(dǎo)線引到接線器電極，而且通過把接線器插入計算機系統(tǒng)的記憶存儲器中的存儲器的存儲板插槽中而達到連接。因而，計算機系統(tǒng)的存儲器的信息存儲容量，由安裝在存儲器板上DRAM的個數(shù)，即，由本發(fā)明的存儲器組件的個數(shù)來決定。
如圖(5)所示，將這樣制成的存儲器組件(存儲單元)存放在制造廠倉庫里。還將這種組件作為一種組件類型來管理，盡管它可以擴展成為多種型號。更具體說，從(1)到(5)的各個步驟都在制造廠進行，其中，整個圓片工藝過程，組裝和測試過程中，總是把各個組件作為一種類型的組件來處理。所以，封裝上沒有打上成品的標記，而為了方便對其處理和管理起見，也可以打上易擦的標記。另外，可在每種模式共同的部位做標記。
如(6)所示，根據(jù)用戶的規(guī)格，在制造廠的營業(yè)部，進行模式設(shè)置。換言之，制造廠的營業(yè)部從工廠得到符合用戶定貨的合適組件，而且借助于在組件單元基底上的設(shè)置模式的模式設(shè)置器件，把信息寫入包括熔絲裝置的非易失存儲元件，以獲得符合用戶規(guī)格的存儲器功能，如圖16所示。因而，由功能選擇電路選出一種存儲器功能，也就是生產(chǎn)出一種有特定存儲功能的類型的半導(dǎo)體存儲器。
如(7)所示，為證實上述功能設(shè)置是否有效，要適當進行功能測試，而當該功能的性能被證實時，在(8)，給該組件打上標記，以產(chǎn)生即使從外觀上也可識別的特定類型的半導(dǎo)體存儲器。在這種情況下，該標記可以打在IC單元上或打在組件板上，或者如果組件為卡式就打在卡上。
由于步驟(6)直至(8)都在制造廠的營業(yè)部進行，就能夠使自用戶定貨到交付用戶的時間減至最短。定貨的組件數(shù)量很少時，在定貨日期的次日，就能向用戶發(fā)貨。這意味著，不象常用的擴展類型的方法，而基于選用布線掩模和選用壓焊的方法，如圖4所示，為制造存儲器件和組裝半導(dǎo)體組件，最快也要花幾個月，因此，這種時間可大大縮短。
若用戶要求的話，還可以在用戶廠進行這種模式設(shè)置;換言之，獲得制造廠完成的能夠擴展成多個類型的一種類型的半導(dǎo)體存儲器，然后對非易失存儲單元進行寫入，如上述實現(xiàn)(9)所示的所需模式設(shè)置。然而，做功能測試(10)和按在制造廠營業(yè)部同樣的方式設(shè)置標記(11)，以及在(12)封裝這些半導(dǎo)體組件。
這樣的安排是方便的，因為當用戶力求在嚴格保密的情況下發(fā)展產(chǎn)品，不讓公眾過早知道該存儲器的結(jié)構(gòu)時，制造廠能夠靈活處理產(chǎn)品功能的變更和產(chǎn)品數(shù)量的變更。例如，某些功能的產(chǎn)品數(shù)量必須減少，而其他功能的產(chǎn)品數(shù)量必須增加時，這種變更就能夠通過變更模式設(shè)置來解決問題。
圖17是表示本發(fā)明動態(tài)RAM中備有的工作電壓轉(zhuǎn)換電路的示意圖。雖然圖17中的有些參考符號也用于其它電路圖，但只是為簡化本電路，應(yīng)該清楚，對應(yīng)的各元件有不同的作用。這一點，在本申請書中，可適用于所有其他電路。
一種差分放大器電路包括N溝道差分放大器MOSFETQ1和Q2、分別設(shè)在兩個漏極和電源電壓VCC之間的P溝道電流鏡型負載MOSFETQ3、Q4、以及設(shè)在該差分MOSFETQ1、Q2的公用電源和地電位之間的恒流MOSFETQ5。差分放大器電路的輸出信號經(jīng)過輸出電路(包括一個P溝道輸出MOSFETQ7和一個N溝道恒流MOSFETQ9)而輸出。N溝道MOSFETQ6(雖不受限制)，它的柵極選擇地通過一個母片接收電源電壓VCC并且工作以便增加差分電路的工作電流。同樣，當P溝道MOSFETQ8的柵極由該母片提供差分放大器電路的輸出信號或電源電壓VCC供電時，P溝道MOSFETQ8的輸出驅(qū)動能力也能作轉(zhuǎn)換。
該差分放大電路和輸出電路構(gòu)成一個運算放大器電路，它的輸出反饋到有反相輸入的差分MOSFETQ1的柵極，從而構(gòu)成電壓跟隨器電路。恒壓VLR供給有一非反相輸入的差分MOSFETQ2的柵極。所以，該電路形成一與恒壓VLR對應(yīng)的內(nèi)部工作電壓VCL。
本實施例中，P溝道電源開關(guān)MOSFETQ10設(shè)在輸出端VCL和電源端VCC之間，以便由電源電壓VCC提供使內(nèi)部電路能工作的工作模式。由一限制旁路設(shè)置電路產(chǎn)生的一個控制信號供給該MOSFETQ10的柵極。當由于與恒定電壓VLR對應(yīng)的下降(stepdown)電壓使內(nèi)部電路工作時，就不進行寫入非易失存儲元件，例如裝在限制旁路設(shè)置電路內(nèi)的熔絲。因此，該控制信號處于象電源電壓VCC那樣的高電平，而且MOSFETQ10被關(guān)斷。
另一方面，當通過用從外部提供的電源電壓VCC而不是與恒定電壓VLR對應(yīng)的下降電壓使內(nèi)部電路工作時，則進行寫入非易失存儲元件(例如裝在限制旁路設(shè)置電路上的熔絲)。因此，該控制信號處于象電路的地電位那樣的低電平，而且電源開關(guān)MOSFETQ10被開通，從而，電源電壓VCC經(jīng)過MOSFETQ10向內(nèi)部電路供電。
取代上述布置，構(gòu)成運算放大器電路的輸出MOSFETQ7、Q8也可以有電源開關(guān)的作用。換言之，由于熔斷熔絲之類產(chǎn)生的信號，會強制使輸出MOSFETQ7、Q8的柵極電壓降至低電平，例如電路地電壓。此時，最好將恒流MOSFETQ5、Q9的柵極電位轉(zhuǎn)換到地電位，以抑制電流損耗。
本發(fā)明人特別注意到這樣的事實，即在內(nèi)部電壓降低(stepdown)電路中產(chǎn)生對應(yīng)于恒定電壓VLR的降低電壓VCL，并試圖按照用戶的要求，通過使恒定電壓VLR可調(diào)的方法，設(shè)置多種操作速度模式。
圖18是表示按照本發(fā)明的用于設(shè)置操作速度模式的熔絲電路示意圖。如圖10所示，該熔絲熔斷電路包括用來接收模式設(shè)置模式信號MS和相配的地址信號的一個邏輯門電路。在MOSFETQ1的柵極因接收邏輯門電路的輸出信號，而使MOSFETQ1建立起熔絲熔斷的電流。熔絲裝置下一端與MOSFETQ1的漏極連接，而其另一端經(jīng)用作偽切斷的P溝道MOSFETQ2與電源電壓VCC連接。
用于偽切斷的P溝道MOSFETQ2的柵電壓由與前述同樣的一個偽焊點和一個下拉電阻器R供給。本實施例，一反饋P溝道MOSFETQ6和一N溝道MOSFETQ7與熔絲裝置F成串聯(lián)，當讀出存入熔絲裝置F的信息時，能防止流出DC電流。MOSFETQ6和Q7間連線與反相器N1的輸入端連接，而來自反相器N1的輸出信號反饋到MOSFETQ6和Q7。為了取出對應(yīng)于熔絲裝置F是否被切斷的電壓信號，為該熔絲裝置F配置串接的P溝道MOSFETQ3和N溝道MOSFETQ4，而當電源電壓VCC提供給MOSFETQ3和Q4時，電路的地電位經(jīng)過用作電阻器元件的MOSFETQ5饋給MOSFETQ4和Q7。
利用加電源時產(chǎn)生單脈沖，使送到P溝道MOSFETQ3的柵極的信號FUTB設(shè)定在低電平，而且使送到N溝道MOSFETQ4柵極的信號FUTT設(shè)定在高電平。因此，構(gòu)成一個用來檢查熔絲裝置F是否被切斷的電流通路，并且如果熔絲裝置F沒有被切斷，一個高電平信號就傳送到反相器電路N1的輸入端，而且使用來接收低電平信號的P溝道MOSFETQ6開通，又進一步將反相電路N1的輸入信號鎖定在高電平。相反，如果已切斷了熔絲裝置F，則一低電平信號被輸入到反相器電路N1，而且使用來接收高電平輸出信號的N溝道MOSFETQ7開通，因此，將反相器電路N1的輸入信號鎖定在低電平。
在P溝道MOSFETQ6處于通狀態(tài)和反相器電路N1的輸出信號置于低電平時，該N溝道MOSFETQ7處于關(guān)斷態(tài)而反相器電路N1的輸出信號置于高電平，然而當N溝道MOSFETQ7為通狀態(tài)時則P溝道MOSFETQ6為關(guān)斷態(tài)。結(jié)果是，信號FUTB和FUTT將MOSFETQ3和Q4關(guān)斷之后，在熔絲電路中不會形成電流通路。
反相器電路N1的輸出信號，經(jīng)由反相器電路N2作為非反相信號FT輸出，而經(jīng)由反相器電路N2和N3作為反相信號FTB輸出。換句話說，當熔絲裝置F被切斷時，信號FT置于高電平而FTB處于低電平，而當熔絲裝置未斷時，信號FT置于低電平。
當高電平電壓，例如電源供電壓VCC加于偽斷開焊點而熔絲裝置F未斷時，MOSFETQ2被關(guān)斷，并且，可以使非切斷態(tài)的熔絲裝置F產(chǎn)生仿真態(tài)。當在半導(dǎo)體圓片上形成動態(tài)RAM時這種狀態(tài)用于在測試中作功能測試。
圖19是表示按照本發(fā)明的產(chǎn)生恒定電壓VLR的電壓產(chǎn)生電路示意圖。恒定電壓電路在以二極管形式的兩個P溝道MOSFET閾值電壓之間設(shè)置差分電壓REFR。為了使恒定電壓電路工作，由一個偏置電路產(chǎn)生的偏置電壓VB1至VB3供給P溝道和N溝道MOSFET。該恒定電壓電路設(shè)置一個參考電壓REFR，對應(yīng)于兩個P溝道MOSFERT閾值電壓差約為1.1V。
還設(shè)有一個放大電路和一個增益設(shè)置電路，以便利用參考電壓REFR來產(chǎn)生對應(yīng)于內(nèi)部降低電壓約3V的參考電壓VLR。更具體地說，是這樣安排的，通過以DC方式放大參考電壓REFT，來產(chǎn)生所需的參考電壓VLR。通過將圖18的熔絲電路產(chǎn)生的信號譯碼而產(chǎn)生的信號TRGN0至TRGN7用于上述增益設(shè)置電路。本實施例中，可以有八種增益設(shè)置。這意味著有八種不同可調(diào)的參考電壓VLR。
利用，但不限于用，信號TRGN0至TRGN6獲得約3.3V的內(nèi)部降低電壓VCL來補償處理過程的變化，例如參考電壓REFR。另一方面，把信號TRGN7用于設(shè)定較高的增益，以便隨著相應(yīng)的調(diào)整電阻器R之類設(shè)定為較高阻值，而得到高至4V或更高的參考電壓VLR。
本實施例中，在常規(guī)測試中，信號TRGN0到TRGN6通過切斷熔絲來產(chǎn)生，并用于指定一種補償處理過程變化的低速模式。另一方面，通過設(shè)置該模式時產(chǎn)生的熔絲切斷信號來產(chǎn)生信號TRGN7，并且當從低速模式轉(zhuǎn)換到高速模式時使用該信號TRGN7。內(nèi)部電壓的轉(zhuǎn)換使得可選擇低速工作模式或高速工作模式，盡管該電路是使用相同的外部來的電源電壓VCC來工作的，以低速工作模式電路可在低至約3.3V下工作，而以高速工作模式電路可在4V或更高電壓下工作。
另外，信號TRGN0到TRGN7可以用于設(shè)置兩種運行模式，即一種低速/低功耗模式，其中內(nèi)部電壓為3V或更低，以及高速模式，其中內(nèi)部電壓為4V或以上;或者還可以用于設(shè)置三種運行模式，即低速模式，其中內(nèi)部電壓約為2V、中速模式，其中內(nèi)部電壓約為3V以及高速模式，其中內(nèi)部電壓約為4V。此外，圖17的電路可用以附加一種模式，其中采用外電壓來運行。
圖19中，采用母片，因此偏置電路的偏壓、偏壓電路的恒定電壓VCS以及差分放大器電路的工作電流都能夠加以調(diào)整。
圖20是說明按照本發(fā)明的一種動態(tài)RAM刷新周期設(shè)置模式的方框圖，為解釋刷新，其中只示出低系統(tǒng)(low-sytem)電路的一個選通電路。
本實施例預(yù)定用于16M位DRAM，但不限于此，而因此采用12位地址信號A0到A11。所以，最高位地址信號A11和其他地址信號A0至A10分開送到內(nèi)部電路。對應(yīng)于地址信號A0-A10的內(nèi)部地址信號AXO到AX10、AX0B到AX10B都送到X譯碼器，而譯碼器工作以選通對應(yīng)于四個存儲器陣列＃0到＃3的字線。每個X譯碼器譯出11位內(nèi)部地址信號并執(zhí)行1/2048地址選通操作。
最高位地址信號AX11B，經(jīng)由刷新周期設(shè)置電路控制的或門電路，送到對應(yīng)于分開設(shè)置的兩個存儲器陣列＃0到＃1的X譯碼器，而地址信號AX11，經(jīng)由刷新周期設(shè)置電路控制的或門電路，送到對應(yīng)于分開設(shè)置的其余兩個存儲器陣列＃2到＃3的X譯碼器。
當刷新周期設(shè)置電路產(chǎn)生高電平控制信號時，如上所述，取決于該熔絲裝置是否被切斷，不產(chǎn)生地址信號A11，而且借助于地址信號A0-A11，使2，048(2K)刷新有效。另一方面，則通過設(shè)置刷新周期設(shè)置電路的輸出為低電平，使地址信號A11有效，而且通過地址信號A0到A11使4096(4K)刷新有效。
如果一個刷新CBR有刷新計數(shù)器或如果設(shè)有刷新功能，同樣可以控制刷新計數(shù)器的輸出。
圖21是表示高速頁模式的一種讀出模式時序圖。就FP讀出模式來說，借助于CASB時鐘信號而接收Y-系地址Y0至Y10，并與此同步獲得輸出數(shù)據(jù)。在這種情況下，例如以X4位單位訪問具有16M位存儲容量的動態(tài)RAM。
圖22是作為例子，表示靜態(tài)列模式的一種讀出模式的時序圖。就SC讀出模式來說，CASB信號維持在低電平時，適當?shù)亟邮誝-系地址Y0到Y(jié)10，而按照地址改變，獲得輸出數(shù)據(jù)。在這種情況下，同樣地，作為例子以X4位單元訪問具有16M位存儲容量的動態(tài)RAM。
本實施例中雖加省略，圖23是表示一種半字節(jié)讀出模式的時序圖。就該NB讀出模式而言，借助于CASB時鐘信號，一個接著一個地轉(zhuǎn)換內(nèi)部選通電路，以連續(xù)增加直至4位的訪問，并與此同步獲得輸出數(shù)據(jù)，在這種情況下，同樣，作為例子以X4位的單元訪問具有16M位存儲容量的存儲器。
正如上述那樣，在上述連續(xù)的列存取模式中，CASB信號用于設(shè)置操作模式。由于這個原因，在一個動態(tài)RAM中不能同時設(shè)置多個操作模式。結(jié)果是，按用戶要求，選擇地設(shè)置一個符合上述模式設(shè)置方法的模式。
就實施例來說，本發(fā)明有下列效果(1)把一個設(shè)有多種存儲器功能(包括讀或?qū)懝δ?和根據(jù)存入非易失存儲元件的信息，來選擇一種存儲器功能的功能選擇電路的半導(dǎo)體芯片密封在一個封裝內(nèi)，通過在上述狀態(tài)或半導(dǎo)體芯片被裝在印刷板的狀態(tài)下，寫入非易失存儲元件，最后設(shè)置存儲器功能。因此，可以使圓片工藝過程直到組裝步驟變得相同，能高效率地制造多功能的各種半導(dǎo)體存儲器。
(2)在(1)的基礎(chǔ)上，能夠很快提供符合用戶技術(shù)規(guī)格的有多種存儲功能的半導(dǎo)體存儲器。
(3)同樣基于(1)，能夠簡單地實現(xiàn)對制造半導(dǎo)體存儲器的多個步驟的質(zhì)量控制，因為直至組裝工作的共同的步驟都是相同的。
(4)由于用來改變由內(nèi)部降低電壓電路產(chǎn)生的內(nèi)部電路的電壓的結(jié)構(gòu)簡單，就能夠把一種半導(dǎo)體類型擴展成符合用戶技術(shù)規(guī)格的多種類型。
(5)由于提供了采用同樣的圓片工藝過程直到組裝步驟，生產(chǎn)各種類型的半導(dǎo)體存儲器或存儲單元的方法，就能使全部(1)的過程得相同，且能批量生產(chǎn)而且生產(chǎn)控制較簡單。因此，短期內(nèi)即能提供符合用戶技術(shù)規(guī)格的多存儲功能的半導(dǎo)體存儲器。
雖然對發(fā)明人所作的本發(fā)明的具體實施例給予了闡述，但發(fā)明不限于這些實施例，可以對其做各種方式的修改，而不會脫離其精神與范圍。例如，刷新周期可以從512、1024(1K)、2048(2K)、4，096(4K)、和8，192(8K)刷新中選定。關(guān)于地址空門，可使X和Y地址彼此不同。換句話說，一個16M位存儲容量的動態(tài)RAM可以這樣安排，將X和Y設(shè)置成不同的，如8K×2K。在8K×2K位存儲器的情況下，把A0至A12的13位分配作為X地址，而A0至A10的11位作為Y地址。
對于用于模式設(shè)置的非易失存儲元件，而且除熔絲裝置外，可采用電寫入的元件，通過擊穿元件，如MOSFET和二極管、或半導(dǎo)體存儲器件，如將電子射入浮柵而被寫入的EPROM，或者一種抗熔絲(anti-fuse)，其阻值通過給其施加電流而變低。
應(yīng)用于本發(fā)明的半導(dǎo)體存儲器，可以是應(yīng)用靜態(tài)RAM的半導(dǎo)體存儲器。就靜態(tài)RAM的情況來說，它的類型可以擴展成多種，其主要區(qū)別在于地址和數(shù)據(jù)結(jié)構(gòu)的類型。而且，本發(fā)明還可應(yīng)用于閃光存儲器(flashmemory)、用鐵電材料的FRAM、同步存儲器、有隱含存儲器的存儲器及與本發(fā)明之相符的類似存儲器。
通過本發(fā)明典型實施例達到的效果如下把一個設(shè)有包括讀出或?qū)懭牍δ艿亩喾N存儲器功能，和根據(jù)存入非易失存儲元件的信息，選出一種存儲器功能的功能選擇電路的半導(dǎo)體芯片密封在一個封裝內(nèi)，通過在上述狀態(tài)或其中半導(dǎo)體芯片已安裝在印刷板的狀態(tài)下，寫入非易失存儲元件，最后設(shè)置存儲器功能。因此，能有效地制造有各種功能的半導(dǎo)體存儲器和不同種類的半導(dǎo)體存儲器，并能短時間內(nèi)供給用戶。
權(quán)利要求
1.一種有半導(dǎo)體芯片密封于封裝之中的半導(dǎo)體存儲器，所述的半導(dǎo)體存儲器包括用來存儲關(guān)于半導(dǎo)體存儲器的功能信息的非易失存儲裝置，以及根據(jù)存入非易失存儲裝置中的信息，選擇一種所要求的半導(dǎo)體存儲器結(jié)構(gòu)的選擇裝置，其特征在于，在所述芯片被密封在封裝內(nèi)的狀態(tài)下，通過寫入非易失存儲裝置，來設(shè)置所要求的半導(dǎo)體存儲器結(jié)構(gòu)。
2.按照權(quán)利要求1的半導(dǎo)體存儲器，其特征在于，半導(dǎo)體存儲器的功能包括在動態(tài)RAM中的至少一個數(shù)據(jù)端結(jié)構(gòu)、地址結(jié)構(gòu)、刷新周期、工作電壓和按列體系的連續(xù)訪問模式。
3.按照權(quán)利要求2的半導(dǎo)體存儲器，其特征在于，在選用所要求的結(jié)構(gòu)前，對設(shè)在半導(dǎo)體芯片上的電路，進行老化測試。
4.按照權(quán)利要求3的半導(dǎo)體存儲器，其特征在于，半導(dǎo)體芯片設(shè)有一個控制電極，其處于這樣一種等效狀態(tài)，即可對非易失存儲裝置進行寫，并且通過圓片檢測法，測試設(shè)在半導(dǎo)體存儲器中的各種功能。
5.一種半導(dǎo)體存儲器類型的設(shè)置方法，該存儲器包括，用來存儲半于半導(dǎo)體存儲器各功能的信息的非易失存儲裝置，以及根據(jù)存入非易失存儲裝置中的信息，選擇一種所要求的半導(dǎo)體存儲結(jié)構(gòu)的選擇裝置，所述的方法包括下列步驟制造一個具有非易失存儲裝置和選擇裝置的半導(dǎo)體芯片;將所述半導(dǎo)體芯片密封在封裝內(nèi);在半導(dǎo)體芯片被這樣密封的狀態(tài)下，進行老化測試;寫所述的非易失存儲裝置;以及封裝上做上與寫入其中的信息相應(yīng)的標記。
6.按照權(quán)利要求5的半導(dǎo)體存儲器類型的設(shè)置方法，其特征在于，從制造半導(dǎo)體芯片直到老化測試的步驟都在制造廠進行，而寫入和做標記的步驟則在制造廠的營業(yè)部進行。
全文摘要
將一個設(shè)有按照存入非易失存儲元件中的信息，來選擇存儲器功能的功能選擇電路的半導(dǎo)體芯片密封在封裝內(nèi)，而且通過在上述狀態(tài)或半導(dǎo)體芯片被安裝在印刷板的狀態(tài)下寫入非易失存儲器元件，最后設(shè)置存儲器功能。通過根據(jù)上述過程來設(shè)置半導(dǎo)體存儲器類型，從圓片工藝到組裝步驟的過程都能變得相同，因此，可便于批量生產(chǎn)和生產(chǎn)控制。可在短期內(nèi)提供具有符合用戶技術(shù)規(guī)格的存儲器功能的半導(dǎo)體存儲器。
文檔編號G11C29/44GK1093201SQ9410141
公開日1994年10月5日 申請日期1994年2月19日 優(yōu)先權(quán)日1993年2月19日
發(fā)明者梶谷一彥, 堀口真志, 中込儀延, 堀陵一, 松本哲郎, 久保征治 申請人:株式會社日立制作所